JP4857642B2 - 薄膜電子部品の製造方法 - Google Patents
薄膜電子部品の製造方法 Download PDFInfo
- Publication number
- JP4857642B2 JP4857642B2 JP2005221641A JP2005221641A JP4857642B2 JP 4857642 B2 JP4857642 B2 JP 4857642B2 JP 2005221641 A JP2005221641 A JP 2005221641A JP 2005221641 A JP2005221641 A JP 2005221641A JP 4857642 B2 JP4857642 B2 JP 4857642B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- opening
- providing
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
・レーザ機種:ESI社製UV LASER μ VIA DRILL model5320
・光源:UV−YAG
・加工方式:スパイラル法(開口の中心から最外周まで螺旋状にレーザを照射する)
・レーザ出力:2.8W
・ショット数:100ショット
Claims (6)
- 基材の一方の主面上に誘電体層と導電層とが積層されると共に積層方向に延びる貫通孔を有する薄膜電子部品の製造方法であって、
前記基材の前記一方の主面上に前記誘電体層を設ける工程と、
前記誘電体層の少なくとも一部を覆う第1の導電層を設ける工程と、
前記基材の前記一方の主面側から前記第1の導電層を穿孔し、少なくとも前記第1の導電層を貫通する第1の開口を設ける工程と、
前記基材の前記一方の主面とは異なる他方の主面側から前記基材を穿孔し、前記基材を貫通して前記第1の開口に連通する第1の貫通孔を形成する工程と、
前記第1の導電層を貫通する前記第1の開口の内面と、前記第1の貫通孔の内面とに導電性材料を付着させて、前記第1の導電層と電気的に導通するビアを形成する工程と、を備える薄膜電子部品の製造方法。 - 前記誘電体層を設ける工程は、前記基材上に第2の導電層を設け、当該第2の導電層の少なくとも一部を覆うように前記誘電体層を設ける工程を含んでいる、請求項1に記載の方法。
- 前記基材の前記一方の主面側から前記第2の導電層を穿孔し、前記第2の導電層に少なくとも前記第2の導電層を貫通する第2の開口を設ける工程と、
前記基材の前記一方の主面とは異なる他方の主面側から前記基材を穿孔し、前記基材を貫通して前記第2の開口に連通する第2の貫通孔を形成する工程と、
前記第2の導電層を貫通する前記第2の開口の内面と、前記第2の貫通孔の内面とに導電性材料を付着させて、前記第2の導電層と電気的に導通するビアを形成する工程と、を更に備える請求項2に記載の方法。 - 前記誘電体層を設ける工程は、前記基材として第2の導電層を用意し、当該第2の導電層上に前記誘電体層を設ける工程を含んでいる、請求項1に記載の方法。
- 前記第1の開口を設ける工程は、イオンミリングにより前記第1の開口を形成する工程を含み、
前記貫通孔を形成する工程は、レーザ光を前記基材に照射することにより前記貫通孔を形成する工程を含んでいる、請求項1〜4のいずれかに記載の方法。 - 前記誘電体層を設ける工程は、
基材の一方の主面上に第2の導電層を設ける工程と、
前記第2の導電層に第2の開口部を設けることにより、前記第2の導電層を主要部とアイランド部とに分離する工程と、
前記主要部上を覆うと共に前記第1の開口部を充填する誘電体層を設ける工程と、
を含み、
前記第1の導電層を設ける工程において、前記誘電体層の少なくとも一部を覆うと共に前記第2の導電層の前記アイランド部と接するように前記第1の導電層を設け、
前記第1の開口を設ける工程において、前記第1の導電層と前記第2の導電層の前記アイランド部とが接触する領域を穿孔することで前記第1の導電層に第1の開口を設け、
前記第1の貫通孔を形成する工程において、前記基材を貫通して前記第1の開口に連通する前記第1の貫通孔を形成する、請求項1記載の薄膜電子部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005221641A JP4857642B2 (ja) | 2005-07-29 | 2005-07-29 | 薄膜電子部品の製造方法 |
US11/490,164 US7553765B2 (en) | 2005-07-29 | 2006-07-21 | Method of manufacturing thin-film electronic device having a through-hole extending through the base and in communicative connection with an opening in the electrically conductive layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005221641A JP4857642B2 (ja) | 2005-07-29 | 2005-07-29 | 薄膜電子部品の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010125019A Division JP4957835B2 (ja) | 2010-05-31 | 2010-05-31 | 薄膜電子部品及び薄膜電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036164A JP2007036164A (ja) | 2007-02-08 |
JP4857642B2 true JP4857642B2 (ja) | 2012-01-18 |
Family
ID=37694883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005221641A Active JP4857642B2 (ja) | 2005-07-29 | 2005-07-29 | 薄膜電子部品の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7553765B2 (ja) |
JP (1) | JP4857642B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7691747B2 (en) * | 2007-11-29 | 2010-04-06 | STATS ChipPAC, Ltd | Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures |
DE102011005978A1 (de) * | 2011-03-23 | 2012-09-27 | Siemens Aktiengesellschaft | Integrierte Schaltung mit einer elektrischen Durchkontaktierung sowie Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
US9263302B2 (en) | 2014-02-21 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure for packaging and a method of forming |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6005197A (en) * | 1997-08-25 | 1999-12-21 | Lucent Technologies Inc. | Embedded thin film passive components |
JPH11260148A (ja) | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 薄膜誘電体とそれを用いた多層配線板とその製造方法 |
EP1014399B1 (en) * | 1998-12-22 | 2006-05-17 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor and method for producing the same |
WO2000049648A1 (de) * | 1999-02-17 | 2000-08-24 | Forschungszentrum Jülich GmbH | Keramischer mehrlagen-dünnschichtkondensator |
JP2000294674A (ja) * | 1999-04-01 | 2000-10-20 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
JP2001358248A (ja) * | 2000-06-13 | 2001-12-26 | Hitachi Ltd | キャパシタを内蔵した回路基板とその製造方法 |
JP2002008942A (ja) * | 2000-06-16 | 2002-01-11 | Fujitsu Ltd | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール |
US6759257B2 (en) * | 2001-11-13 | 2004-07-06 | Fujitsu Limited | Structure and method for embedding capacitors in z-connected multi-chip modules |
JP2003188541A (ja) * | 2001-12-19 | 2003-07-04 | Kyocera Corp | 配線基板の製造方法 |
JP2003332752A (ja) * | 2002-05-14 | 2003-11-21 | Shinko Electric Ind Co Ltd | メタルコア基板およびその製造方法 |
KR100455891B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
JP3834305B2 (ja) | 2003-09-10 | 2006-10-18 | Necエレクトロニクス株式会社 | 多層配線基板の製造方法 |
JP2005123415A (ja) * | 2003-10-17 | 2005-05-12 | Ngk Spark Plug Co Ltd | コンデンサの製造方法およびコンデンサ |
US7288459B2 (en) * | 2005-03-31 | 2007-10-30 | Intel Corporation | Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same |
-
2005
- 2005-07-29 JP JP2005221641A patent/JP4857642B2/ja active Active
-
2006
- 2006-07-21 US US11/490,164 patent/US7553765B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007036164A (ja) | 2007-02-08 |
US20070026581A1 (en) | 2007-02-01 |
US7553765B2 (en) | 2009-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
JP2009267310A (ja) | キャパシタ部品およびその製造方法ならびに半導体パッケージ | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
KR20190069076A (ko) | 인덕터 및 그 제조방법 | |
JP4857642B2 (ja) | 薄膜電子部品の製造方法 | |
WO2021059416A1 (ja) | 印刷配線板および印刷配線板の製造方法 | |
US20130092422A1 (en) | Circuit board structure and manufacturing method thereof | |
JP6743287B2 (ja) | 配線基板及びその製造方法 | |
JP2012129501A (ja) | プリント配線板 | |
US9439292B1 (en) | Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure | |
JP5189672B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP4957835B2 (ja) | 薄膜電子部品及び薄膜電子部品の製造方法 | |
JP4364848B2 (ja) | 薄膜電子部品の製造方法 | |
US9288917B2 (en) | Manufacturing method for multi-layer circuit board | |
JP2017005168A (ja) | プリント配線板およびその製造方法 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
WO2024062808A1 (ja) | 配線基板 | |
US9095083B2 (en) | Manufacturing method for multi-layer circuit board | |
JP4760447B2 (ja) | 薄膜電子部品の製造方法 | |
US9198303B2 (en) | Manufacturing method for multi-layer circuit board | |
KR100900671B1 (ko) | 다층 배선 기판에 사용되는 도전성 비아 형성 방법 | |
KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 | |
KR20120046493A (ko) | 인쇄회로기판 및 이의 제조방법 | |
JP2012049165A (ja) | プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4857642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |