KR100652132B1 - 인쇄 회로 기판 및 이의 제작 방법 - Google Patents

Abstract

본 발명은 인쇄 회로 기판 및 이의 제작 방법에 관한 것으로, 배리어막 패턴을 이용한 자기정렬 회로 및 돌기 형성공정을 통해 상하 층의 내부 회로가 금속 돌기를 통해 접속되는 인쇄회로 기판 및 이의 제작 방법을 제공한다. 여기서, 정렬 회로 및 돌기 형성공정은, 중심기판의 금속층 상에 내부 회로가 형성될 영역을 차폐하는 제 1 배리어막 패턴을 형성한 다음, 중심기판 양측면에 제 1 금속 도금층을 형성하고, 상기 제 1 금속 도금층 상에 선택적으로 상기 금속 돌기용 제 2 금속 도금층과 제 2 배리어막을 형성하고, 상기 제 1 배리어막 패턴과 상기 제 2 배리어막을 에칭 마스크로 하는 자기 정렬 에칭 공정을 실시하여 상기 제 1 금속 도금층 및 상기 금속층을 에칭하여 상기 금속돌기와 상기 내부 회로를 형성한 후, 상기 제 1 배리어막 패턴과 상기 제 2 배리어막을 제거한다. 이후에 절연층 및 동박을 적층한 다음, 절연층 및 동박이 적층된 기판을 중심기판으로 하는 자기 정렬 회로 및 돌기 형성공정을 계속적으로 실시하여 빌드업 다층 인쇄 회로 기판을 제공한다.

이로써, 내부 회로와 구리 돌기를 동시에 형성할 수 있고, 구리 도금층을 한번에 두껍게 형성하지 않기 때문에 도금 편차를 없앨 수 있고, 구리 도금층이 식각되는 양을 줄일 수 있으며, 필요한 부분에 원하는 두께만큼의 도금층을 형성할 수 있고, 구리 돌기의 두께 및 폭을 목표로 하는 데로 쉽게 조절할 수 있다. 또한, 구리 돌기를 갖는 다층의 중심회로 기판의 제작시 재료비를 절감할 수 있어 비용절감을 할 수 있다.

중심기판, 내부 회로, 구리 돌기, 다층 인쇄 회로 기판, 배리어막, 니켈 도금층, 구리 도금층, 자기 정렬 에칭공정

Description

인쇄 회로 기판 및 이의 제작 방법{Printed circuit board and Method of manufacturing the same}

도 1a 내지 도 1l은 종래의 빌드업 다층 인쇄 회로 기판의 제작 방법을 설명하기 위한 단면도들이다.

도 2는 도 1a 내지 도 1l의 제작 방법에 따라 형성된 다층 인쇄 회로 기판의 문제점을 설명하기 위한 단면도이다.

도 3a 내지 도 3f는 종래의 구리 돌기를 이용한 빌드업 다층 인쇄회로기판의 제작 방법을 설명하기 위한 단면도들이다.

도 4a 내지 도 4d는 별도 제작된 구리 돌기를 압착하여 형성된 다층 인쇄회로판의 제작 방법을 설명하기 위한 단면도들이다.

도 5a 내지 도 5i는 본 발명의 일 실시예에 따른 빌드업 다층 인쇄회로 기판의 제작방법을 설명하기 위한 단면도들이다.

도 6 내지 도 9는 본 발명의 다른 일 실시예들을 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

1, 30, 52, 100, 600, 700, 800, 900 : 중심기판

2, 13, 18 : 도전층 3, 16, 100b : 관통구멍

4, 195 : 동박 5 : 충전체

6, 14, 200 : RCC 7, 56, 190 : 절연수지

8, 15 : 비아홀 11, 12 : 금속도금

17 : 도금층 20 : PSR

32, 54, 170, 615, 715, 810, 910 : 내부 회로

34 : 무전해 화학동 42, 46 : 동판

36, 120, 160, 620, 720, 820 , 920: 니켈 도금층

38, 130, 150, 610b, 710b, 730, 830, 930 : 구리 도금층

40, 48, 58, 180, 630, 740, 840, 940 : 구리 돌기

44 : 니켈판 50, 110, 140 : 감광막 패턴

100a : 절연층 100c, 610a, 710a : 금속층

본 발명은 인쇄 회로 기판 및 이의 제작 방법에 관한 것으로, 특히, 전기도금에 의해 형성된 구리 돌기를 이용한 빌드업 다층 인쇄 회로 기판의 제조 방법에 관한 것이다.

인쇄 회로 기판은 현재 제조되고 있는 많은 분야의 전자제품이 가장 기초가 되는 부품으로서 휴대폰, 세탁기, TV, 시스템 보드인 라우터, 서버, 인공위성 및 자동차에도 적용되는 등 그 활용분야가 대단히 높다. 또한, 최근에는 보다 소형화 를 위한 고밀도의 다층 인쇄회로기판이 핸드폰, PCS, IMT 2000, 노트북, 팜탑, 캠코더등과 BGA(Ball grid array), CSP(Chip Scale Packaging), MCM(Multi Chip Module)등과 같은 반도체용 패키지 기판에 많이 적용되고 있다. 이하, 상술한 인쇄 회로 기판의 종래의 제작 방법을 도면을 참조하여 설명한다.

도 1a 내지 도 1l은 종래의 빌드업 다층 인쇄 회로 기판의 제작 방법을 설명하기 위한 단면도들이다.

도 1a 및 도 1b를 참조하면, 양면에 동박이 입혀져 있는 중심기판(1)을 사용한다. 중심기판(1)의 상면과 하면이 도전체층을 접속하기 위해 드릴로 관통구멍(3)을 뚫고 그 관통구멍(3)에 도금을 실시하여 구멍 내부에 동박(4)을 형성한다. 이로써, 상면과 하면의 동박이 접속된다. 이후, 관통 구멍(3) 내부를 절연체 성분의 충전재(5)로 매립한다. 이후, 상면 및 하면에 위치한 동박을 패터닝하여 제 1 도전체층(2)을 형성한다.

도 1c를 참조하면, 일면에 동박이 입혀져 있는 제 1 RCC(Resin Coated Copper Foil; 6)를 중심기판의 상하면에 압착하여 적층(Laminate)한다. 상기의 RCC는 동박의 일면에 접착성 절연수지(7)가 코팅된 것을 지칭한다.

도 1d를 참조하면, 제 1 RCC(6 및 7)의 표면에 비아홀을 형성하기 위한 부분의 동박을 에칭하여 절연수지를 노출시킨다(도 1d의 A 영역 참조).

도 1e를 참조하면, 레이져 드릴로 노출된 절연수지(7)를 제거하여 제 1 도전층(2)의 일부를 노출하는 제 1 비아홀(8)을 형성한다.

도 1f 및 도 1g를 참조하면, 전체 구조상에 그 단차를 따라 무전해 도금 및 금속도금(11)을 실시한 다음 소정의 패터닝 공정을 실시하여 제 2 도전층(13)을 형성한다. 이로써, 제 1 비아홀(8)의 내부 영역에도 금속도금(12)이 이루어져 제 1 도전층(2)과 제 2 도전층(13)이 전기적으로 접속된다.

도 1h를 참조하면, 상기의 도 1c 내지 도 1g에서 설명한 공정을 반복하여 제 2 비아홀(14)을 형성한다. 즉, 제 2 RCC(14)를 상하면에 형성된 제 1 RCC(6 및 7) 상에 압착하여 적층한다. 이를 통해 제 1 비아홀(8)이 매립된다. 소정의 에칭 공정을 실시하여 제 2 RCC(14)상의 동막을 제거하여 절연 수지를 노출시킨다. 레이져 드릴로 노출된 절연수지를 제거하여 제 2 도전층(13)의 일부를 노출하는 제 2 비아홀(15)을 형성한다.

도 1i를 참조하면, 층간 접속 및 부품의 실장을 위한 관통 구멍(16)을 소정의 드릴로 뚫는다. 즉, 상부 제 2 RCC(14), 상부 제 1 RCC(6), 중심기판(1), 하부 제 1 RCC(6) 및 하부 제 2 RCC(14)를 제거하여 관통 구멍(16)을 형성한다.

도 1j 및 도 1k를 참조하면, 전체 구조상에 무전해 도금 및 금속도금을 실시하여 비아홀 및 관통구멍의 내부에 도금층(17)을 형성하고, 소정의 패터닝 공정을 실시하여 제 3 도전층(18)을 형성하고, 관통 구멍(16)내에 내부 도전층을 형성한다. 이로써, 제 2 도전층(13)과 제 3 도전층(18)간이 전기적으로 접속되고, 관통구멍(16)에 의해 전기적으로 연결된다.

도 1l을 참조하면, 제 3 도전층(18) 간의 절연수지 상에 PSR(솔더마스크; 20)을 형성한다.

상술한 방법을 통해 다층의 인쇄 회로 기판을 제조할 수 있었다. 하지만, 최 근 전자제품의 소형화, 경량화, 박형화에 따라 인쇄회로판의 비아홀들의 직경도 점점 감소하는 추세이다. 따라서, 미세 비아홀을 일반적인 무전해 및 전기 도금방식을 이용하여 도금할 경우에는, 비아홀의 종횡비가 높기 때문에 비아홀의 내측면을 도금하기가 어렵고, 도금이 된다고 하더라도 도금 밀착력등 신뢰도에 문제가 발생한다.

도 2는 도 1a 내지 도 1l의 제작 방법에 따라 형성된 다층 인쇄 회로 기판의 문제점을 설명하기 위한 단면도이다.

도 2를 참조하면, 동박을 구비하는 중심기판(1)을 사용한 빌드업 다층 인쇄회로기판의 제조공정에서는 기존의 동박(6)위에 무전해도금층(11a)과 전기도금층(11b)이 또다시 형성되므로 전체적으로 금속도체층의 두께가 두꺼워지게된다. 금속도체층의 두께가 두꺼워지게 되면 회로 패턴 제조를 위한 에칭 공정에서 미세한 회로 패턴을 제조할 수 없게 된다. 이는 에칭 공정에서 사용되는 에천트(etchant)가 일정한 에치 팩터(Etch Factor)를 가지므로 일정한 수준의 종횡비 이상으로 금속도체층을 에칭할 수 없기 때문이다.

또한, 비아홀의 하부 및 상부 영역에 비해 그 측벽에 도금된 도금층이 상대적으로 매우 얇다. 이로인해 측벽에 형성된 도금층(특히, 비아홀의 하부와 측벽영역의 경계면)에 소정의 크랙이 발생하여 전기적으로 단전되는 취약영역이 발생한다(도 2의 B영역 참조).

또한, 상술한 방법에 의한 종래의 다층 인쇄 회로 기판은 ㎡ 당 수십만개 이상의 비아홀이 뚫어야 하기 때문에 가공속도가 매우 느려 생산성이 없는 문제점이 있다. 이를 해결하기 위해서는 설비투자비를 증가하여야 한다.

또한, 앞서 설명한 바와 같이 제 1 비아홀을 형성한 다음, 비아홀이 형성되지 않는 상부영역에 제 2 비아홀을 형성하여야 한다(도 1h 참조). 즉, 다층의 도전층을 전기적으로 연결하기 위해서는 제 1 비아홀과 제 2 비아홀을 엇갈리게 형성하여야 한다. 이로인해 비아홀이 형성된 영역에는 소정의 회로 소자를 장착하지 못하기 때문에 다층의 인쇄 회로기판상에 소정의 회로를 제작함에 있어서 많은 제한이 있게된다. 즉, 면적 손실과 같은 문제점이 발생한다.

상술한 종래의 문제점을 해결하기 위해서 구리 돌기를 형성하여 상하 층간을 전기적으로 연결하는 AGP공정을 도입하였다.

도 3a 내지 도 3f는 종래의 구리 돌기를 이용한 빌드업 다층 인쇄회로기판의 제작 방법을 설명하기 위한 단면도들이다.

도 3a 및 도 3b를 참조하면, 양면에 동박이 입혀져 있는 중심기판(30)의 동박을 에칭하여 내부 회로(32)를 형성한다.

도 3c 및 도 3d를 참조하면, 내부 회로(32)가 형성된 중심기판(30)의 양면에 무전해 화학동(34)을 형성하고, 니켈을 이용한 전기도금을 실시하여 중심기판(30)의 양면에 니켈 도금층(36)을 형성한다.

도 3e를 참조하면, 구리를 이용한 전기도금을 실시하여 중심기판(30)의 양면에 구리 도금층(36)을 형성한다. 이때 구리 도금층(36)은 80 내지 100㎛의 두께로 형성한다.

도 3f를 참조하면, 내부 회로(32) 상부의 소정영역을 제외한 영역의 구리 도 금층(38)을 에칭하여 내부 회로(32)의 중심영역(30)에 구리 돌기(40)를 형성한 후, 니켈 도금층(36)과 무전해 도금층을 제거한다. 상술한 내부 회로 상에 구리 돌기가 형성된 중심기판 양면에 계속적인 적층 공정을 실시하여 다층 구조의 인쇄회로판을 제작할 수 있다. 이때, 각층간에 형성된 회로들의 전기적 연결은 구리 돌기를 통해 이루어진다.

상술한 돌기를 이용한 방법을 통해서는 비아홀을 형성하지 않기 때문에 비아홀로 인한 문제를 해결할 수 있다. 하지만, 구리 돌기를 형성하기 위해서는 약 80㎛이상의 두께의 구리 도금층을 형성하기 때문에, 전체 구리 도금층 두께의 약 10 내지 20%에 해당하는 도금 오차가 발생하는 문제가 있다. 또한, 구리 돌기를 제외한 모든 영역의 구리 도금층을 제거하기 때문에, 구리 도금층의 손실이 많아지게 되어 제조 단가가 높아지는 단점이 있다. 또한, 고가의 무전해 화학 도금공정을 실시하여야 하는 문제점이 있었다.

또한, 비아홀을 형성함으로 인해 발생하는 문제를 해결하기 위해 구리 돌기가 형성된 구리판을 외부에서 별도로 제작한 다음 이를 내부 회로가 형성된 중심기판의 상하면에 압착하여 빌드업 다층 인쇄회로판을 제작할 수 있다.

도 4a 내지 도 4e는 별도 제작된 구리 돌기를 압착하여 형성된 다층 인쇄회로판의 제작 방법을 설명하기 위한 단면도들이다.

도 4a를 참조하면, 제 1 동판(42), 니켈판(44) 및 제 2 동판(46)이 순차적으로 적층된 소정의 도전성 판을 마련한다. 제 1 동판(42)은 후속 패터닝 공정을 통해 외부 회로가 될 도전성 동판이고, 제 2 동판(46)은 구리돌기가 형성될 도전성 동판이다. 따라서, 제 1 동판(42)은 얇게 형성하지만, 제 2 동판(46)은 약 100㎛ 두께로 형성한다. 또한, 니켈판(44)은 제 1 동판(42)과 제 2 동판(46)간의 패터닝시 각각의 판을 보호하기 위한 배리어 역할을 하는 막이다.

도 4b를 참조하면, 제 2 동판(46)을 패터닝하여 구리돌기(48)를 형성한다. 상기 패터닝은 제 2 동판(46) 상에 리소 그라피 공정을 통해 감광막 패턴(50)을 형성한다. 상기 감광막 패턴(50)을 에칭마스크로 하는 에칭 공정을 실시하여 제 2 동판(46)을 제거하여 구리 돌기(48)를 형성한다. 소정의 스트립 공정을 실시하여 구리 돌기가 형성된 도전성 판을 마련한다.

도 4c를 참조하면, 내부 회로(54)가 형성된 중심기판(52)을 마련한다. 즉, 양면에 동박이 입혀져 있는 중심기판(52)의 동박을 에칭하여 내부 회로(54)를 형성한다.

도 4d를 참조하면, 구리 돌기(48)가 형성된 도전성 판을 양면에 내부 회로(54)가 형성된 중심기판(52)에 압착되도록 한다. 이때, 도전성 판의 구리 돌기(58)와, 중심기판(52)의 내부회로(54)가 전기적으로 접속되도록 한다. 또한, 도전성 판과 중심회로 기판(52)사이를 절연성 수지(56)로 가득채운다. 이후, 도전성 판의 제 1 동판(42)을 패터닝 하여 외부 회로를 제작할 수 있다.

상술한 바와 같이 구리 돌기가 형성된 도전성 판을 무수히 압착하여 원하는 개수의 층을 갖는 인쇄회로기판을 제작할 수 있다. 하지만, 도전성 판과 중심기판을 압착함에 있어서, 조그마한 정렬오차가 발생할 경우 다층으로 적층된 회로기판전체가 불량이 되는 문제가 발생한다. 또한, 미리 만들어진 3층의 소정 판을 사용 하여야만 하므로 재료가 제한되고, 제작 단가가 높아지게 된다.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 자기 정렬 회로 및 돌기(Self-Align circuit and bump) 형성공정을 통해 다층의 중심기판의 양측면에 내부 회로패턴과 구리 돌기를 동시에 형성할 수 있고, 두꺼운 구리 도금층 형성시 발생하는 도금 오차를 방지할 수 있고, 구리 도금층의 막대한 손실을 미연에 방지할 수 있으며, 하부 회로패턴과 상부 구리 돌기간의 정렬 오차를 방지할 수 있는 빌드업 다층 인쇄 회로 기판 및 이의 제작 방법을 제공함을 그 목적으로 한다.

본 발명에 따른 중심기판과, 상기 중심기판상에 형성된 적어도 한층의 내부 회로와, 상기 내부 회로 상에 형성된 적어도 한층의 배리어막 및 상기 배리어막상에 형성된 적어도 한층의 금속돌기를 포함하며, 상기 내부 회로와 금속돌기가 동시에 형성되는 인쇄 회로 기판을 제공한다.

또한, 배리어막 패턴을 이용하여 내부 회로와 금속돌기를 동시에 형성할 수 있는 자기정렬 회로 및 돌기 형성공정을 통해 상하 층의 내부 회로가 금속 돌기를 통해 접속되는 인쇄 회로 기판의 제작 방법을 제공한다.

상기에서, 상기 배리어막 패턴, 상기 내부 회로 및 상기 금속돌기는 적어도 한층으로 형성될 수 있다.

여기에서, 상기 자기 정렬 회로 및 돌기 형성공정은, 중심기판의 금속층 상에 내부 회로가 형성될 영역을 보호하는 제 1 배리어막 패턴을 형성하는 단계와, 제 1 배리어막 패턴이 형성된 상기 중심기판 양측면에 제 1 금속 도금층을 형성하는 단계와, 상기 제 1 금속 도금층 상에 선택적으로 제 2 배리어막을 형성하는 단계 및 상기 제 1 배리어막 패턴과 상기 제 2 배리어막을 에칭 마스크로 하는 자기 정렬 에칭 공정을 실시하여 상기 제 1 금속 도금층 및 상기 금속층을 에칭하여 상기 금속돌기와 상기 내부 회로를 형성하는 단계를 포함한다.

상기의 제 1 금속도금층을 형성하는 단계 후에, 상기 제 1 금속도금층 상에 선택적으로 상기 금속 돌기용 제 2 금속 도금층을 형성하는 단계를 더 포함할 수 있으며, 또한, 상기 금속돌기와 상기 내부 회로를 형성하는 단계 후에, 상기 제 1 배리어막 패턴과 상기 제 2 배리어막을 제거하는 단계를 더 포함할 수도 있고, 뿐만 아니라 상기 금속돌기와 상기 내부 회로를 형성하는 단계 후에, 상기 내부 회로와 상기 금속 돌기가 형성된 상기 중심기판의 상하에 절연층 및 도체층을 형성하는 단계를 더 포함할 수 있다.

상기 배리어막 패턴은 상기 내부회로 및 상기 구리돌기와의 에칭 특성이 다른 물질을 사용하는 것이 바람직하다. 그리고, 상기 제 1 및 제 2 금속 도금층 형성시 전기적 특성이 다른 물질을 사용할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.

본 발명의 자기 정렬 회로 및 돌기 형성공정은 동박상에 목표로 하는 회로 패턴과 동일한 패턴의 제 1 배리어막을 형성하고, 제 1 배리어막 상에 소정의 두께로 형성된 도금층 상에 목표로 하는 돌기와 동일한 패턴의 제 2 배리어막을 형성한 다음, 제 1 및 제 2 배리어막을 에칭마스크로 하는 에칭 공정을 통해 회로패턴과 돌기를 동시에 형성할 수 있는 공정을 지칭한다. 이때, 제 1 및 제 2 배리어막은 회로패턴 및 돌기와의 에칭 특성이 다른 물질을 사용한다. 여기서, 제 1 배리어막은 에칭 특성이 다른 도전성 물질을 사용할 수 있고, 제 2 배리어막은 에칭 특성이 다른 도전성 물질 또는 비 도전성 물질을 사용할 수 있다.

이하, 상술한 자기 정렬 회로 및 돌기 형성공정을 이용한 본 발명의 인쇄 회로 기판의 제작방법의 예를 도면을 참조하여 구체적으로 설명한다.

도 5a 내지 도 5i는 본 발명의 일 실시예에 따른 빌드업 다층 인쇄회로 기판의 제작방법을 설명하기 위한 단면도들이다.

도 5a를 참조하면, 상하면에 금속층(100c)이 형성된 중심기판(100)을 제작한다. 중심기판(100)으로 절연층(100a)을 중심으로 양면에 동이 입혀진 양면 동입힘 적층판을 사용한다. 또한, 중심기판(100)으로 양면, 다층의 기판을 사용할 수도 있다. 양면 동입힘 적층판에 소정의 관통홀을 형성하고, 관통홀의 내측벽에 소정의 도금층을 형성하여 상하의 금속층을 연결할 수 있다. 이후, 소정의 충전체(100b)로 관통구멍을 매립하여 상하의 금속층이 연결된 중심기판(100)을 제작할 수 있다. 상기의 금속층(100c)으로는 구리를 사용하는 것이 바람직하다. 또한, 충전체로 (100b)는 잉크, 수지와 같은 절연성 물질을 사용하는 것이 바람직하다.

도 5b를 참조하면, 내부 회로가 형성될 영역에 제 1 니켈 도금층 패턴(120)을 형성한다.

이를 위해 먼저 중심기판(100)의 상부 및 하부면에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진식각공정을 실시하여 제 1 감광막 마스크 패턴(110)을 형성한다. 사진 식각공정은 마스크를 이용한 노광 및 현상 공정을 지칭한다. 상술한 방법에 의해 형성된 제 1 감광막 마스크 패턴(110)은 내부 회로가 형성될 영역은 개방되고, 나머지 영역은 감광막에 의해 차폐된 패턴으로 형성된다. 제 1 감광막 마스크 패턴(110)을 도금 레지스트로 사용하는 니켈 도금 공정을 실시하여 제 1 감광막 마스크 패턴(110)에 의해 노출된 영역에 제 1 니켈 도금층(120)을 형성한다. 니켈 도금은 전기 도금 및 무전해 도금과 같은 다양한 표면 처리 방법을 이용하여 형성할 수 있다. 이와 같이 감광막 마스크 패턴을 이용하여 전체 중심기판(100)상에 니켈 도금층을 형성하지 않고, 목표로 하는 영역에만 효과적으로 제 1 니켈 도금층 패턴(120)을 형성할 수 있으며, 제 1 니켈 도금층 패턴(120)을 배리어막으로 이용하여 후속공정에서 구리 돌기와 내부 회로 패턴을 동시에 형성할 수 있게된다. 이에 상술한 이유로 인해 본 발명에서는 니켈뿐만 아니라 하부의 동박과의 식각차(에칭 특성차)를 갖는 어떠한 도전성의 물질을 사용할 수도 있다. 예를 들어 금속페이스트를 인쇄할 수도 있다.

이후, 소정의 스트립 공정을 통해 제 1 감광막 마스크 패턴(110)을 제거한다.

도 5c를 참조하면, 하부의 제 1 니켈 도금층 패턴(120)이 형성된 중심기판(100) 상하면에 제 1 구리 도금층(130)을 형성한다. 제 1 구리 도금층(130)은 표면처리를 위한 다양한 도금공정을 통해 형성될 수 있고, 본실시예에서는 전기도금을 통해 형성되는 것이 바람직하다. 또한, 제 1 구리 도금층(130)은 후속공정을 통해 형성될 구리돌기의 전체 높이의 10 내지 90% 정도의 높이로 형성한다. 이로써, 구리돌기 전체를 한번의 도금과 식각을 통해 형성함으로 인한 구리 도금층의 손실과 식각의 어려움을 해결할 수 있다. 이로써, 비용절감을 할 수 있고, 도금 편차를 없앨 수 있다.

도 5d를 참조하면, 제 1 구리 도금층(130) 상부에 선택적으로 구리 돌기용 제 2 구리 도금층(150)과 제 2 니켈 도금층(160)을 형성한다.

선택적으로 제 2 구리 도금층(150)과 제 2 니켈 도금층(160)을 형성하기 위해, 먼저 제 1 구리 도금층(130) 상부에 감광막을 도포한다. 소정의 감광막 마스크를 이용한 사진식각공정을 실시하여 제 2 감광막 마스크 패턴(140)을 형성한다. 제 2 감광막 마스크 패턴(140)은 구리 돌기가 형성될 영역의 제 1 구리 도금층(130)은 노출시키고 구리 돌기가 형성되지 않는 영역은 차폐한다. 또한, 제 2 감광막 마스크 패턴(140)에 의해 노출되는 영역은 목표로 하는 구리 돌기와 동일한 형상과 동일한 폭을 갖는다.

제 2 감광막 마스크 패턴(140)을 도금 레지스트로 사용하는 도금공정을 실시하여 제 2 구리 도금층(150)을 형성한다. 제 2 구리 도금층(150)은 전기 도금공정을 통해 형성되는 것이 바람직하다.

이때, 제 1 및 제 2 구리 도금층(130 및 150)은 후속 공정을 통해 본 발명의 구리 돌기를 형성하게 된다. 이에 구리 돌기의 높이를 정한 다음, 앞서 설명한 바와 같이 제 1 구리 도금층(130)으로 10 내지 90% 정도 높이로 형성하였을 경우, 제 2 구리 도금층(150)은 90 내지 10%의 높이로 형성함으로써, 목표로 하는 높이의 구리 돌기를 형성하게 된다. 또한, 감광막 패턴의 높이와 도금편차와 같은 공정여건에 따라 제 1 및 제 2 도금층의 도금 높이가 다양하게 변화할 수 있다. 본 실시예에서는 제 1 구리 도금층(130)으로 전체 구리 돌기 높이의 50 내지 80%의 높이로 형성하고, 제 2 구리 도금층(150)으로 전체 구리 돌기 높이의 20 내지 50%의 높이로 형성하는 것이 바람직하다. 또한, 본 발명에서는 적어도 2번 이상의 구리 도금층을 형성하여 목표로 하는 구리 돌기를 형성할 수도 있다. 이에 관해서는 후술하도록 한다. 뿐만 아니라 제 2 구리 도금층을 형성하지 않고 한번의 도금을 통해서도 목표로 하는 구리 돌기를 형성할 수 있다.

상술한 바와 같이 제 2 감광막 마스크 패턴(140)에 의해 노출된 구리 돌기 영역의 제 1 구리 도금층(130) 상에 제 2 구리 도금층(150)을 형성한 다음, 니켈 도금 공정을 실시하여 제 2 구리 도금층(150) 상에 제 2 니켈 도금층(160)을 형성한다. 본 발명에서는 니켈 도금층 뿐만 아니라 하부의 동막과의 식각 특성이 다른 도전성의 물질을 사용할 수도 있다.

이와 같이 구리 돌기가 형성될 영역의 제 1 구리 도금층(130) 상에 제 2 구리 도금층(150)과 제 2 니켈 도금층(160)을 형성한 다음, 소정의 스트립 공정을 통해 제 2 감광막 마스크 패턴(140)을 제거한다.

도 5e 및 도 5f를 참조하면, 제 1 및 제 2 니켈 도금층(120 및 160)을 에칭 마스크로 하는 제 1 에칭 공정을 실시하여 구리 돌기(180)와 내부 회로(170)를 형성한다. 노출된 제 1 및 제 2 니켈 도금층(120 및 160)을 제 2 에칭 공정을 통해 제거한다.

상기의 제 1 에칭 공정은 제 1 및 제 2 니켈 도금층(120 및 160) 보다 제 1 및 제 2 구리 도금층(130 및 150)에 대한 식각특성이 다른(에칭 율이 각기 다른) 에천트를 이용하여 실시한다. 본 실시예에서는 제 1 에칭 공정의 에쳔트로 염화동을 이용한 에칭을 실시하되, 제 1 및 제 2 니켈 도금층(120 및 160)을 에칭 마스크즉, 배리어막으로 하여 제 1 니켈 도금층(120) 하부영역(즉, 구리 돌기가 형성될 영역)을 제외한 영역의 제 1 구리 도금층(130)을 제거하고, 제 2 니켈 도금층(160) 하부영역(즉, 내부 회로 영역)를 제외한 영역의 금속층(100c)을 제거함으로써, 제 1 및 제 2 구리 도금층(130 및 150)으로 이루어진 구리 돌기(180)를 형성하고, 내부 회로(170)를 형성한다. 이와 같이 본 발명은 기 형성된 배리어막을 이용하여 구리 돌기와 내부 회로를 동시에 형성할 수 있다.

이후 제 2 에칭 공정을 실시하여 구리 돌기(180) 상부에 잔류하는 제 1 니켈 도금층(120)과 내부 회로(170) 상에 노출된 제 2 니켈 도금층(160)의 일부를 제거한다. 제 2 에칭 공정은 제 1 및 제 2 구리 도금층(130 및 150) 보다 제 1 및 제 2 니켈 도금층(120 및 160)에 대한 에칭 특성이 다른 에천트를 이용하되, 본 실시예에서는 염화철을 이용하는 것이 바람직하다. 물론 제 2 에칭 공정을 실시하지 않고 다음 공정을 진행 할 수 있다.

본 발명에서는 상술한 각공정의 단계마다 소정의 세정공정을 함께 실시할 수도 있다. 이 뿐만 아니라, 이때, 각각의 구리 도금층내에 전기적 특성이 다른 금속을 주입하여 목적하는 특성의 수동소자(R, L, C)를 제조할 수 있다.

도 5g를 참조하면, 내부 회로(170)와 구리 돌기(180)가 형성된 중심기판(100)의 상하에 RCC(200)을 적층한다.

상기의 RCC(200)는 동박(195)의 일면에 접착성 절연수지(190)가 코팅된 것을 지칭한다. 소정의 압착공정을 통해 중심기판(100)의 상하면에 RCC(200)를 적층하되, RCC(200)표면의 상부 동박(195)과 구리 돌기(180)가 전기적 및 물리적으로 접속되도록 한다.

이후, 상술한 도 5b 및 도 5f에서 설명한 공정을 계속적으로 반복 적용하여 다층의 내부 회로(250) 및 이들을 연결하는 구리 돌기(240)를 형성할 수 있다.

즉, 도 5h 및 도 5i에서와 같이 RCC(200)의 동박 상에 제 3 니켈 도금층 패턴(210)을 형성한 다음, 그 상부에 제 3 구리 도금층(220)을 형성한다. 제 3 구리 도금층(220) 상에 제 4 구리 도금층 패턴(230)을 형성하고, 그 상부에 제 4 니켈 도금층 패턴(미도시)을 형성한다. 이후 에칭 공정을 실시하여 제 3 및 제 4 니켈 도금층(210) 하부를 제외한 영역의 제 3 및 제 4 구리 도금층(220 및 230)을 에칭하고, RCC(200) 상의 동박(195)을 에칭하여 상부 구리 돌기(180)와 상부 내부 회로(250)를 형성한다. 이후, 잔류하는 제 3 및 제 4 니켈 도금층(210)을 제거한다. 이로써, 내부 회로(170)와 상부 내부 회로(250)가 구리 돌기(180)에 의해 접속되고, 그 상부에 상부 구리 돌기(240)가 형성된다. 또한, 상부 구리 돌기(240)는 RCC 층( 미도시)을 한층 더 적층할 경우 그 상부의 회로와 접속된다.

상술한 바와 같이 본 발명은 니켈 도금층을 에칭 마스크로 이용하여 구리 돌기와 내부 회로를 동시에 형성할 수 있고, 전체 구조상에 제 1 구리도금과 마스크를 이용한 선택적 구리 도금을 실시하여 구리 돌기 형성시 구리도금층의 에칭량을 줄일 수 있다.

뿐만 아니라 본 발명의 자기 정렬 회로 및 구리 돌기 형성공정을 응용하여 구리 돌기의 형상(높이, 폭, 적층되는 막의 개수등등)을 매우 다양하게 제조할 수 있다. 예를 들어, 다수의 구리도금층이 적층된 형태의 구리 돌기를 형성할 수도 있고, 또한, 계단형의 단차를 갖는 모양의 구리 돌기를 형성할 수 있고, 그 폭이 종래에 비해 얇게 형성할 수 있다. 또한, 상술한 공정을 통해 완정된 빌드업 다층 인쇄 회로 기판상에 소정의 PSR을 형성할 수도 있다.

도 6 내지 도 9는 본 발명의 다른 일 실시예들을 설명하기 위한 단면도들이다.

도 6을 참조하면, 본 발명은 중심기판(600)의 금속층(610a)과 그 상부에 별도의 금속도금층(610b)을 형성한 다음, 그 상부에 본 발명의 자기 정렬 회로 및 구리 돌기 형성공정을 실시하여 한층 구리 도금층으로 이루어진 구리 돌기(630)와 두층의 금속층으로 이루어진 내부 회로(615)를 형성할 수 있다.

즉, 중심기판(600)의 금속층(610a) 상에 도금 공정을 통해 금속도금층(610b)을 형성한다. 금속도금층(610b) 상부 중 내부 회로가 형성될 영역에 제 1 니켈 도금층 패턴(620)을 형성한다. 상기의 제 1 니켈 도금층 패턴(620)은 도 5에서 설명 한 바와 같이 감광막 패턴을 이용하여 선택적으로 니켈 도금층을 형성한다. 이후, 전체 구조상에 구리 도금층을 형성하고, 그 상부에 구리 돌기가 형성될 영역에 제 2 니켈 도금층 패턴(미도시)을 형성한다. 제 2 니켈 도금층 패턴 또한 제 1 니켈 도금층 패턴(620)과 동일한 방법으로 형성할 수 있다. 이후, 제 1 및 제 2 니켈 도금층(620)을 에칭 마스크로 하는 자기정렬 에칭을 실시하여 구리 도금층, 금속층(610a)과 금속도금층(610b)을 식각한 다음, 노출된 제 1 및 제 2 니켈 도금층(620)을 제거하여 구리 돌기(630)와 내부 회로(615)를 형성한다. 이때, 구리 도금층은 도 5에서 설명한 바와 같이 감광막을 이용하여 구리 돌기가 형성될 영역에만 선택적으로 형성하여 구리 돌기(630)를 형성할 수 있다. 즉, 구리 도금층 패턴과 그 상부에 제 2 니켈 도금층 패턴을 형성한 다음, 자기 정렬 에칭 공정을 통해 금속층(610a)과 금속도금층(610b)을 식각하여 구리 돌기(630) 하부에 다수의 금속층으로 이루어진 내부 회로(615)을 형성할 수 있다.

이 뿐만 아니라, 제 2 니켈 도금층 대신 포지티브 포토 레지스트를 이용할 수 있다. 이를 통해 제 2 니켈 도금층을 도금하기 위한 공정과, 제 2 니켈 도금층을 제거하기 위한 공정을 생략할 수 있다. 즉, 상술한 바와 같이 구리 도금층을 형성한 다음, 그 상부에 포지티브 포토 레지스트를 이용한 감광막 패턴을 형성한다. 상기의 포지티브 포토 레지스트 특성상 빛에 노광된 영역이 잔류하게 되어, 이를 이용한 감광막 패턴은 앞서 설명한 제 2 니켈 도금층과 동일한 패턴으로 형성된다(구리 돌기 영역 차폐). 다음으로, 감광막 패턴과 제 1 니켈 도금층(620)을 에칭 마스크로 하는 자기 정렬 에칭 공정을 실시하여 구리 돌기(630)와 내부 회로(615) 를 형성할 수 있다. 이후, 소정의 스트립 공정을 통해 감광막 패턴을 제거한다. 이와 같이 포지티브 포토 레지스트를 이용한 감광막 패턴을 통해 빌드업 다층 인쇄회로 기판의 제작 공정을 단순화 할 수 있고, 제작 비용을 줄일 수 있다.

도 7을 참조하면, 다층의 금속층으로 이루어진 내부 회로(715)와 그 상부에 다층의 구리 도금층으로 이루어진 구리 돌기(740)를 형성할 수 있다.

여기에서 내부 회로(715)와 구리 돌기(740)는 자기 정렬 공정을 통해 동시에 형성되지만, 이를 구성하는 각각의 금속층과 구리 도금층은 다양한 방법으로 형성되고 에칭될 수 있다. 예를 들어 금속층(710a)이 형성된 중심기판(700)의 양면에 금속 도금층(710b)을 형성하고, 그 상부에 제 1 니켈 도금층 패턴(720)을 형성한다. 전체 구조상에 제 1 및 제 2 구리 도금층(730a 및 730b)을 형성하고, 그 상부에 감광막 패턴을 이용한 제 3 구리 도금층(730c)을 형성한다. 이후 제 3 구리 도금층(730c) 상에 제 2 니켈 도금층 패턴(미도시)을 형성한다. 이후 제 1 및 제 2 니켈 도금층(720)을 에칭 마스크로 하는 자기 정렬 에칭공정을 통해 제 1 내지 제 3 구리 도금층(730a 내지 730c)을 에칭하여 구리 돌기(740)를 형성하고, 금속도금층(710b)과 금속층(710a)을 에칭하여 내부 회로(715)를 형성한다. 이후, 잔류하는 니켈 도금층을 제거한다. 물론 이에 한정되지 않고, 제 1 내지 제 3 구리 도금층(730a 내지 730c)은 하나의 도금층으로 형성할 수 있다. 이를 위해 제 1 니켈 도금층 패턴(720) 상에 감광막 패턴을 두껍게 형성한다. 감광막 패턴은 구리 돌기가 형성된 영역의 제 1 니켈 도금층 패턴(720)을 개방하도록 형성한다. 개방된 제 1 니켈 도금층(720) 상에 구리 도금층을 선택적으로 형성할 수 있다. 이로써, 구리 돌 기(740)를 형성할 수 있다. 또한. 구리 도금층 상에 제 2 니켈 도금층을 형성한 다음 감광막 패턴을 제거하고, 자기 정열 에칭 공정을 실시하여 내부 회로를 형성할 수도 있다. 또한, 제 1 구리 도금층(730a)을 제 1 니켈 도금층(720)이 형성된 중심 기판(700)상에 도금한 다음, 감광막 패턴을 이용하여 구리 돌기(740)가 형성될 영역에 선택적으로 제 2 및 제 3 구리 도금층(730b 및 730c)을 형성할 수도 있다. 물론 이뿐만 아니라 다양한 공정의 순서와 방법이 적용될 수 있다.

도 8을 참조하면, 계단형 단차를 갖는 구리 돌기(840)와 내부 회로(810)를 동시에 형성할 수 있다. 이 또한 상술한 도 5에서 설명한 니켈 도금층을 이용하여 자기정렬로 형성할 수 있다.

즉, 금속층이 형성된 중심기판(800)상에 제 1 니켈 도금층 패턴(820a)을 형성한다. 그 상부에 제 1 구리 도금층(830a)을 형성하고, 그 상부에 제 2 니켈 도금층 패턴(820b)을 형성한다. 제 2 니켈 도금층 패턴(820b) 상에 감광막 패턴을 이용하여 구리 돌기가 형성될 영역에 제 2 구리 도금층(830b)을 형성하고, 그 상에 제 3 니켈 도금층 패턴(미도시)을 형성한다. 상기에서 제 2 니켈 도금층 패턴(820b)의 크기 보다 제 3 니켈 도금층 패턴이 더 작게 형성된다. 이후 제 1 내지 제 3 니켈 도금층 패턴(820a 및 820b)을 에칭 마스크로 하는 에칭 공정을 실시하여 소정의 단차를 갖는 구리 돌기(840)와 내부 회로(810)를 형성한다.

도 9를 참조하면, 상하층의 내부 회로(910)를 연결하기 위한 구리 돌기(940)의 폭을 매우 좁게 형성할 수도 있다.

즉, 금속층이 형성된 중심기판(900)상에 제 1 니켈 도금층 패턴(920a)을 형 성한다. 제 1 니켈 도금층 패턴(920a) 상에 제 1 구리 도금층(930a)을 형성하고, 그 상부에 제 2 니켈 도금층 패턴(920b)을 형성한다. 제 2 니켈 도금층 패턴(920b) 상에 감광막을 이용하여 제 2 구리 도금층(930b)을 형성하고 그 상부에 제 3 니켈 도금층 패턴(920c)을 형성한다. 제 3 니켈 도금층 패턴(920c)상에 제 3 구리 도금층(930c)을 형성하고, 제 3 구리 도금층(930) 상에 제 4 니켈 도금패턴(미도시)을 형성한 다음, 제 1 내지 제 4 니켈 도금패턴(920)을 에칭 마스크로 하는 에칭 공정을 실시하여 매우 얇은 폭을 갖는 구리 돌기(940)와 그 하부에 내부회로(910)를 동시에 형성할 수 있다. 이때, 다층의 구리 도금층이 형성될 수 있고, 이는 구리 돌기의 높이에 따라 적어도 2층 이상의 도금층을 형성하는 것이 바람직하다. 뿐만 아니라, 제 1 구리 도금층(930a) 및 제 2 구리 도금층(930b) 형성시, 적어도 한층의 도금층내에 전기적 특성이 다른 도체층을 형성하여 목적하는 특성의 수동소자를 제조할 수 있다.

상기에서 감광막 패턴은 액상의 감광막을 적어도 1회 이상 도포한 다음, 마스크를 이용한 사진식각공정을 통해 형성될 수도 있으며, 필름 형태의 레지스트를 롤러 압착방식을 이용하여 중심기판의 상면 및 하면에 압착할 수도 있다. 또한, 다층으로 이루어진 중심기판을 적층할 경우, 밀착력을 증가시키기 위하여 내부 회로와 구리돌기가 형성된 중심기판의 상부 및 하부에 산화층(Oxide)을 형성할 수도 있다. 또한, 상기와 같이 산화층이 형성된 중심기판의 상부 하면에 절연층의 역할을 하는 프리프레그와 동박, 또는 RCC를 진공상태에서 일정한 온도와 압력을 가하여 내부 회로와 상부 회로가 될 동박이 구리 돌기를 통해 접속될 수 있다. 이는 진 공상태에서 소정의 온도와 압력을 가하게 될 경우, 프리프레그와 RCC의 절연성분을 관통하여, 동박과 구리 돌기 사이에 물리적인 접촉이 가능하게 되어 층간이 전기적으로 접속될 수 있다. 이러한 기판을 다시 중심기판으로 하여 또 다른 한층을 더 형성할 수 있다. 본 발명의 구리 도금층은 구리 뿐만 아니라 소정의 불순물이 더 참가 될 수도 있고, 또한, 도금층의 전기적 특성을 변화시키기 위한 소정의 금속물질이 사용될 수도 있다.

따라서, 상술한 바와 같이 본 발명은 별도의 내부 회로 형성을 위한 에칭 공정을 실시하지 않을 수 있다. 또한, 구리 도금층을 한번에 두껍게 형성하지 않기 때문에 도금 편차를 없앨 수 있고, 그 상부에 목표로 하는 두께만큼의 별도의 도금층을 감광막을 이용하여 선택적으로 형성한 다음, 이전에 형성된 구리 도금층을 식각하여 구리 돌기를 형성하여 구리 도금층이 식각되는 양을 줄일 수 있다. 즉, 필요한 부분에 원하는 두께만큼의 도금층을 형성할 수 있다. 이로써, 구리 돌기를 갖는 다층의 중심회로 기판의 재료비를 절감할 수 있고, 비용절감을 할 수 있다. 또한, 회로에 대응하여 회로 두께나 구리 돌기의 두께 및 폭을 목표로 하는 데로 쉽게 조절할 수 있다. 또한, 한번의 식각공정을 실시하여 한번에 구리 돌기와 내부 회로를 동시에 형성할 수 있다.

상술한 바와 같이, 본 발명은 자기 정렬 회로 및 돌기 형성공정을 통해 내부 회로와 구리 돌기를 동시에 형성할 수 있어 층간 접속을 완성하는 빌드업 다층 인쇄 회로 기판을 제조할 수 있다.

또한, 별도의 내부 회로 형성을 위한 에칭 공정을 실시하지 않고, 한번의 식각공정을 실시하여 한번에 구리 돌기와 내부 회로를 동시에 형성할 수 있다.

또한, 얇은 두께의 제 1 구리 도금층을 형성한 다음, 그 상부에 구리 돌기가 형성될 영역에 선택적으로 제 2 구리 도금층을 형성하여 구리 돌기 영역을 제외한 영역의 제 1 구리 도금층을 제거하여 구리 돌기를 형성함으로 인해 구리 도금층을 한번에 두껍게 형성하지 않기 때문에 도금 편차를 없앨 수 있고, 구리 도금층이 식각되는 양을 줄일 수 있다.

또한, 필요한 부분에 원하는 두께만큼의 도금층을 형성할 수 있고, 구리 돌기를 갖는 다층의 중심회로 기판의 제작시 재료비를 절감할 수 있어 비용절감을 할 수 있다.

또한, 내부 회로에 대응하여 구리 돌기의 두께 및 폭을 목표로 하는 데로 쉽게 조절할 수 있다.

Claims (9)

1. 중심 기판;

   상기 중심 기판의 상하면에 형성된 회로 패턴;

   상기 회로 패턴 상에 형성되고, 금속 도금층 및 자기정렬 금속 도금층을 포함하는 금속 돌기; 및

   상기 금속 돌기와 상기 회로 패턴 사이에 마련된 배리어층을 포함하고,

   상기 회로 패턴과 상기 금속 돌기는 동시에 형성되고, 자기 정렬 금속 도금층은 전체 상기 금속 돌기 높이의 10 내지 50% 높이로 형성된 인쇄 회로 기판.
2. 중심기판;

   상기 중심 기판의 상하면 형성된 회로 패턴;

   상기 회로 패턴 상에 형성되고, 복수의 금속 도금층과 상기 복수의 금속 도금층 간에 마련된 적어도 하나의 제 1 배리어층을 포함하는 금속 돌기; 및

   상기 금속 돌기와 상기 회로 패턴 사이에 마련된 제 2 배리어층을 포함하는 인쇄 회로 기판.
3. 청구항 1 또는 청구항 2에 있어서,

   상기 금속 도금층내에 전기적 특성이 다른 금속이 주입된 인쇄 회로 기판.
4. 중심기판 양측면의 금속층 상에 회로 패턴이 형성될 영역을 보호하는 제 1 배리어막 패턴을 형성하는 단계;

   상기 제 1 배리어막 패턴이 형성된 상기 중심기판에 제 1 금속 도금층을 형성하는 단계;

   상기 제 1 금속 도금층 상에 상기 제 1 금속 도금층의 일부를 노출하는 마스크 패턴을 형성하는 단계;

   상기 마스크 패턴의 노출된 영역에 도금을 통해 제 2 금속 도금층과 제 2 배리어막 패턴을 형성하는 단계;

   상기 마스크 패턴을 제거하는 단계; 및

   상기 제 1 및 제 2 배리어막 패턴을 에칭 마스크로 하는 자기 정렬 에칭 공정을 실시하여 상기 제 1 금속 도금층 및 상기 금속층을 에칭하여 상기 제 1 및 제 2 도금층으로 된 금속돌기와 회로 패턴을 형성하는 단계를 포함하는 인쇄 회로 기판의 제작 방법.
5. 중심기판 양측면의 금속층 상에 회로 패턴이 형성될 영역을 보호하는 제 1 배리어막 패턴을 형성하는 단계;

   상기 제 1 배리어막 패턴 상에 제 1 금속 도금층을 형성하는 단계;

   상기 제 1 금속 도금층 상에 제 2 배리어막 패턴과 제 2 금속 도금층이 순차적으로 적층된 복수의 층을 형성하는 단계;

   상기 층 상에 제 3 배리어막 패턴을 형성하는 단계; 및

   상기 제 1 내지 제 3 배리어막 패턴을 에칭 마스크로 하는 자기 정렬 에칭 공정을 실시하여 금속돌기와 회로 패턴을 형성하는 단계를 포함하는 인쇄 회로 기판의 제작 방법.
6. 청구항 5에 있어서, 상기 복수의 층을 형성하는 단계는,

   상기 제 1 금속 도금층 상에 첫번째 제 2 배리어막 패턴을 형성하는 단계;

   상기 제 2 배리어막 패턴 상에 첫번째 제 2 금속 도금층을 형성하는 단계;

   상기 제 2 금속 도금층 상에 상기 제 2 금속 도금층의 면적보다 작은 면적의 두번째 제 2 배리어막 패턴을 형성하는 단계; 및

   상기 제 2 배리어막 패턴 상에 두번째 제 2 금속 도금층을 형성하는 단계를 포함하는 인쇄 회로 기판의 제작 방법.
7. 청구항 5에 있어서, 상기 복수의 층을 형성하는 단계는,

   상기 제 1 금속 도금층의 일부를 개방하는 감광막 패턴을 형성하는 단계; 및

   제 1 도금을 실시하여 상기 감광막 패턴의 개방 영역 내측에 상기 제 2 배리어막 패턴을 형성하고, 제 2 도금을 실시하여 상기 제 2 배리어막 패턴 상에 상기 제 2 금속 도금층을 형성하는 단계를 포함하되,

   상기 제 1 도금과 제 2 도금을 복수번 반복 수행하는 인쇄 회로 기판의 제작 방법.
8. 청구항 4 또는 청구항 5에 있어서, 상기 금속 돌기와 상기 회로 패턴을 형성하는 단계 이후,

   상기 노출된 제 1 및 제 2 배리어막 패턴을 제거하는 단계를 더 포함하는 인쇄 회로 기판의 제작 방법.
9. 청구항 4 또는 청구항 5에 있어서, 상기 금속 돌기와 상기 회로 패턴을 형성하는 단계 이후,

   상기 중심 기판의 상하에 절연층 및 도체층을 형성하는 단계를 더 포함하는 인쇄 회로 기판의 제작 방법.

Images