KR101039774B1 - 인쇄회로기판 제조를 위한 범프 형성 방법 - Google Patents

인쇄회로기판 제조를 위한 범프 형성 방법 Download PDF

Info

Publication number
KR101039774B1
KR101039774B1 KR1020090030275A KR20090030275A KR101039774B1 KR 101039774 B1 KR101039774 B1 KR 101039774B1 KR 1020090030275 A KR1020090030275 A KR 1020090030275A KR 20090030275 A KR20090030275 A KR 20090030275A KR 101039774 B1 KR101039774 B1 KR 101039774B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
copper
nickel
insulating layer
Prior art date
Application number
KR1020090030275A
Other languages
English (en)
Other versions
KR20100111858A (ko
Inventor
김상진
조원진
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020090030275A priority Critical patent/KR101039774B1/ko
Publication of KR20100111858A publication Critical patent/KR20100111858A/ko
Application granted granted Critical
Publication of KR101039774B1 publication Critical patent/KR101039774B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Abstract

본 발명은 인쇄회로기판 제조에 관한 것으로, 코어리스 공법을 활용하여 미세 피치의 평탄한 금속 범프(flat bump)를 형성하는 방법에 관한 것이다.
본 발명은 동박-니켈-동박 구성의 클래드 포일의 표면 동박을 선택 부식하여 트렌치를 형성하고 니켈/금도금을 진행해서 금속 범프를 형성한 후, 절연층을 라미네이트하여 기판 회로를 형성한 후에, 캐리어를 구성하는 니켈과 동을 제거함으로써 앞서 만들었던 금속 범프를 노출 형성한다. 본 발명은 플립칩 공법이 적용되는 패키지 기판에 적용될 수 있으며, 저비용의 설비 투자로 플립칩 접속시에 이용되는 미세 피치의 평탄 금속 범프를 형성할 수 있게 된다. 본 발명은 종래기술이 사용하던 고비용의 금속 스퍼터 공정을 생략할 수 있으며, 코어리스 공법을 적용하여 종래기술에 비해 제작된 범프의 표면 평탄도가 우수하다. 또한, 종래기술이 겪었던 스퍼터 메탈 제거 시에 드라이필름의 불완전 박리 문제를 해결한다.
인쇄회로기판, 플립칩, 솔더, 금속 범프, 패키지 기판.

Description

인쇄회로기판 제조를 위한 범프 형성 방법{METHOD OF FABRICATING A METAL BUMP FOR PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판(PCB; printed circuit board) 제조에 관한 것으로, 코어리스 공법을 활용하여 미세 피치의 플랫 범프(flat bump)를 형성하는 방법에 관한 것이다.
전자 제품을 소형 경박화하기 위하여 반도체 칩을 기판에 직접 실장하는 플립칩 기술이 적용되고 있다. 반도체 칩을 기판에 플립칩 실장하기 위해서는 전기적 접속을 위해 솔더볼(solder ball) 또는 금속 범프가 필요하게 된다.
도1a 내지 도1f는 종래기술에 따라 금속 범프를 제작하는 공법을 나타낸 도면이다. 도1a를 참조하면, 도금, 비아홀 가공, 식각 등의 공정을 진행하여 절연체(30), 동박(20), 레지스트(10) 등으로 구성된 다층 동박 회로 기판이 도시되어 있다. 패드(22) 위에는 니켈도금층(40)과 금도금층(50)이 형성되어 있다. 여기서, 다층기판 제조 공정은 당업계에 잘 알려져 있는 공지 기술로서 상세한 기재를 생략한다.
종래기술은 도1b에서와 같이, 메탈 스퍼터 공정을 진행하여 메탈 씨드(seed)로써 메탈 씨드(70)를 표면에 형성한다. 이어서, 도1c에 도시한 대로, 드라이필름(D/F; 90)을 밀착하고 사진/노광/현상 등의 공정을 진행하여 소정의 회로 패턴을 형성한다.
이어서, 도1d에 도시한 바와 같이, 니켈도금층(100)과 금도금층(110)을 형성한다. 그리고 나서, 드라이필름(90)을 박리하고 나면 도1e의 형상을 얻게 된다. 도1f를 참조하면, 표면에 노출되어 있는 스퍼터 메탈 씨드(70)를 식각 제거함으로써 패드 위에 금속 범프 형성을 완성하게 된다.
그런데, 이상에서 설명한 종래기술의 경우 도전층으로써 메탈 씨드(70) 형성을 위해서 고비용의 메탈 스퍼터 공정을 필요로 하고, 금속 범프를 완성한 후에는 스퍼터 메탈을 제거하여야 하는 불편함이 있다. 더욱이, 도1d의 드라이필름(90) 박리 제거 단계에서 하부에 존재하는 스퍼터 메탈 씨드(70)로 인하여 드라이필름(90)이 박리 되지 않는 문제가 발생할 수도 있다.
따라서, 본 발명의 제1 목적은 반도체 칩 또는 웨이퍼 레벨의 패키지를 기판에 직접 실장할 때에 필요한 금속 범프를 형성하는 기술을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 전기 도금을 위한 도전층 형성을 위하여 종래기술이 실시하던 고비용의 메탈 스퍼터 공정을 실시하지 않으면서 금속 범프를 형성하는 기술을 제공하는 데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 금속 범프의 표면을 평탄 화하고 피치 길이를 미세화할 수 있는 금속 범프를 형성하는 기술을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 전기도금을 위해 메탈 스퍼터 처리한 도전층을 박리할 때에 발생하는 드라이필름의 불완전 박리 문제를 해결한 금속 범프를 형성하는 기술을 제공하는 데 있다.
본 발명은 동박-니켈-동박 클래드 포일을 포함한 캐리어를 사용하여 캐리어 동박을 선택 부식하여 니켈/금도금 금속 범프를 형성하고 절연층을 라미네이트하여 기판을 형성한 후에 캐리어를 구성하는 니켈과 동을 제거함으로써 금속 범프를 노출 형성한다.
본 발명은 플립칩 공법이 적용되는 패키지 기판에 적용될 수 있으며, 저비용의 설비 투자로 플립칩 접속시에 이용되는 미세 피치의 평탄 금속 범프를 형성할 수 있게 된다. 본 발명은 고비용의 금속 스퍼터 공정을 생략할 수 있으며, 코어리스 공법을 적용하여 종래기술에 비해 제작된 범프의 표면 평탄도가 우수하다. 또한, 종래기술이 겪었던 스퍼터 메탈 제거 시에 드라이필름의 불완전 박리 문제를 해결한다.
본 발명은 (a) 제1 절연층 양 표면에 제3 동박과 동박-니켈-동박 클래드 포일을 적층해서 제1 절연층-제3 동박-제2 동박-제1 니켈층-제1 동박 구조의 코어리스 캐리어를 제작하는 단계; (b) 상기 제1 동박 표면에 선정된 패턴에 따라 드라이필름을 선택적으로 형성하고 식각공정을 진행함으로써, 노출된 제1 동박을 제거함으로써 제1 니켈층 표면을 선택적으로 노출하고, 노출된 제1 니켈층 표면에 제1 금도금층과 제2 니켈층을 형성하고, 제2 니켈층 상부에 동도금을 실시해서 제4 동박을 형성하는 단계; (c) 제2 절연층을 적층 라미네이션하고, 상기 제4 동박 표면이 노출되도록 상기 제2 절연층을 선택 식각하여 개구하고 무전해 동도금 공정을 진행하여 상기 제4 동박 표면과 제2 절연층 표면 전면에 무전해 동도금층을 형성하는 단계; (d) 제2 절연층 표면 위에 드라이필름을 밀착하고 소정의 회로 패턴을 전사하고 선택 식각하여 드라이필름 패턴을 형성하고 전기 동도금을 수행하여 제5 동박을 형성한 후, 상기 드라이필름을 박리 제거하고, 제2 절연층 표면 위의 노출 무전해 동도금층을 제거함으로써 동박 회로를 형성하는 단계; (e) 동박 회로 위에 제2 레지스트를 형성하고 노출된 동박 회로의 표면에 제3 니켈층과 제2 금도금층을 형성하는 단계; 및 (f) 제3 동박을 제1 절연층으로부터 벗겨냄으로써 상하 두 개의 구조물로 분리하고, 알칼리 에칭 및 주석산 에칭을 진행하여 제1 니켈층과 제2 동박을 제거함으로써, 상기 단계 (b)와 (c)에서 형성한 제4 동박-제2 니켈층-제1 금도금층 구조의 금속 범프를 노출하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
이하에서는 첨부 도면 도2a 내지 도2o을 참조하여 본 발명에 따른 금속 범프 형성 방법을 상세히 설명한다.
본 발명의 양호한 실시예로서, 동박-니켈-동박 클래드 포일(Cu-Ni-Cu Clad Foil)을 이용하여 캐리어를 제작하여, 제작된 캐리어를 기본 자재로 하여 공정을 시작할 수 있다. 동박-니켈-동박 클래드 포일(200)은 제1 니켈층(200b) 양 표면에 제1 동박(200a)과 제2 동박(200c)이 피복되어 형성된 구조이다. 도2a를 참조하면, 제1 절연층(510)을 중앙에 두고 제3 동박(500)과 동박-니켈-동박 클래드 포일(200)을 적층 라미네이트 함으로써 본 발명의 양호한 실시예에 따른 코어리스 캐리어를 제작한다. 그 결과, 도2b에서와 같이 중앙에 제1 절연층(510)과 제3 동박(500)을 사이에 두고 동박-니켈-동박 클래드 포일(200)을 양측 상하면에 둔 캐리어를 형성할 수 있다. 제1 절연층(510)의 양호한 실시예로서, 프리프레그(PREPREG)를 사용할 수 있으며, 단면 틈새로 분리하면 제3 동박(500)은 제1 절연층(510)으로부터 쉽게 벗겨져(peelable) 분리될 수 있다. 이하에서는, 캐리어의 형상이 상하 대칭형이므로 캐리어의 상부 1/2(도2b의 점선 사각형 부위 509)을 도시하여 설명하기로 한다. 따라서, 도2c 이하 도면에서는 구조물의 하부면은 실질적으로 노출되어 있는 것이 아님을 유의한다.
도2c를 참조하면, 제1 동박(200a) 표면에 제1 레지스트(210)를 선택적으로 도포한다. 본 발명의 양호한 실시예로서, 제1 레지스트(210)는 감광성 솔더 레지스트(PSR)가 사용될 수 있으며, 감광성 솔더 레지스트를 도포하고 소정의 회로 패턴에 따라 선택적으로 식각하여, 도2c에 도시한 바와 같은 패턴을 형성할 수 있다. 이어서, 알칼리 에칭을 수행하면 제1 레지스트(210)가 덮고 있지 않아 노출된 표면의 제1 동박(200a)은 선택적으로 식각된다(도2d 참조).
그리고 나면, 도2e에 도시한 대로 금도금 공정과 니켈도금 공정을 진행해서, 제1 금도금층(230)과 제2 니켈층(220)을 형성한다. 본 발명의 또 다른 실시예로서, 제1 금도금층/제2 니켈층 대신에 솔더 도금(solder plating)을 실시할 수도 있다. 도2f를 참조하면, 제2 니켈층(220) 위에 동도금을 실시하여 제4 동박(240)을 형성한다.
이어서, 제2 절연층(250)을 적층하여 라미네이션을 실시한다. 본 발명의 양호한 실시예로서, 제2 절연층(250)은 레진 계열의 수지가 사용될 수 있다(도2g). 도2h를 참조하면, 본 발명의 양호한 실시예로서 레이저 드릴을 실시하여 홀 가공을 함으로써 선택적으로 제4 동박(240) 상부의 제2 절연층(250)을 개구한다.
도2i를 참조하면, 제4 동박(240) 상부의 제2 절연층(250)이 선택적으로 개구된 구조물에 대해 무전해 동도금을 실시하여 구조물 표면 전면에 무전해 동도금층(270)을 형성한다. 이어서, 드라이필름(280)을 밀착하고 소정의 패턴에 따라 노광/현상/식각 공정을 진행하여 드라이필름을 패턴 형성한다.
이어서, 전기 동도금을 실시하면 도2j에 도시한 대로, 드라이필름(280)이 피복하고 있지 않아 노출된 표면에만 동도금이 진행되어 제5 동박(290)이 형성된다. 도2k는 드라이필름(280)을 박리 제거하고 소프트 에칭을 하여 노출된 무전해 동도금층을 제거하고 난 후의 모습을 나타낸 도면이다. 도2k를 참조하면, 제4 동박(240) 위에 무전해 동도금층(270), 그 위에 제5 동박(290)이 서로 접해 있는 모습이 도시되어 있으며, 이하 도면에서는 무전해 동도금층(270)의 도시를 생략한다.
본 발명의 양호한 실시예로서, 이상에서 진행한 공정을 반복함으로써 다층 기판을 형성할 수 있다. 즉, 도2l를 참조하면, 이전 공정 도2g에서와 같이 또 하나의 제3 절연층(300)을 적층 라미네이션함으로써 도2g 내지 도2k를 참조하며 설명한 공정을 반복할 수 있다.
도2m을 참조하면, 제2 레지스트(350)에 의해 개구된 최외피층의 동박 위에 니켈도금과 동도금 공정을 진행해서, 제3 니켈층(330)과 제2 금도금층(340)을 피복하여 패드를 형성한다. 그리고 나서, 제1 절연층(510; 도2m에는 도시생략되어 있음)으로부터 제3 동박(500; 도2m에는 도시생략되어 있음)을 벗겨 분리함으로써, 동박-니켈-동박 클래드 포일(200)의 제2 동박(200c) 위에 형성된 구조물 위아래로 분리해서 한 쌍 얻게 된다. 이어서, 알칼리 에칭 및 주석산 에칭을 실시하면 제2 동박(200c)과 제1 니켈층(200b)이 박리되어 최종적으로 도2n과 같은 모습을 얻게 된다. 최종적으로, 알칼리 에칭을 실시하면 제1 동박(200a)이 식각 제거되어 도2o에 도시한 대로 표면이 편평한 금속 범프(400)를 얻게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수 행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 플립칩 공법이 적용되는 패키지 기판에 적용될 수 있으며, 금속 범프의 표면을 평탄하게 제어할 수 있고 금속 범프 사이의 피치를 미세하게 제어할 수 있어 미세 인쇄회로기판 제조에 적용할 수 있다.
도1a 내지 도1f는 종래 기술에 따른 방법을 나타낸 도면.
도2a 내지 도2o는 본 발명에 따른 방법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 레지스트
20 : 동박
30 : 절연체
40, 100 : 니켈도금층
50, 110 : 금도금층
70 : 메탈 씨드
90 : 드라이필름
200 : 동박-니켈-동박 클래드 포일
210 : 제1 레지스트
350 : 제2 레지스트
220 : 제2 니켈층
330 : 제3 니켈층
240 : 제4 동박
270 : 무전해 동도금층
290 : 제5 동박
250 : 제2 절연층
300 : 제3 절연층
280 : 드라이필름
400 : 금속 범프

Claims (3)

  1. (a) 제1 절연층 양 표면에 제3 동박과 동박-니켈-동박 클래드 포일을 적층해서 제1 절연층-제3 동박-제2 동박-제1 니켈층-제1 동박 구조의 코어리스 캐리어를 제작하는 단계;
    (b) 상기 제1 동박 표면에 선정된 패턴에 따라 드라이필름을 선택적으로 형성하고 식각공정을 진행함으로써, 노출된 제1 동박을 제거함으로써 제1 니켈층 표면을 선택적으로 노출하고, 노출된 제1 니켈층 표면에 제1 금도금층과 제2 니켈층을 형성하고, 제2 니켈층 상부에 동도금을 실시해서 제4 동박을 형성하는 단계;
    (c) 제2 절연층을 적층 라미네이션하고, 상기 제4 동박 표면이 노출되도록 상기 제2 절연층을 선택 식각하여 개구하고 무전해 동도금 공정을 진행하여 상기 제4 동박 표면과 제2 절연층 표면 전면에 무전해 동도금층을 형성하는 단계;
    (d) 제2 절연층 표면 위에 드라이필름을 밀착하고 소정의 회로 패턴을 전사하고 선택 식각하여 드라이필름 패턴을 형성하고 전기 동도금을 수행하여 제5 동박을 형성한 후, 상기 드라이필름을 박리 제거하고, 제2 절연층 표면 위의 노출 무전해 동도금층을 제거함으로써 동박 회로를 형성하는 단계;
    (e) 동박 회로 위에 제2 레지스트를 형성하고 노출된 동박 회로의 표면에 제3 니켈층과 제2 금도금층을 형성하는 단계; 및
    (f) 제3 동박을 제1 절연층으로부터 벗겨냄으로써 상하 두 개의 구조물로 분리하고, 알칼리 에칭 및 주석산 에칭을 진행하여 제1 니켈층과 제2 동박을 제거함으로써, 상기 단계 (b)와 (c)에서 형성한 제4 동박-제2 니켈층-제1 금도금층 구조의 금속 범프를 노출하는 단계
    를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기 단계 (c)와 (d)를 복수 회 반복 실시하여 적층 기판을 형성한 후 단계 (e)를 진행하는 인쇄회로기판 제조방법.
  3. 제1항 또는 제2항의 인쇄회로기판 제조방법에 따라 제조된 금속 범프를 구비한 인쇄회로기판.
KR1020090030275A 2009-04-08 2009-04-08 인쇄회로기판 제조를 위한 범프 형성 방법 KR101039774B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090030275A KR101039774B1 (ko) 2009-04-08 2009-04-08 인쇄회로기판 제조를 위한 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030275A KR101039774B1 (ko) 2009-04-08 2009-04-08 인쇄회로기판 제조를 위한 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR20100111858A KR20100111858A (ko) 2010-10-18
KR101039774B1 true KR101039774B1 (ko) 2011-06-09

Family

ID=43131963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030275A KR101039774B1 (ko) 2009-04-08 2009-04-08 인쇄회로기판 제조를 위한 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR101039774B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617023B1 (ko) * 2014-11-27 2016-05-02 (주)심텍 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064445A (ko) 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
KR20160001827A (ko) 2014-06-27 2016-01-07 대덕전자 주식회사 인쇄회로기판 제조방법
KR20160001826A (ko) 2014-06-27 2016-01-07 대덕전자 주식회사 인쇄회로기판 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184802A (ja) 2000-12-15 2002-06-28 Pioneer Electronic Corp 微小バンプの製造方法
US20050193555A1 (en) 1999-12-22 2005-09-08 Toyo Kohan Co., Ltd. Multilayer printed wiring board and method of manufacturing the same
JP2005340372A (ja) 2004-05-25 2005-12-08 Toyo Ink Mfg Co Ltd 配線回路基板用の積層体ユニットの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050193555A1 (en) 1999-12-22 2005-09-08 Toyo Kohan Co., Ltd. Multilayer printed wiring board and method of manufacturing the same
JP2002184802A (ja) 2000-12-15 2002-06-28 Pioneer Electronic Corp 微小バンプの製造方法
JP2005340372A (ja) 2004-05-25 2005-12-08 Toyo Ink Mfg Co Ltd 配線回路基板用の積層体ユニットの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617023B1 (ko) * 2014-11-27 2016-05-02 (주)심텍 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20100111858A (ko) 2010-10-18

Similar Documents

Publication Publication Date Title
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
KR101063519B1 (ko) 미세 피치의 구리 범프 제조 방법
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
US8186043B2 (en) Method of manufacturing a circuit board
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
US20070186413A1 (en) Circuit board structure and method for fabricating the same
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI418275B (zh) 電路板線路導電結構之製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee