KR101081153B1 - 임베디드 미세회로 기판 제조 방법 - Google Patents

임베디드 미세회로 기판 제조 방법 Download PDF

Info

Publication number
KR101081153B1
KR101081153B1 KR1020100011882A KR20100011882A KR101081153B1 KR 101081153 B1 KR101081153 B1 KR 101081153B1 KR 1020100011882 A KR1020100011882 A KR 1020100011882A KR 20100011882 A KR20100011882 A KR 20100011882A KR 101081153 B1 KR101081153 B1 KR 101081153B1
Authority
KR
South Korea
Prior art keywords
pattern
printed circuit
circuit board
copper
circuit pattern
Prior art date
Application number
KR1020100011882A
Other languages
English (en)
Other versions
KR20110092454A (ko
Inventor
오춘환
정창보
차상석
정상진
박경순
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020100011882A priority Critical patent/KR101081153B1/ko
Publication of KR20110092454A publication Critical patent/KR20110092454A/ko
Application granted granted Critical
Publication of KR101081153B1 publication Critical patent/KR101081153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 임베디드 미세회로 기판 제조 방법 및 이를 이용하여 제조한 인쇄회로기판에 관한 것으로, (a)동박적층판의 절연층 상부에 베이스 구리층 및 캐리어 구리층을 순차적으로 형성하는 단계와, (b)상기 캐리어 구리층 상부에 제 1 회로 패턴 영역을 노출시키는 감광막 패턴을 형성하는 단계와, (c)상기 감광막 패턴 사이의 영역에 에칭 레지스트 메탈 패턴을 형성하는 단계와, (d)상기 에칭 레지스트 메탈 패턴 상부에 제 1 회로 패턴을 형성하는 단계와, (e)상기 감광막 패턴을 제거하여 제 1 인쇄회로기판을 형성하는 단계와, (f)상기 (a)단계 내지 상기 (e)단계의 과정을 반복하여 수행하되, 상기 제 1 회로 패턴 영역을 제 2 회로 패턴 영역으로 정의하여 제 2 회로 패턴을 포함하는 제 2 인쇄회로기판을 형성하는 단계와, (g)상기 제 1 회로 패턴 및 상기 제 2 회로 패턴이 서로 마주보도록 배치시킨 후 중심부에 코어 절연층을 삽입하고, 상기 제 1 인쇄회로기판, 코어 절연층 및 제 2 인쇄회로기판을 접합시키는 단계와, (h)상기 제 1 인쇄회로기판 및 상기 제 2 인쇄회로기판의 동박적층판, 베이스 구리층 및 캐리어 구리층을 순차적으로 제거하는 단계 및 (i)상기 에칭 레지스트 메탈 패턴을 제거하는 단계를 제공함으로써, 고밀도 회로 패턴을 갖는 임베디드형 인쇄회로기판을 용이하게 제조할 수 있도록 하는 발명에 관한 것이다.

Description

임베디드 미세회로 기판 제조 방법{METHOD FOR FABRICATING PRINTED-CIRCUIT-BOARD INCLUDING EMBEDDED FINE PATTERN}
본 발명은 임베디드 미세회로 기판 제조 방법 및 이를 이용하여 제조한 인쇄회로기판에 관한 것으로, 인쇄회로 기판 제조 방법에 임베디드 패턴 공법을 적용하는데 있어서, 구리(Cu) 베이스층에 에칭 레지스트 메탈(Etching Resist Metal)을 적용함으로써, 고밀도 회로 패턴을 갖는 박형의 인쇄회로기판을 용이하게 제조할 수 있도록 하는 기술에 관한 것이다.
전자산업의 발달에 따라 전자 부품이 고기능화, 소형화되고 있다. 특히 휴대단말기의 두께를 줄이기 위하여 탑재되는 부품의 두께를 감소해야 하는 요구가 증가하고 있는 상황이다.
이러한 상황에서 휴대폰의 부품 중에서 패키지(이하 PKG)의 높이를 낮추어야 하는 것도 중요한 문제중의 하나가 되었다.
한편, 이동통신 부문이 다양한 서비스가 늘어남에 따라서 휴대폰에 탑재되는 부품 수가 늘어나게 됨에 따라서, PKG의 높이를 감소시키는 것이 더욱더 어려워 지고 있는 상황이다.
상기와 같은 휴대폰의 크기를 감소시키는 추세는 최종사용자의 중요한 요구사항 중의 하나이기 때문에 결국에는 하나의 중간 매개체(Interposer) 상에 여러개의 칩(Chip)을 실장시키는 추세로 전향되고 있는 상태이다.
한편, 종래의 인쇄회로기판 제작공정 중에 회로형성을 위한 방법으로는 텐팅에칭(Tenting-etching)공법 과 세미애디티브프로세스(Semi-Additive Process; 이하 SAP)공법으로 나누어 진다.
텐팅 공법은 동박적층판에 일정한 두께로 형성되어 있는 동박 상에 에칭 레지스트 패턴을 형성하고, 기판을 에칭액에 담금으로써 회로가 아닌 부분을 식각하여 회로패턴을 형성하는 방법이다.
다음으로, 최근에 널리 사용되는 SAP공법은 무동박적층판에 씨드(seed)층을 형성한 후 도금 레지스트 패턴을 형성하고, 회로가 될 부분만 도금에 의해 형성한 다음 도금 레지스트 및 씨드층을 제거하여 회로 패턴을 구현하는 방법이다.
그러나, SAP 공법은 동도금층과(Copper)과 레진간의 접착력이 떨어지는 문제가 있다. 따라서, 이를 개선한 MSAP(Modified Semi-Additive Process)공법이 있다.
MSAP공법은 동박을 하프 에칭 등으로 얇게 만들거나 처음부터 얇은 동박을 사용해 BVH(Blind Via Hole) 또는 PTH(Plated Through Hole)을 기계식 또는 레이저를 이용하여 형성한 후 화학동도금을 두껍게 올리고, 드라이 필름을 밀착한 후 현상, 패턴 도금, 박리 및 플래시 에칭을 통해 스페이스(space) 부분에 남은 화학동도금 을 제거하는 과정을 수행하여 인쇄회로기판을 형성하는 공정이다.
그러나, 상기와 같은 MSAP 공법은 BVH 또는 PTH 형성하고 도금 방법을 적용하는데 있어 공정 비용이 증가하고, 고밀도의 회로 패턴을 형성하는 것이 어려우며, 인쇄회로 기판의 최종두께를 감소시키는 것 또한 어려워지는 문제가 있다. 또한, 에폭시 보이드 문제 등에 의하여 후속 공정에서 칩 실장 시 문제가 발생할 수 있는 위험이 있다.
본 발명은 상술한 텐팅 공법, SAP 공법 또는 MSAP 공법의 문제를 해결하고, 더 미세한 회로를 안정적으로 구현하기 위하여 임베디드 패턴 공법을 이용하되, 외곽으로 노출되는 구리 회로층에 에칭 레지스트 메탈(Etching Resist Metal)을 적용시켜, 구리 회로층의 에칭 특성을 향상시키고, 회로의 두께 균일성 향상 및 PSR(Print Solder Resist) 도포 특성을 향상시킬 수 있도록 하는 임베디드 미세회로 기판 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 임베디드 미세회로 기판 제조 방법은 (a) 동박적층판의 절연층 상부에 베이스 구리층(Base copper) 및 캐리어 구리층(Carrier copper)을 순차적으로 형성하는 단계와, (b) 상기 캐리어 구리층 상부에 제 1 회로 패턴 영역을 노출시키는 감광막 패턴을 형성하는 단계와, (c) 상기 감광막 패턴 사이의 영역에 에칭 레지스트 메탈(Etching Resist Metal) 패턴을 형성하는 단계와, (d) 상기 에칭 레지스트 메탈 패턴 상부에 제 1 회로 패턴을 형성하는 단계와, (e) 상기 감광막 패턴을 제거하여 제 1 인쇄회로기판을 형성하는 단계와, (f) 상기 (a) 단계 내지 상기 (e) 단계의 과정을 반복하여 수행하되, 상기 제 1 회로 패턴 영역을 제 2 회로 패턴 영역으로 정의하여 제 2 회로 패턴을 포함하는 제 2 인쇄회로기판을 형성하는 단계와, (g) 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴이 서로 마주보도록 배치시킨 후 중심부에 코어 절연층을 삽입하고, 상기 제 1 인쇄회로기판, 코어 절연층 및 제 2 인쇄회로기판을 접합시키는 단계와, (h) 상기 제 1 인쇄회로기판 및 상기 제 2 인쇄회로기판의 동박적층판, 베이스 구리층 및 캐리어 구리층을 순차적으로 제거하는 단계 및 (i) 상기 에칭 레지스트 메탈 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
삭제
본 발명은 임베디드 패턴 공법을 이용함으로써, 종래의 텐팅 공법, SAP 공법 또는 MSAP 공법에서 구현할 수 없는 미세 회로 패턴을 안정적으로 구현할 수 있는 효과를 제공한다.
또한, 임베디드 패턴 공법에서 사용되는 구리 회로층의 표면에 에칭 레지스트 메탈(Etching Resist Metal)을 형성함으로써, 미세 회로 패턴의 두께 균일성을 향상시키고, 후속 공정에서의 PSR(Print Solder Resist) 도포 특성을 향상시킬 수 있는 효과를 제공한다.
또한, 본 발명은 BVH(Blind Via Hole) 또는 PTH(Plated Through Hole)과 같은 고가의 특수 공법을 사용하지 않고도 고밀도 회로 패턴을 갖는 초박형의 인쇄회로기판을 용이하게 제조할 수 있으므로 생산성 향상 및 제조 원가를 절감시키는 효과를 제공한다.
도 1a 내지 도 1e는 임베디드 미세회로 기판을 제조하는 방법을 도시한 단면도들.
도 2는 임베디드 미세회로를 포함하는 인쇄회로 기판을 나타낸 단면사진.
도 3a 내지 도 3f는 본 발명에 따른 임베디드 미세회로 기판을 제조하는 방법을 도시한 단면도들.
이하에서는, 본 발명의 상술한 목적에 근거하여 임베디드 미세회로 기판 제조 방법 및 이를 이용하여 제조한 인쇄회로기판에 대하여 상세히 설명하는 것으로 한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들 및 도면을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
먼저 본 발명에서 사용되는 임베디드 패턴 공법에 대하여 설명하면 다음과 같다. 동박적층판에 회로패턴을 형성한 기판을 2장 형성한 후 각 회로패턴이 마주보도록 배열시킨 후 코어 절연층을 삽입하여 회로 패턴이 코어 절연층 내에 매립된 형태의 인쇄회로기판을 제조하며, 그 구제적인 공정을 살펴보면 다음과 같다.
도 1a 내지 도 1e는 임베디드 미세회로 기판을 제조하는 방법을 도시한 단면도들이다.
도 1a를 참조하면, 제 1 동박적층판의 절연층(10a), 제 1 동박적층판의 구리층(10b) 및 제 1 동박적층판의 라미네이트 동박층(10c) 구조로 형성된 제 1 동박적층판(10)을 마련하고, 제 1 동박적층판의 절연층(10a) 상부에 제 1 베이스 구리층(Base copper, 20) 및 제 1 캐리어 구리층(Carrier copper, 30)을 순차적으로 형성한다.
도 1b를 참조하면, 제 1 캐리어 구리층(30) 상부에 감광막을 형성한 후 노광 및 현상 공정을 이용하여, 제 1 회로 패턴 영역을 노출시키는 감광막 패턴(40)을 형성한다. 이때, 감광막 패턴(40)은 드라이 필름으로 형성될 수 있으며, 액상 건조형 감광막으로도 형성될 수 있다.
도 1c를 참조하면, 구리 동도금 공정을 이용하여 감광막 패턴(40) 사이의 제 1 캐리어 구리층(30) 상부에 제 1 회로 패턴(50)을 형성한다.
다음에는, 감광막 패턴(40)을 제거하여 제 1 회로 패턴(50)을 포함하는 제 1 인쇄회로기판을 완성한다.
도 1d를 참조하면, 제 2 동박적층판의 절연층(15a), 제 2 동박적층판의 구리층(15b) 및 제 2 동박적층판의 라미네이트 동박층(15c) 구조로 형성된 제 2 동박적층판(15)을 마련하고, 상기 도 1a 내지 도 1c의 과정을 동일하게 수행하여 제 2 베이스 구리층(Base copper, 25), 제 2 캐리어 구리층(Carrier copper, 35) 및 제 2 회로 패턴(55)을 순차적으로 형성하여 제 2 인쇄회로기판을 완성한다.
다음에는, 제 1 회로 패턴(50) 및 제 2 회로 패턴(55)이 서로 마주보도록 제 1 및 제 2 인쇄회로기판을 배치시킨 후, 제 1 회로 패턴(50) 및 제 2 회로 패턴(55) 사이의 영역에 코어 절연층(60)을 삽입한다.
그 다음에는, 제 1 인쇄회로기판 및 제 2 인쇄회로기판을 코어 절연층(60)에 압착시켜, 코어 절연층(60) 내부에 제 1 회로 패턴(50) 및 제 2 회로 패턴(55)이 내장된 형태의 인쇄회로기판을 제조한다.
이때, 제 1 인쇄회로기판 및 제 2 인쇄회로기판은 코어 절연층(60)에 동시에 열접합시키는 공정으로 형성할 수 있으며, 제 1 인쇄회로기판 상부에 코어 절연층(60)을 접합시킨 후 코어 절연층(60) 상부에 제 2 인쇄회로기판을 접합시키는 순서로 형성할 수도 있다.
도 1e를 참조하면, 제 1 동박적층판(10) 및 제 2 동박적층판(15)을 제거한 후, 제 1 베이스 구리층(20) 및 제 2 베이스 구리층(25)을 제거한다.
그 다음으로, 제 1 캐리어 구리층(30) 및 제 2 캐리어 구리층(35)을 습식 에칭 또는 건식 에칭 공정으로 동시에 제거하여, 임베디드 미세회로 기판을 완성한다.
이와 같이, 임베디드 패턴 공법을 이용하면 제 1 및 제 2 회로 패턴을 더 미세하게 형성하면서도, 코어 절연층과 같이 기판이 되는 부분에 안정적으로 내장시킬 수 있는 장점이 있다. 또한, 코어 절연층의 두께를 두껍게 형성하지 않아도 되므로 다층의 회로 패턴을 형성하더라도 인쇄회로 기판을 얇게 형성할 수 있는 장점이 있다.
그러나, 제 1 캐리어 구리층(30) 및 제 2 캐리어 구리층(35)을 제거하는 마지막 공정에서, 에칭 공정에 의해서 제 1 회로 패턴(50) 또는 제 2 회로 패턴(55)의 표면이 손상될 위험이 있다. 이와 같은 경우 내장된 회로 패턴의 두께 균일성이 저하되고, 후속 공정으로 다른 인쇄회로기판을 더 적층하기 위해서 PSR(Print Solder Resist) 도포하는 경우, PSR의 도포 특성도 저하될 수 있다.
도 2는 임베디드 미세회로를 포함하는 인쇄회로 기판을 나타낸 단면사진이다.
도 2를 참조하면, 상부 및 하부의 회로 패턴 중심부가 미세하게 함몰되어 있는 것을 볼 수 있다. 이는 상술한 바와 같이 임베디드 패턴 공법을 사용하는 중 에칭 공정에 의해서 회로 패턴이 손상된 경우이며, 이와 같은 경우가 발생할 경우 후속 공정이 안정적으로 수행되지 못할 수 있다.
따라서, 본 발명에서는 제 1 회로 패턴 또는 제 2 회로 패턴을 형성하기 이전에 별도로 에칭 레지스트 메탈 패턴을 더 형성함으로써, 후속의 에칭 공정에서 회로 패턴들이 손상되지 않도록 하는 방법을 사용하며, 그 구체적인 과정을 살펴보면 다음과 같다.
도 3a 내지 도 3f는 본 발명에 따른 임베디드 미세회로 기판을 제조하는 방법을 도시한 단면도들이다.
도 3a를 참조하면, 제 1 동박적층판의 절연층(100a), 제 1 동박적층판의 구리층(100b) 및 제 1 동박적층판의 라미네이트 동박층(100c) 구조로 형성된 제 1 동박적층판(100)을 마련하고, 제 1 동박적층판의 절연층(100a) 상부에 제 1 베이스 구리층(Base copper, 120) 및 제 1 캐리어 구리층(Carrier copper, 130)을 순차적으로 형성한다.
다음에는, 제 1 캐리어 구리층(130) 상부에 감광막을 형성한 후 노광 및 현상 공정을 이용하여, 제 1 회로 패턴 영역을 노출시키는 감광막 패턴(140)을 형성한다. 이때, 감광막 패턴(140)은 드라이 필름으로 형성될 수 있으며, 액상 건조형 감광막으로도 형성될 수 있다.
도 3b를 참조하면, 감광막 패턴(140) 사이의 영역에 제 1 에칭 레지스트 메탈 패턴(150)을 형성한다.
이때, 제 1 에칭 레지스트 메탈 패턴(150)은 NiAu, NiPdAu, Au, Ag, Sn 및 레지스트 역할을 할 수 있는 금속 중 선택되는 어느 하나로 형성하는 것이 바람직하며, 전해 도금 공정 또는 무전해 도금 공정으로 형성하는 것이 바람직하다.
아울러, 후속 공정을 고려하여 제 1 에칭 레지스트 메탈 패턴(150)은 0.05 ~ 5㎛의 두께로 형성하는 것이 바람직하다. 제 1 에칭 레지스트 메탈 패턴(150)의 두께가 0.05㎛ 미만으로 형성되는 경우 두께가 너무 얇아서 배리어 기능을 정상적으로 수행하지 못할 수 있다. 즉, 후속의 에칭 공정에서 제 1 회로 패턴을 정상적으로 보호하지 못할 수 있으며, 이와 같은 경우 회로 패턴의 두께 균일성이 저하된다. 또한, 제 1 에칭 레지스트 메탈 패턴(150)의 두께가 5㎛를 초과하는 두께로 형성되는 경우 그 두께가 너무 두꺼워져서, 별도로 제 1 에칭 레지스트 메탈 패턴(150)을 제거하는 공정에 부담이 가해질 수 있다. 따라서, 에칭 레지스트 메탈 패턴의 두께를 적절하게 조절하는 것이 바람직하며, 이는 별도로 형성되는 제 2 에칭 레지스트 메탈 패턴 형성 공정에도 동일하게 적용된다.
도 3c를 참조하면, 구리 동도금 공정을 이용하여 감광막 패턴(40) 사이의 제 1 에칭 레지스트 메탈 패턴(150) 상부에 제 1 회로 패턴(160)을 형성한다.
그 다음에는, 감광막 패턴(140)을 제거하여 제 1 회로 패턴(160)을 포함하는 제 1 인쇄회로기판을 완성한다.
도 3d를 참조하면, 상기 도 1d 에서 설명한 바와 같이 별도로 제 2 인쇄회로 기판을 제조하는 과정을 수행한다. 이때, 제 2 동박적층판은 상기 도 1d에 도시된 바와 같으므로 구체적인 사항은 생략하여 도시하였다.
다음으로, 제 2 캐리어 구리층(Carrier copper, 135) 상부에 제 2 에칭 레지스트 메탈 패턴(155)을 먼저 형성한 후 제 2 회로 패턴(165)을 형성하여 제 2 인쇄회로기판을 완성한다.
그 다음에는, 제 1 회로 패턴(160) 및 제 2 회로 패턴(165)이 서로 마주보도록 제 1 및 제 2 인쇄회로기판을 배치시킨 후, 제 1 회로 패턴(160) 및 제 2 회로 패턴(165) 사이의 영역에 코어 절연층(170)을 삽입한다.
그 다음에는, 제 1 인쇄회로기판 및 제 2 인쇄회로기판을 코어 절연층(170)에 압착시켜, 코어 절연층(170) 내부에 제 1 회로 패턴(160) 및 제 2 회로 패턴(165)이 내장된 형태의 인쇄회로기판을 제조한다.
이때, 제 1 에칭 레지스트 메탈 패턴(150) 및 제 2 에칭 레지스트 메탈 패턴(155)도 제 1 회로 패턴(160) 및 제 2 회로 패턴(165)과 동일하게 코어 절연층(170) 내부에 내장된 형태가 된다.
그 다음으로, 제 1 동박적층판(100) 및 제 2 동박적층판(미도시)을 제거한 후, 제 1 베이스 구리층(120) 및 제 2 베이스 구리층(미도시)을 제거한다.
여기까지의 공정을 거쳐서 상기 도 3d에 도시된 형태와 같이, 제 1 캐리어 구리층(130) 및 제 2 캐리어 구리층(135)이 임베디드 미세회로 기판의 표면에 형성된 형태가 완성된다.
도 3e를 참조하면, 제 1 캐리어 구리층(130) 및 제 2 캐리어 구리층(135)을 에칭 공정으로 제거한다. 이때, 상기 도 1e에서 설명한 바와 같은 문제가 발생할 수 있는데, 여기서는 제 1 에칭 레지스트 메탈 패턴(150) 및 제 2 에칭 레지스트 메탈 패턴(155)에 의해서, 정상적인 형태의 제 1 회로 패턴(160) 및 제 2 회로 패턴(165)이 존재하게 된다.
도 3f를 참조하면, 제 1 에칭 레지스트 메탈 패턴(150) 및 제 2 에칭 레지스트 메탈 패턴(155)을 제거하여, 임베디드 미세회로 기판을 완성한다. 이때, 코어 절연층(170)의 표면도 평탄화되도록 하는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명은 임베디드 패턴 공법에서 사용되는 구리 회로층의 표면에 에칭 레지스트 메탈(Etching Resist Metal)을 형성함으로써, 미세 회로 패턴의 손상을 방지할 수 있다. 따라서, 미세 회로 패턴의 두께 균일성을 향상시키고, 후속 공정에서의 사용될 수 있는 PSR의 도포 특성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10a, 100a : 제 1 동박적층판의 절연층
10b, 100b : 제 1 동박적층판의 구리층
10c, 100c : 제 1 동박적층판의 라미네이트 동박층
15a : 제 2 동박적층판의 절연층
15b : 제 2 동박적층판의 구리층
15c : 제 2 동박적층판의 라미네이트 동박층
10, 100 : 제 1 동박적층판
20, 120 : 제 1 베이스 구리층
30, 130 : 제 1 캐리어 구리층
25 : 제 2 베이스 구리층
35, 135 : 제 2 캐리어 구리층
40, 140 : 감광막 패턴
50, 160 : 제 1 회로 패턴
55, 165 : 제 2 회로 패턴
60, 170 : 코어 절연층
150 : 제 1 에칭 레지스트 메탈 패턴
155 : 제 2 에칭 레지스트 메탈 패턴

Claims (8)

  1. (a) 동박적층판의 절연층 상부에 베이스 구리층(Base copper) 및 캐리어 구리층(Carrier copper)을 순차적으로 형성하는 단계;
    (b) 상기 캐리어 구리층 상부에 제 1 회로 패턴 영역을 노출시키는 감광막 패턴을 형성하는 단계;
    (c) 상기 감광막 패턴 사이의 영역에 에칭 레지스트 메탈(Etching Resist Metal) 패턴을 형성하는 단계;
    (d) 상기 에칭 레지스트 메탈 패턴 상부에 제 1 회로 패턴을 형성하는 단계;
    (e) 상기 감광막 패턴을 제거하여 제 1 인쇄회로기판을 형성하는 단계;
    (f) 상기 (a) 단계 내지 상기 (e) 단계의 과정을 반복하여 수행하되, 상기 제 1 회로 패턴 영역을 제 2 회로 패턴 영역으로 정의하여 제 2 회로 패턴을 포함하는 제 2 인쇄회로기판을 형성하는 단계;
    (g) 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴이 서로 마주보도록 배치시킨 후 중심부에 코어 절연층을 삽입하고, 상기 제 1 인쇄회로기판, 코어 절연층 및 제 2 인쇄회로기판을 접합시키는 단계;
    (h) 상기 제 1 인쇄회로기판 및 상기 제 2 인쇄회로기판의 동박적층판, 베이스 구리층 및 캐리어 구리층을 순차적으로 제거하는 단계; 및
    (i) 상기 에칭 레지스트 메탈 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계의 상기 감광막 패턴은 액상 건조형 또는 드라이 필름을 사용하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  3. 제 1 항에 있어서,
    상기 (c) 단계의 상기 에칭 레지스트 메탈 패턴은 전해 도금 공정 또는 무전해 도금 공정으로 형성하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 (c) 단계의 상기 에칭 레지스트 메탈 패턴은 NiAu, NiPdAu, Au, Ag, Sn 및 레지스트 역할을 할 수 있는 금속 중 선택되는 어느 하나로 형성하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  5. 제 1 항에 있어서,
    상기 (c) 단계의 상기 에칭 레지스트 메탈 패턴은 0.05 ~ 5㎛의 두께로 형성하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  6. 제 1 항에 있어서,
    상기 (d) 단계의 상기 제 1 회로 패턴 또는 상기 (f) 단계의 상기 제 2 회로 패턴은 구리 패턴 도금 공정으로 형성하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  7. 제 1 항에 있어서,
    상기 (h) 단계의 상기 캐리어 구리층을 제거하는 공정은 건식 에칭 또는 습식 에칭 공정을 이용하는 것을 특징으로 하는 임베디드 미세회로 기판 제조 방법.
  8. 삭제
KR1020100011882A 2010-02-09 2010-02-09 임베디드 미세회로 기판 제조 방법 KR101081153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100011882A KR101081153B1 (ko) 2010-02-09 2010-02-09 임베디드 미세회로 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011882A KR101081153B1 (ko) 2010-02-09 2010-02-09 임베디드 미세회로 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20110092454A KR20110092454A (ko) 2011-08-18
KR101081153B1 true KR101081153B1 (ko) 2011-11-07

Family

ID=44929293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011882A KR101081153B1 (ko) 2010-02-09 2010-02-09 임베디드 미세회로 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101081153B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862243B1 (ko) * 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726239B1 (ko) 2006-07-28 2007-06-08 삼성전기주식회사 전자소자 내장형 다층 인쇄회로기판 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726239B1 (ko) 2006-07-28 2007-06-08 삼성전기주식회사 전자소자 내장형 다층 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20110092454A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP5258716B2 (ja) プリント基板及びその製造方法
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
US20080102410A1 (en) Method of manufacturing printed circuit board
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
US20090250260A1 (en) High density circuit board and manufacturing method thereof
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101019423B1 (ko) 매립형 패턴을 이용한 인쇄회로기판 제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 9