KR100861620B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100861620B1
KR100861620B1 KR1020070047109A KR20070047109A KR100861620B1 KR 100861620 B1 KR100861620 B1 KR 100861620B1 KR 1020070047109 A KR1020070047109 A KR 1020070047109A KR 20070047109 A KR20070047109 A KR 20070047109A KR 100861620 B1 KR100861620 B1 KR 100861620B1
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit pattern
copper plating
layer
bump
Prior art date
Application number
KR1020070047109A
Other languages
English (en)
Inventor
조석현
최영식
김동진
심재필
이영관
장병재
진형주
이정숙
구현희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070047109A priority Critical patent/KR100861620B1/ko
Application granted granted Critical
Publication of KR100861620B1 publication Critical patent/KR100861620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 공정시간을 줄일 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
본 발명에 의하면, 범프의 상부 표면이 절연재의 표면에 가까이 위치하여 비아홀의 깊이가 얇기 때문에 무전해 및 전해 도금 시 비아홀의 크기에 관계없이 전류밀도를 높게 가져갈 수 있게 되므로 도금시간을 줄일 수 있게 되어 인쇄회로기판의 공정시간을 줄일 수 있게 된다.
범프, 금속 파우더, 소결

Description

인쇄회로기판의 제조방법{Fabricating Method of Printed Circuit Board}
도 1a 내지 도 1f는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2h는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 원판 12, 20, 102, 108 : 절연층
14, 104 : 내층 회로패턴 16 : 금속 파우더
18 : 범프 22, 106 : 비아홀
24, 110 : 무전해 동도금층 26, 112 : 전해 동도금층
30, 114 : 외층 회로패턴
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 특히 비아홀 도금 시 전류밀도를 높게 하여 도금 시간을 줄임으로써 공정시간을 줄일 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 소정의 전자부품을 전기적으로 연결시키거나 또는 기계적으로 고정시켜 주는 역할을 수행하는 회로기판으로서, 페놀 수지 또는 에폭시 수지 등의 절연층과 절연층에 부착되어 소정의 배선패턴이 형성되는 동박층으로 구성되어 있다.
이러한, 인쇄회로기판은 최근 반도체 소자의 집적도가 점점 높아짐에 따라 반도체 소자와 외부회로를 접속하기 위한 반도체 소자에 배설되는 접속단자(pad)의 수는 증대하고 배설밀도 또한 높아지고 있는 추세이다.
또한, 이와 같은 반도체소자가 탑재되는 반도체 패키지 등의 반도체 장치 특히, 노트형 PC(personal computer), PDA, 휴대전화 등의 휴대형 정보기기 등에 있어서 실장 밀도의 향상 등을 위해 소형화, 박형화(薄型化)가 요구될 뿐만 아니라 반도체 소자와 모 기판과의 높은 접속 신뢰성이 요구되고 있다.
도 1a 내지 도 1f는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 1a 내지 도 1f를 참조하여 종래 기술에 따른 다층 인쇄회로기판의 제조공정을 설명하면 다음과 같다.
제 1 절연층의 한 면에 동박이 적층 된 단면 동박적층판(RCC)을 준비한 후 동박 위에 드라이 필름(도시하지 않음)을 도포한다.
이후, 노광 및 현상 공정을 통해 내층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한 후 에칭액을 이용하여 동박을 에칭하여 도 1a에 도시된 바와 같이 제 1 절연층(102)의 한 면에 내층 회로패턴(104)이 형성된 원판(100)을 준비한다.
내층 회로패턴(104)을 형성한 후에는 내층 회로패턴(104) 위에 남아있는 드라이 필름을 제거한다.
이후, 도 1b에 도시된 바와 같이 내층 회로패턴(104)에 조도를 형성한다.
조도를 형성한 후에는 도 1c에 도시된 바와 같이 조도가 형성된 내층 회로패턴(104) 위에 제 2 절연층(108)을 적층 한 후 드릴링 공정을 통해 비아홀(106)을 형성한다.
비아홀(106)을 형성한 후에는 제 2 절연층(108)이 녹아 비아홀(106) 내벽에 부착된 스미어(Smear)를 제거하는 디스미어(Desmear) 작업을 수행한다.
이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 1d에 도시된 바와 같이 비아홀(106) 내벽 및 제 2 절연층(108) 위에 무전해 동도금층(110) 및 전해 동도금층(112)을 형성한다.
전해 동도금층(112)을 형성한 후에는 전해 동도금층(112) 위에 드라이 필름(도시하지 않음)을 도포한 후 노광 및 현상 공정을 통해 외층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 무전해 동도금층(110) 및 전 해 동도금층(112)을 제거하여 도 1e에 도시된 바와 같이 외층 회로패턴(114)을 형성한다.
외층 회로패턴(114)을 형성한 후에는 외층 회로패턴(114) 위에 남아있는 드라이 필름을 제거한다.
이와 같은 종래 기술에 따른 인쇄회로기판의 제조방법은 원판(100) 위에 적층 되는 절연층(108)이 두꺼운 두께를 갖을 경우 비아홀(106)의 깊이가 깊게 되어 비아홀(106) 내벽 및 절연층(108)의 상부에 무전해 동도금 공정을 수행할 때 전류밀도를 증가시키지 못해 인쇄회로기판의 공정시간이 증가하는 문제가 있다.
다시 말해, 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀(106) 내벽에 무전해 동도금층을 형성할 때 전류밀도를 크게 할 경우 무전해 동도금층이 비아홀(106) 내벽에 원할하게 형성되지 않기 때문에 인쇄회로기판의 신뢰성이 저하되므로 무전해 동도금층 형성 시 전류밀도를 크게 할 수 없어 인쇄회로기판의 공정시간이 증가하는 문제가 있다.
따라서, 본 발명은 인쇄회로기판의 공정시간을 줄일 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판의 제 조방법은 a) 제 1 절연층에 내층 회로패턴이 형성된 원판을 준비하는 단계; b) 상기 내층 회로패턴 위에 금속 파우더를 도포하는 단계; c) 상기 내층 회로패턴 위의 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계; d) 상기 범프 위에 제 2 절연층을 적층 하는 단계; e) 상기 범프의 상부 표면이 노출되도록 비아홀을 형성하는 단계; f) 상기 제 2 절연층의 상부 및 비아홀 내벽에 무전해 동도금층 및 전해 동도금층을 형성하는 단계; 및 g) 상기 무전해 동도금층 및 전해 동도금층을 이용하여 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 a) 제 1 절연층에 내층 회로패턴이 형성된 원판을 준비하는 단계; b) 상기 내층 회로패턴 위에 금속 파우더를 도포하는 단계; c) 상기 내층 회로패턴 위의 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계; d) 상기 범프 위에 제 2 절연층을 적층 하는 단계; e) 상기 제 2 절연층 및 범프 위에 무전해 동도금층 및 전해 동도금층을 형성하는 단계; 및 f) 상기 무전해 동도금층 및 전해 동도금층을 이용하여 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 a) 동박 위에 금속 파우더를 도포하는 단계; b) 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계; c) 상기 범프 위에 절연층을 적층 하는 단계; d) 상기 절연층 및 범프 위에 무전해 동도금층 및 전해 동도금층을 형성 하는 단계; 및 e) 상기 동박, 무전해 동도금층 및 전해 동도금층을 에칭하여 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 a) 동박 위에 금속 파우더를 도포하는 단계; b) 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계; c) 상기 범프 위에 절연층을 적층하는 단계; d) 상기 범프와 전기적으로 접속되도록 상기 절연층 위에 동박을 적층하는 단계; 및 e) 상기 동박을 에칭하여 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2a 내지 도 2h는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이 제 1 절연층(12) 위에 내층 회로패턴(14)이 형성된 원판(10)을 준비한다.
여기서, 내층 회로패턴(14)은 원판(10)의 한 면에만 형성되어 있으나 원판(10)의 양면에 형성될 수도 있다.
이때, 원판(10)은 동박으로만 이루어질 수도 있다.
이러한, 원판(10)은 다음 방법 중 어느 한 방법에 의해 형성된다.
첫 번째 방법으로, 제 1 절연층(12)의 한 면 또는 양면에 동박이 적층 된 단 면 동박적층판(RCC)의 동박 위에 드라이 필름(Dry Film)(도시하지 않음)을 도포한 후 노광 및 현상 공정을 통해 내층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 동박을 에칭하여 내층 회로패턴(14)을 형성하고, 내층 회로패턴(14)을 형성한 후에는 내층 회로패턴(14) 위에 남아 있는 드라이 필름을 제거한다.
이에 따라, 도 2a와 같은 원판(10)이 형성된다.
두 번째 방법으로, 제 1 절연층(12)의 한 면 또는 양면에 무전해 동도금 공정 및 전해 동도금 공정을 통해 무전해 동도금층 및 전해 동도금층을 형성한다.
무전해 동도금층 및 전해 동도금층을 형성한 후에는 전해 동도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 내층 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 동박을 에칭하여 내층 회로패턴을 형성하고, 내층 회로패턴 위에 남아 있는 드라이 필름을 제거한다.
세 번째 방법으로는, 먼저 금속 캐리어 위에 금속 도금층을 형성한다.
이때, 금속 도금층은 전해 동도금 공정을 통해 형성된 전해 동도금층이나 동박이 사용된다.
금속 도금층을 형성한 후에는 금속 도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 내층 회로패턴이 형성될 부분을 제외한 나머지 부분의 금속 도금층을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 금속 도금층을 에칭하여 제 1 내층 회로패턴을 형성한 후 제 1 내층 회로패턴 위에 남아 있는 드라이 필름을 제거한다.
제 1 내층 회로패턴을 형성한 후에는 제 1 내층 회로패턴 위에 금속 파우더를 도포한다.
금속 파우더를 도포한 후에는 제 1 내층 회로패턴 중 특정 부위 즉, 범프가 형성될 부분에 레이저를 조사하여 금속 파우더를 소결시켜 범프를 형성한다.
범프를 형성한 후에는 소결되지 않은 금속 파우더 즉, 레이저가 조사되지 않은 금속 파우더를 제거한 후 범프의 상면에 조도를 형성한다.
이후, 범프 위에 절연층을 올린 후 프레스로 가열, 가압하여 제 1 내층 회로패턴 위에 절연층을 적층시킨다.
이때, 절연층은 범프가 관통하거나 범프의 상부 표면이 절연층의 표면 아래에 위치하여 범프가 절연층에 내장될 수 있는 높이를 갖는다.
또한, 범프의 상부 표면은 절연층의 표면과 동일한 높이를 갖도록 형성될 수도 있다.
다시 말해, 금속 파우더에 레이저를 조사하여 형성한 범프는 절연층의 높이보다 큰 높이를 갖도록 형성되거나 절연층의 높이보다 작은 높이를 갖되 범프의 상부 표면이 절연층의 표면에 가까이 닿을 수 있는, 즉, 범프의 상부 표면과 절연층의 표면이 가능한 한 일치할 수 있는 높이를 갖도록 형성된다.
여기서, 절연층으로는 프리프레그(Prepreg)가 사용된다.
범프 위에 절연층을 적층 한 후에는 레이저로 범프의 표면이 노출되도록 절 연층에 비아홀을 형성한다.
비아홀을 형성한 후에는 레이저에 의해 절연층이 녹아 비아홀 내벽에 부착된 스미어(Smear)를 제거하는 디스미어(Desmear) 작업을 수행한다.
이때, 범프가 절연층을 관통하도록 형성되거나 범프의 상부 표면과 절연층의 표면이 동일한 높이를 갖을 경우 비아홀은 형성되지 않는다.
이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 비아홀 내벽 및 절연층 상부에 무전해 동도금층 및 전해 동도금층을 형성한다.
이때, 범프가 절연층을 관통하도록 형성되거나 범프의 상부 표면이 절연층의 상부 표면과 동일하게 형성될 경우 절연층 및 범프 위에 동박을 적층한 후 제 2 내층 회로패턴을 형성한다.
전해 동도금층을 형성한 후에는 전해 동도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 제 2 내층 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 무전해 동도금층 및 전해 동도금층을 제거하여 제 2 내층 회로패턴을 형성한다.
제 2 내층 회로패턴을 형성한 후에는 제 2 내층 회로패턴 위에 남아있는 드라이 필름을 제거하고 이후 금속 캐리어를 제거한다.
이에 따라, 절연층의 양면에 내층 회로패턴이 형성된 원판(10)이 형성된다.
제 1 절연층(12)에 내층 회로패턴이 형성된 원판(10)을 준비한 후에는 도 2b에 도시된 바와 같이 내층 회로패턴(14) 위에 금속 파우더(16)를 도포한다.
금속 파우더를 도포한 후에는 도 2c에 도시된 바와 같이 내층 회로패턴(14) 위의 특정 부분 즉, 내층 회로패턴(14) 위에 범프가 형성될 부분에 레이저를 조사하여 금속 파우더(16)를 소결시켜 범프(18)를 형성한다.
이때, 범프(18)는 이후 공정에서 내층 회로패턴(14) 위에 적층 될 절연재의 높이보다 크거나 작은 높이를 갖도록 형성된다.
이러한, 범프(18)는 이후 형성되는 외층 회로패턴과 내층 회로패턴(14)을 전기적으로 연결하는 역할을 한다.
여기서, 범프(18)의 높이를 절연재의 높이보다 작게 형성할 경우에는 범프(18)의 상부 표면이 절연재의 표면에 가까이 닿을 수 있도록, 즉 범프의 상부 표면과 절연층의 표면이 가능한 한 일치할 수 있도록 형성한다.
이때, 도 2b 및 도 2c에 도시된 금속 파우더(16) 도포 및 범프(18) 형성 공정은 형성되는 범프(18)의 크기에 따라 여러 번 반복하여 형성할 수 있다.
도 2c와 같이 범프(18)를 형성한 후에는 도 2d에 도시된 바와 같이 소결되지 않은 금속 파우더(16)를 제거한 후 범프(18)의 상부 표면에 조도를 형성한다.
이후, 도 2e에 도시된 바와 같이 내층 회로패턴(14) 위에 제 2 절연층(20)을 올린 후 프레스로 가열, 가압하여 내층 회로패턴(14) 위에 제 2 절연층(20)을 적층 시킨다.
이때, 제 2 절연층(20)으로는 프리프레그(Prepreg)가 사용된다.
내층 회로패턴 위에 제 2 절연층(20)을 적층 한 후에는 도 2f에 도시된 바와 같이 범프(18)의 상부 표면이 노출되도록 레이저로 비아홀(22)을 형성한 후 비아홀(22) 내벽에 부착된 스미어(Smear)를 제거하는 디스미어(Desmear) 작업을 수행한 다.
이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 2g에 도시된 바와 같이 비아홀(22) 내벽 및 제 2 절연층(20) 상부에 무전해 동도금층(24) 및 전해 동도금층(26)을 형성한다.
전해 동도금층(26)을 형성한 후에는 전해 동도금층(26) 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 외층 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 무전해 동도금층(24) 및 전해 동도금층(26)을 제거하여 도 2h에 도시된 바와 같이 외층 회로패턴(30)을 형성한다.
외층 회로패턴(30)을 형성한 후에는 외층 회로패턴(30) 위에 남아있는 드라이 필름을 제거한다.
위에서 언급한 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 범프(18)가 제 2 절연층(20)을 관통하도록 형성되어 있거나 범프(18)의 상부 표면이 제 2 절연층(20)의 표면과 동일한 높이를 갖도록 형성될 경우에는 비아홀(22)을 형성하지 않고, 범프(18) 위에 제 2 절연층(20)을 적층 한 후 무전해 동도금 공정을 바로 진행하여 제 2 절연층(20) 위에 무전해 동도금층(24)을 형성한다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 범프(20)가 제 2 절연층(20)을 관통하도록 형성되어 있거나 범프(18)의 상부 표면이 제 2 절연층(20)의 표면과 동일하게 형성되어 있을 경우에는 비아홀(22)을 형성하지 않고, 범프(18) 위에 제 2 절연층(20) 및 동박을 순차적으로 적층 한 후 동박 위에 드라이 필름을 도포하여 제 2 내층 회로패턴을 형성할 수도 있다.
원판(10)이 동박으로만 이루어져 있을 경우 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 다음과 같다.
먼저, 동박 위에 금속 파우더(16)를 도포한다.
이후, 범프가 형성될 부분에 레이저를 조사하여 금속 파우더(16)를 소결시켜 동박 위에 범프(18)를 형성한다.
이때, 범프(18)는 이후 공정에서 범프(18) 위에 적층 될 절연재의 높이보다 크거나 작은 높이를 갖도록 형성된다.
이러한, 범프(18)는 이후 형성되는 상부 회로패턴과 하부 회로패턴을 전기적으로 연결하는 역할을 한다.
여기서, 범프(18)의 높이를 절연재의 높이보다 작게 형성할 경우에는 범프(18)의 상부 표면이 절연재의 표면에 가까이 닿을 수 있도록, 즉, 가능한 한 일치할 수 있도록 형성한다.
이와 같은 금속 파우더(16) 도포 및 범프(18) 형성 공정은 형성되는 범프(18)의 크기에 따라 여러 번 반복하여 형성할 수 있다.
범프(18)를 형성한 후에는 소결되지 않은 금속 파우더(16)를 제거한 후 범프(18)의 상부 표면에 조도를 형성한다.
이후, 범프(18) 위에 절연층(20)을 올린 후 프레스로 가열, 가압하여 동박 및 범프(18) 위에 절연층(20)을 적층 시킨다.
이때, 절연층(20)으로는 프리프레그가 사용된다.
이상 공정에서 범프(18)와 절연층(20)의 높이를 동일하게 형성할 경우에는 절연층(20) 위에 동박을 올린 후 프레스로 가열, 가압하여 절연층(20) 위에 동박을 적층시킨 후 절연층(20)의 양면의 동박 위에 드라이 필름을 도포한다.
드라이 필름을 도포한 후에는 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 동박을 에칭하여 절연층(20)의 양면에 상부 회로패턴 및 하부 회로패턴을 형성한다.
그러나, 범프(18)의 상부 표면을 절연층(20)의 표면 아래에 위치하도록 범프(18)를 형성할 경우 절연층(20) 적층 후 범프(18)의 상부 표면이 노출되도록 레이저로 비아홀(22)을 형성한다.
비아홀(22)을 형성한 후에는 비아홀(22) 내벽에 부착된 스미어를 제거하는 디스미어 작업을 수행한다.
이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 비아홀(22) 내벽 및 절연층(20) 상부에 무전해 동도금층(24) 및 전해 동도금층(26)을 형성한다.
이때, 무전해 동도금층(24) 및 전해 동도금층(26)은 절연층(20)의 하부에 있는 동박 위에도 형성될 수 있다.
전해 동도금층(26)을 형성한 후에는 전해 동도금층(26) 및 동박 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.
이에 따라, 상부 회로패턴이 형성될 부분의 전해 동도금층(26)과 하부 회로 패턴이 형성될 동박 위에 드라이 필름이 남게 된다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 무전해 동도금층(24) 및 전해 동도금층(26), 동박을 제거하여 상부 회로패턴 및 하부 회로패턴을 형성한다.
회로패턴을 형성한 후에는 회로패턴 위에 남아있는 드라이 필름을 제거한다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 범프의 상부 표면이 절연재의 표면에 가까이 위치하여 비아홀의 깊이가 얇기 때문에 무전해 및 전해 도금 시 비아홀의 크기에 관계없이 전류밀도를 높게 가져갈 수 있게 되므로 도금시간을 줄일 수 있게 되어 인쇄회로기판의 공정시간을 줄일 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 원자재가 두껍더라도 비아홀의 상부 크기가 증가하지 않고 줄어들 뿐만 아니라 비아홀의 가공 횟수가 줄어들게 되므로 인쇄회로기판의 공정시간을 줄일 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 범프의 상부 표면을 제 2 절연층의 표면에 가까이함으로써 비아홀 가공 없이 디스미어 및 도금 공정을 통해 바로 회로패턴을 형성할 수 있기 때문에 인쇄회로기판의 공정시간을 줄일 수 있게 된다.
상술한 바와 같이, 본 발명은 범프의 상부 표면이 절연재의 표면에 가까이 위치하여 비아홀의 깊이가 얇기 때문에 무전해 및 전해 도금 시 비아홀의 크기에 관계없이 전류밀도를 높게 가져갈 수 있게 되므로 도금시간을 줄일 수 있게 되어 인쇄회로기판의 공정시간을 줄일 수 있다.
또한, 본 발명은 원자재가 두껍더라도 비아홀의 상부 크기가 증가하지 않고 줄어들 뿐만 아니라 비아홀의 가공 횟수가 줄어들게 되므로 인쇄회로기판의 공정시간을 줄일 수 있다.
그리고, 본 발명은 범프의 상부 표면을 제 2 절연층의 표면에 가까이함으로써 비아홀 가공 없이 디스미어 및 도금 공정을 통해 바로 회로패턴을 형성할 수 있기 때문에 인쇄회로기판의 공정시간을 줄일 수 있다.

Claims (18)

  1. a) 제 1 절연층에 내층 회로패턴이 형성된 원판을 준비하는 단계;
    b) 상기 내층 회로패턴 위에 금속 파우더를 도포하는 단계;
    c) 상기 내층 회로패턴 위의 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계;
    d) 상기 범프 위에 제 2 절연층을 적층 하는 단계;
    e) 상기 범프의 상부 표면이 노출되도록 비아홀을 형성하는 단계;
    f) 상기 제 2 절연층의 상부에 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 f) 단계는,
    (ⅰ) 상기 제 2 절연층의 상부 및 비아홀 내벽에 무전해 동도금층 및 전해 동도금층을 형성하는 단계; 및
    (ⅱ) 상기 무전해 동도금층 및 전해 동도금층을 이용하여 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 a) 단계는
    a-1) 상기 제 1 절연층 위에 동박이 적층 된 동박적층판을 준비하는 단계;
    a-2) 상기 동박 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 상기 내층 회로패턴이 형성될 부분을 제외한 나머지 부분의 필름을 제거하는 단계;
    a-3) 에칭액으로 상기 드라이 필름이 제거된 부분의 동박을 제거하여 내층 회로패턴을 형성하는 단계; 및
    a-4) 상기 내층 회로패턴 위에 남아있는 상기 드라이 필름을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 a) 단계는
    a-1) 상기 제 1 절연층 위에 무전해 동도금층 및 전해 동도금층을 형성하는 단계;
    a-2) 상기 전해 동도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 상기 내층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거하는 단계;
    a-3) 에칭액으로 상기 드라이 필름이 제거된 부분의 무전해 동도금층 및 전해 동도금층을 제거하여 내층 회로패턴을 형성하는 단계; 및
    a-4) 상기 내층 회로패턴 위에 남아있는 상기 드라이 필름을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 범프의 높이는 상기 제 2 절연층의 높이보다 작은 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 b) 단계 및 c) 단계는 상기 범프의 높이가 상기 제 2 절연층의 높이보다 작은 범위에서 증가하도록 반복되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. a) 제 1 절연층에 내층 회로패턴이 형성된 원판을 준비하는 단계;
    b) 상기 내층 회로패턴 위에 금속 파우더를 도포하는 단계;
    c) 상기 내층 회로패턴 위의 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계;
    d) 상기 범프 위에 제 2 절연층을 적층 하는 단계;
    e) 상기 제 2 절연층 위에 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 e) 단계는,
    (ⅰ) 상기 제 2 절연층 및 범프 위에 무전해 동도금층 및 전해 동도금층을 형성하는 단계; 및
    (ⅱ) 상기 무전해 동도금층 및 전해 동도금층을 이용하여 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제 7 항에 있어서,
    상기 범프는 상기 제 2 절연층을 관통하는 높이를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제 7 항에 있어서,
    상기 범프의 상부 표면은 상기 제 2 절연층의 표면과 동일한 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 제 7 항에 있어서,
    상기 b) 단계 및 c) 단계는 상기 범프의 높이가 상기 제 2 절연층의 높이와 동일해지거나, 또는 상기 범프의 높이가 상기 제 2 절연층의 높이보다 커질 때까지 반복되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. a) 동박 위에 금속 파우더를 도포하는 단계;
    b) 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계;
    c) 상기 범프 위에 절연층을 적층 하는 단계;
    d) 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 제 12항에 있어서,
    상기 d) 단계는,
    (ⅰ) 상기 절연층 및 범프 위에 무전해 동도금층 및 전해 동도금층을 형성하는 단계; 및
    (ⅱ) 상기 동박, 무전해 동도금층 및 전해 동도금층을 에칭하여 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 제 12 항에 있어서,
    상기 범프는 상기 절연층을 관통하는 높이를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. 제 12 항에 있어서,
    상기 범프의 상부 표면은 상기 절연층의 표면과 동일한 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. a) 동박 위에 금속 파우더를 도포하는 단계;
    b) 상기 금속 파우더에 레이저를 조사하여 상기 금속 파우더를 소결시켜 범프를 형성하는 단계;
    c) 상기 범프 위에 절연층을 적층하는 단계;
    d) 상기 범프와 전기적으로 접속되도록 상기 절연층 위에 동박을 적층하는 단계; 및
    e) 상기 동박을 에칭하여 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 범프는 상기 절연층을 관통하는 높이를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 제 16 항에 있어서,
    상기 범프의 상부 표면은 상기 절연층의 표면과 동일한 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020070047109A 2007-05-15 2007-05-15 인쇄회로기판의 제조방법 KR100861620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047109A KR100861620B1 (ko) 2007-05-15 2007-05-15 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047109A KR100861620B1 (ko) 2007-05-15 2007-05-15 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100861620B1 true KR100861620B1 (ko) 2008-10-07

Family

ID=40152723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047109A KR100861620B1 (ko) 2007-05-15 2007-05-15 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100861620B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093173B1 (ko) 2009-09-07 2011-12-13 엘지이노텍 주식회사 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR101133219B1 (ko) * 2010-07-06 2012-04-05 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
CN104135829A (zh) * 2013-04-30 2014-11-05 富葵精密组件(深圳)有限公司 电路板及其制作方法
KR101610327B1 (ko) 2009-06-09 2016-04-20 엘지이노텍 주식회사 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법
KR101619517B1 (ko) * 2009-06-09 2016-05-10 엘지이노텍 주식회사 범프비아를 구비한 다층인쇄회로기판
KR101763784B1 (ko) * 2015-09-25 2017-08-16 주식회사 심텍 회로패턴을 갖는 캐비티 인쇄회로기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06340901A (ja) * 1994-03-28 1994-12-13 Hitachi Ltd 焼結方法
KR20040030958A (ko) * 2002-05-21 2004-04-09 가부시키가이샤 다이와 고교 층간 접속 구조 및 그 형성 방법
JP2004165547A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06340901A (ja) * 1994-03-28 1994-12-13 Hitachi Ltd 焼結方法
KR20040030958A (ko) * 2002-05-21 2004-04-09 가부시키가이샤 다이와 고교 층간 접속 구조 및 그 형성 방법
JP2004165547A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610327B1 (ko) 2009-06-09 2016-04-20 엘지이노텍 주식회사 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법
KR101619517B1 (ko) * 2009-06-09 2016-05-10 엘지이노텍 주식회사 범프비아를 구비한 다층인쇄회로기판
KR101093173B1 (ko) 2009-09-07 2011-12-13 엘지이노텍 주식회사 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR101133219B1 (ko) * 2010-07-06 2012-04-05 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
CN104135829A (zh) * 2013-04-30 2014-11-05 富葵精密组件(深圳)有限公司 电路板及其制作方法
KR101763784B1 (ko) * 2015-09-25 2017-08-16 주식회사 심텍 회로패턴을 갖는 캐비티 인쇄회로기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US8256112B2 (en) Method of manufacturing high density printed circuit board
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP2012142559A (ja) 多層配線基板及びその製造方法
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
JPWO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100857165B1 (ko) 회로기판 제조방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
US7992296B2 (en) PCB and manufacturing method thereof
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
KR101811941B1 (ko) 칩 내장형 회로기판 제조방법
KR20130044638A (ko) 칩 표면 실장용 인쇄회로기판 제조방법
KR100997801B1 (ko) 인쇄회로기판 제조방법
KR101555142B1 (ko) 칩 내장형 연성회로기판 제조방법
KR20200121208A (ko) 언클래드를이용한임베디드인쇄회로기판의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee