KR101133219B1 - 인쇄회로기판의 제조방법 및 인쇄회로기판 - Google Patents

인쇄회로기판의 제조방법 및 인쇄회로기판 Download PDF

Info

Publication number
KR101133219B1
KR101133219B1 KR1020100064926A KR20100064926A KR101133219B1 KR 101133219 B1 KR101133219 B1 KR 101133219B1 KR 1020100064926 A KR1020100064926 A KR 1020100064926A KR 20100064926 A KR20100064926 A KR 20100064926A KR 101133219 B1 KR101133219 B1 KR 101133219B1
Authority
KR
South Korea
Prior art keywords
bump
insulating layer
printed circuit
circuit board
circuit pattern
Prior art date
Application number
KR1020100064926A
Other languages
English (en)
Other versions
KR20120004197A (ko
Inventor
황정호
김덕남
박현
김동민
김호범
안재현
한준욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064926A priority Critical patent/KR101133219B1/ko
Publication of KR20120004197A publication Critical patent/KR20120004197A/ko
Application granted granted Critical
Publication of KR101133219B1 publication Critical patent/KR101133219B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법 및 그에 따른 인쇄회로기판 구조에 관한 것으로, 특히 내부회로패턴 상에 제1범프를 형성하고 절연층으로 매립하는 1단계와 상기 절연층을 가공하여 제2범프 및 외부회로패턴을 형성하는 2단계를 포함하는 제조공정을 제공하는 것을 특징으로 한다.
본 발명에 따르면, 동일한 절연층 내부에 회로 층간을 연결하는 범프의 구조를 단차진 구조로 형성할 수 있는 제조공법 및 이에 따른 범프구조를 통해 회로패턴의 디자인의 자유도를 높이며, 층간 전기 전도성이 향상되는 인쇄회로기판을 제조할 수 있는 효과가 있다.

Description

인쇄회로기판의 제조방법 및 인쇄회로기판{Printed circuit board and Manufacturing method Using the same}
본 발명은 인쇄회로기판의 제조공법에 관한 것으로, 회로패턴의 디자인의 자유도를 극대화할 수 있는 기술에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.
도 1을 참조하면, 종래의 인쇄회로기판은 절연층의 내부의 회로(10)와 외부의 회로(30)의 층간 연결을 위해 비아홀(40)을 형성하고, 상기 비아홀을 도금(41) 등을 통해 전기적 연결을 구현하는 구조를 사용하게 된다. 이러한 공법의 특성상 2~3 층에 홀이 있는 경우 직렬로 위아래의 홀의 위치가 불가하여 별도의 옆쪽 영역에 연결홀(50)을 형성하고, 도금을 통해 연결하게 됨으로써, 디자인의 자유도가 떨어지는 문제가 발생하였다.
아울러, 도시된 것과 같이, 홀(40)의 상부 영역은 어세이(assy) 영역으로 사용할 수 없게 되므로, 디자인의 자유도는 더욱 떨어지게 되는 문제가 발생한다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 동일한 절연층 내부에 회로 층간을 연결하는 범프의 구조를 단차진 구조로 형성할 수 있는 제조공법 및 이에 따른 범프구조를 통해 회로패턴의 디자인의 자유도를 높이며, 층간 전기 전도성이 향상되는 인쇄회로기판을 제조할 수 있는 기술을 제공하는데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명은 내부회로패턴 상에 제1범프를 형성하고 절연층으로 매립하는 1단계; 상기 절연층을 가공하여 제2범프 및 외부회로패턴을 형성하는 2단계;를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있다.
특히, 이 경우 상기 1단계는, a1)제1절연층 상에 금속층을 패터닝하여 내부회로패턴을 형성하는 단계; a2)상기 내부회로패턴 상에 제1범프를 형성하는 단계; a3) 상기 제1범프의 상부에 제2절연층을 적층하는 단계;를 포함하여 구성될 수 있다. 또한, 상기 a2)단계는, 상기 내부회로패턴 상부에 드라이필름레지스트(DFR)을 패터닝하고, 금속물질을 충진하는 단계로 구성할 수 있으며, 이 경우 상기 금속물질의 충진은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 형성할 수 있다.
아울러, 상기 a3)단계는, 제2절연층을 제1범프 높이 이상으로 형성할 수 있다.
상술한 제조공정에서 상기 2단계는, b1) 상기 제2절연층을 가공하여 상기 제1범프의 상부면이 노출되도록 제2범프영역을 형성하는 단계; b2) 상기 제2범프영역에 금속물질을 충진하고, 상기 제2졀연층 표면에 제2금속층을 형성하는 단계; b3) 상기 제2금속층을 패터닝하여 외부회로패턴을 형성하는 단계;를 포함하여 구성될 수 있다.
이 경우 상기 b1) 단계는 레이저 가공을 통해 상기 제1범프의 표면이 노출되도록 제1범프영역의 단면 형상을 비원형으로 가공하는 단계로 구성할 수 있으며, 특히 상기 제2범프영역의 높이가 제1범프 높이 이하로 형성할 수 있다.
상술한 제조공정에 따른 본 발명의 인쇄회로기판은, 동일절연층 내에 내부회로패턴과 외부회로패턴을 연결하는 금속범프를 구비하되, 상기 금속범프는 단차진 구조로 구분되는 제1범프과 제2범프를 가지는 형상으로 구현할 수 있다.
이 경우 상기 금속범프는 상기 제1범프의 높이(A)가 상기 제2범프의 높이(B) 이상으로 형성할 수 있으며, 상기 외부회로패턴은 폭(D)은 상기 제2범프의 상부폭(C)에 대해, 1C≤D≤2C 를 만족하도록 구현할 수 있다.
상기 금속범프는, 상기 제1범프 및 제2범프의 수직 단면의 형상이 동일한 구조 또는 상이한 구조로 형성할 수 있으며, 나아가 상기 제2범프의 수평단면의 형상이 비원형인 구조로도 구현할 수 있다. 또한, 상기 금속범프는 내부회로패턴 상에 형성되는 범프패드를 더 포함하여 형성될 수 있으며, 상기 금속범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질로 형성될 수 있음은 상술한 바와 같다.
본 발명에 따르면, 동일한 절연층 내부에 회로 층간을 연결하는 범프의 구조를 단차진 구조로 형성할 수 있는 제조공법 및 이에 따른 범프구조를 통해 회로패턴의 디자인의 자유도를 높이며, 층간 전기 전도성이 향상되는 인쇄회로기판을 제조할 수 있는 효과가 있다.
도 1은 종래의 인쇄회로기판의 층간연결구조를 도시한 개념도이다.
도 2a는 본 발명에 따른 인쇄회로기판의 제조공정의 순선도를 도시한 것이다.
도 2b는 본 발명에 따른 인쇄회로기판의 제조공정도를 도시한 것이다.
도 2c는 본 발명에 따른 금속범프의 다양한 실시예를 도시한 것이다.
도 3은 본 발명에 따른 범프구조를 포함하는 인쇄회로기판의 실제 제품구현 이미지를 도시한 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조순서 및 공정을 도시한 개념도이다.
본 발명에 따른 인쇄회로기판의 제조방법은 내부회로패턴 상에 제1범프를 형성하고 절연층으로 매립하는 1단계와 상기 절연층을 가공하여 제2범프 및 외부회로패턴을 형성하는 2단계를 포함하여 이루어진다.
상기 1단계는 도시된 도면을 참조하면 다음과 같은 제조공정으로 수행될 수 있다. 구체적으로는 S 1단계에 도시된 것과 같이, 제1절연층(110) 상에 금속층(120)을 형성하고, 상기 금속층(120)을 패터닝하여 내부회로패턴(121)을 형성한다(S 2단계). 물론 이 공정은 동박복합체(CCL)과 같은 재료를 사용하여 양면에서 진행될 수 있음은 물론이다. 이 경우 상기 제1절연층(110)은 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF(Ajinomoto Build up Film)을 이용할 수 있으며, 금속층은 일반적으로 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질을 이용할 수 있다.
이후, S 3단계에서처럼 상기 내부회로패턴(121) 상부에 제1범프(130)를 형성한다. 상기 제1범프(130)의 형성은, 드라이필름레지스트를 도포하고, 상기 드라이필름레지스트를 패터닝하여 제1범프영역을 형성한 후, 상기 제1범프 영역에 금속물질을 충진하고, 드라이필름레지스트를 박리하여 형성할 수 있다. 상기 금속물질의 충진공정은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.
다음으로, S 4 단계의 공정에서처럼, 상기 제1범프(130)의 상부에 제2절연층을을 적층(130)하고, 상기 제2절연층(130)을 가공하여 제2범프영역(H)를 형성한다. 따라서, 상기 제2절연층(130)은 제1범프 높이 이상으로 형성하는 것이 바람직하다. 본 공정에서의 제2범프영역(H)의 가공은 레이저 가공을 통해 상기 제1범프(130)의 상부 표면이 노출될 때까지 가공하는 것이 바람직하다. 상기 제2범프영역(H)는 다양한 형상과 크기, 폭을 가지도록 형성할 수 있다.
이후, S 5단계에서, 상기 제2범프영역(H)에 금속물질(150)을 충진하여 제2범프(150)을 형성하고, 이후 제2금속층(160)을 형성할 수 있도록 제2절연층 전면에 도금 공정을 수행한다.
이후, 제2금속층(160)을 패터닝하여 외부회로패턴(161)을 형성한다.
물론, 이후에 절연층의 적층과 상술한 범프 형성공정을 통해 더 많은 다층 구조의 인쇄회로기판의 구조를 구현할 수 있음은 물론이다.
상술한 제조방법에 의해 제조되는 본 발명에 따른 인쇄회로기판의 구조는 다음과 같은 구조를 구비할 수 있다.
도 2b의 S 6단계의 구조 및 도 2c의 구조를 참조하면, 본 발명에 따른 인쇄회로기판은 동일절연층(140) 내에 내부회로패턴(121)과 외부회로패턴(161)을 연결하는 금속범프를 구비하며, 상기 금속범프는 단차진 구조로 구분되는 제1범프(130)과 제2범프(150)로 형성되게 된다.
즉, 본 발명에 따른 내부 및 외부회로의 전기적인 연결은 금속범프를 이용하여 구현되며, 특히 상기 금속범프의 구조가 단차진 구조를 가지게 된다.
이 경우 금속범프의 하부 영역으로 내부회로패턴과 접촉하는 제1범프(130)은 제조공정에서 살핀 바와 같이, 드라이필름레지스트의 패터닝 공정에 의해 다양한 형상으로 구현될 수 있음은 물론이다. 상기 제2범프(150) 역시 제2절연층의 가공시 설계디자인의 구성에 따라 다양하게 변형이 가능하게 된다.
아울러, 도 2c에 도시된 것과 같이, 상기 금속범프의 경우 상기 제1범프의 높이(A)가 상기 제2범프의 높이(B) 이상으로 형성되는 것이 바람직하며, 상기 외부회로패턴은 폭(D)은 상기 제2범프의 상부폭(C)에 대해, 1C≤D≤2C 를 만족함이 더욱 바람직하다. 또한, 단차진 구조의 금속범프의 형상이 상기 제1범프 및 제2범프의 수직 단면의 형상이 동일한 구조도 형성될 수 있으나, 이와는 달리 상이한 구조로 구현하는 것도 가능하다. 도 2c의 (a), (b), (c), (d)에 도시된 것은 본 발명에 따른 제1범프(130), 제2범프(150)으로 구성되는 금속범프의 일 구현례를 도시한 것이다.
특히, 상기 제2범프(150)는 그 수평단면의 형상이 비원형인 구조로도 구현이 가능하게 된다. 여기에서 비원형 구조란 입체형상의 수평 단면이 원형이 아닌 타원, 다각형, 폐도형 등 다양한 형상을 가지는 구조를 포괄하는 개념이다. 아울러, 본 발명에서는 내부회로패턴 상에 바로 금속범프를 형성하는 구조를 구현하였으나, 상기 내부회로패턴과 금속범프 사이에 단일층 또는 다층의 범프패드를 구현하여 금속범프의 안정적인 접착구조를 구현할 수도 있다. 상기 금속범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질로 형성될 수 있다.
이러한 범프 형상의 설계에 따른 폭넓은 디자인의 자유도의 구현은 금속범프에 의해 연결되는바, 층간 직렬연결이 가능할 수 있게 되며, 제2범프의 존재로 인해 층간홀인 제2범프영역이 어세이(assy)영역으로 사용될 수 있게 된다. 이에 따라 층간 전기 전도성이 현저하게 향상되며, 디자인의 제약사항이 거의 없는 기판을 구현할 수 있게 된다.
도 3은 본 발명에 따른 범프구조를 포함하는 인쇄회로기판의 실제 제품구현 이미지를 도시한 것이다. 도시된 것과 같이, 종래의 회로패턴(160)에서는 제조공법의 한계상 작은 원형(X)의 평면형상을 가지는 비아홀 등의 연결구조물의 획일적인 형상이 주를 이루고 있었으나, 본 발명에 따른 제조공법에 의하면 도시된 구조물 처럼 다양한 면적과 형상을 가지는 금속범프(150)을 통해 패턴의 디자인의 자유도를 높일 수 있게 된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연층
120: 금속층
121: 내부회로패턴
130: 제1범프
140: 제2절연층
150: 제2범프
160: 제2금속층
161: 외부회로패턴
A: 제1범프의 높이
B: 제2범프의 높이
C: 제2범프의 상부 폭
D: 외부회로패턴의 폭

Claims (17)

  1. 제1절연층 상에 형성된 내부회로패턴 상에 제1범프를 형성하고 제2절연층으로 매립하는 1단계;
    상기 제2절연층을 가공하여 상기 제1범프의 상부면이 노출되도록 범프영역을 형성하는 2단계;
    상기 범프영역에 금속물질을 충진하여 제2범프를 형성하고, 상기 제2절연층 표면에 제2금속층을 형성하는 3단계;
    상기 제2금속층을 패터닝하여 외부회로패턴을 형성하는 4단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 1단계는,
    a1)제1절연층 상에 금속층을 패터닝하여 내부회로패턴을 형성하는 단계;
    a2)상기 내부회로패턴 상에 제1범프를 형성하는 단계;
    a3) 상기 제1범프의 상부에 제2절연층을 적층하는 단계;
    를 포함하여 구성되는 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 a2)단계는, 상기 내부회로패턴 상부에 드라이필름레지스트(DFR)을 패터닝하고, 금속물질을 충진하는 단계인 인쇄회로기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 금속물질의 충진은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을,
    무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 형성되는 인쇄회로기판의 제조방법.
  5. 청구항 3에 있어서,
    상기 a3)단계는, 제2절연층을 제1범프 높이 이상으로 형성하는 단계로 구성하는 인쇄회로기판의 제조방법.
  6. 삭제
  7. 삭제
  8. 청구항 1에 있어서,
    상기 제2범프의 높이가 제1범프 높이 이하로 형성하는 인쇄회로기판의 제조방법.
  9. 하나의 절연층 내에 내부회로패턴과 외부회로패턴을 연결하는 금속범프를 구비하되,
    상기 금속범프는 단차진 구조로 구분되는 제1범프과 제2범프를 포함하는데,
    상기 제2범프는 상기 제1범프를 상기 절연층에 매립한 후 상기 제1 범프의 상부면이 노출되도록 상기 절연층에 범프영역을 형성한 후 상기 범프영역을 충진함으로써 형성되는 인쇄회로기판.
  10. 청구항 9에 있어서,
    상기 제1범프의 높이(A)가 상기 제2범프의 높이(B) 이상으로 형성되는 인쇄회로기판.
  11. 청구항 9에 있어서,
    상기 외부회로패턴은 폭(D)은 상기 제2범프의 상부폭(C)에 대해, 1C≤<D≤2C 를 만족하는 인쇄회로기판.
  12. 청구항 9 내지 11 중 어느 한 항에 있어서,
    상기 제1범프 및 제2범프의 수직 단면의 형상이 동일한 구조로 형성되는 인쇄회로기판.
  13. 청구항 9 내지 11 중 어느 한 항에 있어서,
    상기 제1범프 및 제2범프의 수직 단면의 형상이 상이한 구조로 형성되는 인쇄회로기판.
  14. 청구항 9 내지 11 중 어느 한 항에 있어서,
    상기 제2범프의 수평 단면의 형상이 비원형인 구조인 인쇄회로기판.
  15. 청구항 9 내지 11 중 어느 한 항에 있어서,
    상기 금속범프는 내부회로패턴 상에 형성되는 범프패드를 더 포함하는 인쇄회로기판.
  16. 청구항 9 내지 11 중 어느 한 항에 있어서,
    상기 금속범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질로 이루어지는 인쇄회로기판.


  17. 동일절연층 내에 내부회로패턴과 외부회로패턴을 연결하는 금속범프를 구비하되,
    상기 금속범프는 단차진 구조로 구분되는 제1범프과 제2범프로 형성되며,
    상기 제1범프의 높이(A)가 상기 제2범프의 높이(B) 이상으로 형성되는 인쇄회로기판.
KR1020100064926A 2010-07-06 2010-07-06 인쇄회로기판의 제조방법 및 인쇄회로기판 KR101133219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064926A KR101133219B1 (ko) 2010-07-06 2010-07-06 인쇄회로기판의 제조방법 및 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064926A KR101133219B1 (ko) 2010-07-06 2010-07-06 인쇄회로기판의 제조방법 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20120004197A KR20120004197A (ko) 2012-01-12
KR101133219B1 true KR101133219B1 (ko) 2012-04-05

Family

ID=45610862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064926A KR101133219B1 (ko) 2010-07-06 2010-07-06 인쇄회로기판의 제조방법 및 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101133219B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861620B1 (ko) * 2007-05-15 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861620B1 (ko) * 2007-05-15 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20120004197A (ko) 2012-01-12

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US9867296B2 (en) Printed circuit board and package substrate
KR102155740B1 (ko) 인쇄회로기판 및 이의 제조 방법
US10798827B2 (en) Printed circuit board and method of fabricating the same
US9042113B2 (en) Printed circuit board and method of manufacturing the same
JP2013540368A (ja) 印刷回路基板及びその製造方法
US20160360609A1 (en) Circuit substrate and electronic equipment including the same
US20150000958A1 (en) Printed circuit board and method of fabricating the same
KR101133219B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101147344B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101211712B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120113633A (ko) 인쇄회로기판 및 그의 제조 방법
KR102172678B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101154588B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101189330B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154742B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101173416B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20110131041A (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20120033808A (ko) 인쇄회로기판 및 그의 제조 방법
KR20110131040A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 9