KR20110131043A - 매립형 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 제조방법 및 그 결과물에 관한 것으로, 특히 제1금속층에 실장된 전자소자칩의 주위를 매립하는 제1절연층과 내층회로기판, 제2금속층을 적층하는 1단계와 상기 제1절연층 내부의 내층회로기판의 회로패턴과 제1및 제2금속층을 전기적으로 연결하는 도통홀을 레이저 비아(laser via)로 가공하고 금속물질을 충진하는 2단계, 그리고 상기 제1 및 제2금속층을 가공하여 제1 및 제2회로패턴을 형성하는 3단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 전자부품이 내방되는 매립형 인쇄회로기판의 회로 층간의 연결을 메탈범프로 구현하지 않고, 레이저 비아(Laser Via)로 구현하되, 부품이 내방되는 층에 다층의 내층 회로가 내삽될 수 있는 제조공정을 제공할 수 있는 효과가 있다.

Description

매립형 인쇄회로기판 및 그 제조방법{Embedded PCB and Manufacturing method of the same}

본 발명은 층간연결을 메탈범프가 아닌 레이저 비아로 구현하며, 부품이 내장되는층에 다층의 내층 회로가 내삽되는 매립형 인쇄회로기판의 제조방법에 관한 것이다.

인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. 최근 이 분야의 기술상의 진보가 현저해짐에 따라서 인쇄회로기판에 있어서 고도의 품질이 요구되고 있으며 이에 의해 급속히 고밀도화하는 현상을 나타내고 있다. 특히, 부품 내장형 인쇄회로기판(Embedded PCB)의 제조에서는 부품이 표면 실장 될 부분에 Au 등의 금속물질을 도금하고 이를 위하여 드라이필름레지스트(이하, 'DFR'이라 한다.)을 이용하여 마스킹 처리를 하는 공정을 통해 이를 구현하고 있다.

이러한 매립형인쇄회로기판의 제조 기술에는 부품을 실장하고 PCB와 연결하는 기술 뿐만 아니라 PCB Board의 층간 연결을 할 수 있는 방법 또한 중요한 고려사항이다. 현재 부품내장기판으로 양산을 하는 공정의 경우, 인쇄회로기판(PCB Board)의 층간 연결을 끝이 뾰족한 메탈범프(Metal Bump)를 이용하고 있다.

도 1a 및 도 1b는 종래의 메탈범프를 이용한 인쇄회로기판의 제조공정 및 그 요부 확대이미지를 도시한 것이다.

구체적으로는, 캐리어에 장착된 금속층(10)의 상면에 끝이 뾰족한 메탈범프(20)을 형성하고(P 1단계), 이후, 상기 메탈범프(20)의 상부에서 절연층(30)과 금속층(40)을 적층하여 프레싱하고, 상술한 금속층(10, 40)을 패터닝하여 회로패턴(11, 41)을 형성한다(P 2~P 3단계). 이후, 칩(50)을 접착물질(51)을 매개로 실장하고(P 4단계), 이후에 메탈범프(71, 72, 61, 62)와 회로패턴의 형성이 완료된 적층용 외부 기판을 어라인하여 상술한 칩이 실장된 기판 상에 적층한다(P 5~P 6단계).

또는, 양면 동시 공정으로 수행하는 경우에는 도 1c에 도시된 것과 같은 매립형 인쇄회로기판(1)의 구조로 구현할 수도 있다. 즉 칩(2)을 내부에 적층하는 코어층(12,16,17)과 그 하부 및 상부에 적층되는 다른 회로패턴을 구비한 패턴기판의 적층구조로 형성할 수 이TEk. 각 패턴기판의 회로패턴(11,13,12,23,24,32,33)들은 도전비아(15,17,26,28,34,36)를 매개로 전기적으로 연결되고 있다. 이러한 다수의 도전비아(15,17,26,28,34,36)는 메탈범프를 미리 형성한 후에 적층이 이루어지는 제조방법상의 특수성 때문에 도시된 것처럼, 도전비아의 방향이 화살표처럼 외부를 향하며, 규칙성을 구비하지 않는 양상을 가지게 된다.

이러한 메탈범프를 이용하는의 경우 일괄적층법으로서 공정 시간과 공정 수를 최소한으로 할 수 있는 장점이 있는 반면에 정밀한 층간 어라인먼트(Alignment)를 할 수 없으므로 고정밀(High-end)기판에 적용하기가 어려운 문제가 발생하게 된다.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전자부품이 내방되는 매립형 인쇄회로기판의 회로 층간의 연결을 메탈범프로 구현하지 않고, 레이저 비아(Laser Via)로 구현하되, 부품이 내방되는 층에 다층의 내층 회로가 내삽될 수 있는 제조공정 및 이에 따른 구조를 제공하는 데 있다.

상술한 과제를 해결하기 위하여, 본 발명은 제1금속층에 실장된 전자소자칩의 주위를 매립하는 제1절연층과 내층회로기판, 제2금속층을 적층하는 1단계; 상기 제1절연층 내부의 내층회로기판의 회로패턴과 제1및 제2금속층을 전기적으로 연결하는 도통홀을 레이저(laser via)로 가공하고 금속물질을 충진하는 2단계; 상기 제1 및 제2금속층을 가공하여 제1 및 제2회로패턴을 형성하는 3단계; 를 포함하는 매립형 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.

또한, 상기 2단계는, 상기 도통홀의 형상이 상기 내층회로기판 방향으로 경사각을 이루는 테이퍼형상인 것을 특징으로 한다.

아울러, 상기 2단계는, 상기 도통홀에 충진되는 금속물질의 형성을 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 구성할 수도 있다.

아울러, 상술한 공정단계 이외에 상기 제1 및 제2회로패턴의 상부에 제2절연층 및 제3금속층을 적층하는 4단계; 및 상기 제1 및 제2회로패턴과 전기적으로 연결되는 도통홀을 가공하되, 상기 도통홀의 형상이 내층회로기판의 방향으로 경사각을 이루는 테이퍼형상으로 가공하는 5단계; 상기 도통홀에 금속물질을 충진하고, 제3금속층을 회로패턴으로 가공하는 6단계;를 더 포함하여 형성할 수도 있다. 또한, 이 경우 상기 4단계 내지 6단계의 공정을 적어도 1 이상 더 반복수행하는 공정을 포함하도록 하여 다층 구조로 형성할 수도 있다.

상술한 제조공정을 통해 제조되는 본 발명에 따른 매립형 인쇄회로기판은 다음과 같은 구조를 가진다.

구체적으로는, 제1회로패턴의 상부에 실장되는 전자소자칩; 상기 전자소자칩을 매립하는 제1절연층과 상기 제1절연층의 상면에 형성되는 제2회로패턴; 상기 제1절연층의 내부에 배치되는 내부회로패턴을 구비한 내층회로기판;을 포함하되, 상기 내층회로패턴과 제1 및 제2회로패턴을 전기적으로 연결하는 도통홀은, 상기 내층회로기판의 방향으로 경사각을 이루는 테이퍼형상인 것을 특징으로 한다.

아울러, 상술한 구조에서의 상기 전자소자칩은 능동소자 또는 수동소자일 수 있으며, 나아가 상기 도통홀은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질로 형성될 수 있다.

본 발명에 따르면, 전자부품이 내방되는 매립형 인쇄회로기판의 회로 층간의 연결을 메탈범프로 구현하지 않고, 레이저 비아(Laser Via)로 구현하되, 부품이 내방되는 층에 다층의 내층 회로가 내삽될 수 있는 제조공정을 제공할 수 있는 효과가 있다.

도 1a 및 도 1b는 종래의 기술에 따른 매립형 인쇄회로기판의 제조공정도 및 공정상의 요부의 확대이미지를 도시한 것이다.
도 1c는 종래의 기술에 따른 다른 실시예를 도시한 것이다.
도 2는 본 발명에 따른 제조공정의 필요성을 설명하기 위한 공정도이다.
도 3은 본 발명에 따른 제조공정을 도시한 공정도를 도시한 것이다.
도 4는 본 발명의 제조공정을 통해 완성된 본 발명에 따른 매립형 인쇄회로기판의 단면도를 개념적으로 도시한 것이다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 2는 본 발명에 따른 제조공정의 필요성을 설명하기 위한 공정도이다.

종래의 기술에서 설명한 메탈범프를 이용한 부품 내장형 인쇄회로기판을 구현하기 위한 공정의 경우, 이미 적층을 위한 모든 층에 필요한 비아(Via)가 메탈범프로 구현된 상태로 공정이 진행되었다. 도시된 도면에서는 이러한 메탈범프가 아닌 레이저비아를 이용하여 공정을 수행하는 경우를 예시한 것이다.

즉, Q 1단계에서 절연층(210) 상에 회로패턴(211)과 비아(212)가 완성되어 있는 베이스기판상에 칩(220)을 실장하고, 이후 상기 칩(220)의 측면과 상부에 각각의 비아 및 회로패턴이 구현된 기판(230, 250)을 별도의 절연층(240)을 매개로 적층하는 경우(Q 2단계), Q 3단계에 도시된 것처럼, X영역의 절연층에 비아를 형성할 수 없게 되는 공정상의 문제로 귀결되게 된다.

본 발명에서는 금속박막인 제1금속층을 공정의 베이스보드로 구현하며, 공정단계에서 레이저 비아 공정을 도입하여 효율적이면서도 어라인 면에서도 신뢰성을 보장할 수 있는 매립형 인쇄회로기판을 제공하는 것을 그 요지로 한다.

도 3은 본 발명에 따른 제조공정을 도시한 공정도를 도시한 것이다.

본 발명은 제1금속층에 실장된 전자소자칩의 주위를 매립하는 제1절연층과 내층회로기판, 제2금속층을 적층하는 1단계와 상기 제1절연층 내부의 내층회로기판의 회로패턴과 제1및 제2금속층을 전기적으로 연결하는 도통홀을 레이저 비아(laser via)로 가공하고 금속물질을 충진하는 2단계, 그리고 상기 제1 및 제2금속층을 가공하여 제1 및 제2회로패턴을 형성하는 3단계를 포함하여 구성된다.

구체적으로는, 상기 1단계는, 우선 제1금속층(110) 상에 전자소자칩(120)을 실장하고, 상기 제1금속층(110)과 전자소자칩(120)의 상부에 전자소자칩의 측면 및 상부를 둘러싸며 매립시키는 제1절연층(130)을 어라인 하여 적층한다(S 01~S 03;S 1단계). 특히, 이 경우, 상기 제1절연층(130)의 내부에는 내층회로패턴(141)이 내부 도통홀(143)으로 전기적으로 연결되는 내층회로기판(140)을 삽입시킬 수 있도록 함이 더욱 바람직하다. 도시된 도면은 절연층(142) 상에 내층회로(141)가 2층으로 형성구조이나, 이와는 달리 회로패턴을 구비한 절연층이 적어도 2개 이상 적층된 구조로 형성하는 경우, 내층회로기판에 다수의 회로층이 적층된 구조를 구현하는 것도 가능하다.

이후, S 2단계에서는 내층회로(140)이 노출될 정도로 레이저 가공을 통해 도통홀(H1)을 가공한다. 상기 도통홀(H1)의 가공은 제2금속층(150)과 제1절연층(130)을 가공하되, 상기 내층회로(140) 쪽으로 테이퍼가 진 형상으로 가공한다. 이후 상기 도통홀(H1)에는 금속물질(152)를 충진한다. 상기 도통홀에 충진되는 금속물질은, Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.

이후에는, S 3~S 4단계에 도시된 것과 같이, 제1 및 제2회로패턴(111, 151)상부에 제2절연층(160)과 제3금속층(170)을 적층하고, 레이저 가공을 통해 제2절연층(160)과 제3금속층(170)을 관통하며 제1 및 제2금속층(111, 152)이 노출되도록 도통홀(H 2)을 가공한다. 아울러, 상기 도통홀(H2)에 금속물질을 충진하고, 제3금속층을 패터닝하여 회로패턴으로 형성하는 공정은 상술한 공정과 동일한 바 생략하기로 한다.

도 4는 상술한 제조공정을 통해 완성된 본 발명에 따른 매립형 인쇄회로기판의 단면도를 개념적으로 도시한 것이다.

본 발명에 따른 매립형 인쇄회로기판은 도시된 구조와 같이, 제1회로패턴(111)의 상부에 실장되는 능동소자나 수동소자로 구현되는 전자소자칩(120)을 구비하며, 상기 전자소자칩의 측면과 상부면을 둘러싸며 전체를 매립하는 제1절연층(130)과 상기 제1절연층의 상면에 형성되는 제2회로패턴(151)을 구비하는 구조를 가진다. 상술한 구조에서 상기 제1절연층(130)의 내부에는, 각각 비아(143)을 통해 전기적으로 연결되는 내층회로패턴(141)을 구비한 내층회로기판(140)을 포함함이 바람직하다.

특히, 상술한 구조는 상기 내층회로패턴(141)과 제1 및 제2회로패턴(111, 151)을 전기적으로 연결하는 도통홀(112, 152, 172)은 일정한 경사를 가지는 테이퍼 형상으로 구비되되, 도시된 것처럼, 내부회로기판(140)을 중심으로 하여 화살표 방향으로 일정한 방향성을 가지도록 모이는 구조로 배열되게 된다. 이는 본 발명에 따른 특수한 제조공정에 의해 구현되는 특징에 해당한다. 즉, 본 발명에 따른 제조공정에서 Cu 박막층으로 제1금속층을 통해 공정을 시작하는 경우, 레이저로 가공한 비아(도통홀)의 방향이 메탈범프로 진행했을 때와 다른 형상을 가지게 된다. 이는 동박에서 공정을 시작하여 1차 성형 후(내층회로기판적층 후), 레이저를 양측에서 가운데로 가공을 수행하기 때문에, 테이퍼진 형태가 기판의 가운데로 모아지는 형상을 나타내며, 메탈 범프로 형성했을 경우는 다른 구조를 가진다.

아울러 상기 내층회로기판은 절연층(142) 상에 내층회로(141)가 2층으로 형성구조이나, 이와는 달리 회로패턴을 구비한 절연층이 적어도 2개 이상 적층된 구조로 형성하는 경우, 내층회로기판에 다수의 회로층이 적층된 구조를 구현하는 것도 가능하다.

또한, 상기 각 층의 회로패턴을 전기적으로 연결하는 도통홀의 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질로 형성될 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 제1금속층
111: 제1회로패턴
120: 전자소자칩
130: 제1절연층
140: 내층회로기판
150: 제2금속층
151: 제2회로패턴
160: 제2절연층
170: 제3금속층
171: 제3회로패턴

Claims (9)

1. 제1금속층에 실장된 전자소자칩의 주위를 매립하는 제1절연층과 내층회로기판, 제2금속층을 적층하는 1단계;
   상기 제1절연층 내부의 내층회로기판의 회로패턴과 제1및 제2금속층을 전기적으로 연결하는 도통홀을 레이저(laser)로 가공하고 금속물질을 충진하는 2단계;
   상기 제1 및 제2금속층을 가공하여 제1 및 제2회로패턴을 형성하는 3단계;
   를 포함하는 매립형 인쇄회로기판의 제조방법.
   
2. 청구항 1에 있어서,
   상기 2단계는,
   상기 도통홀의 형상이 상기 내층회로기판 방향으로 경사각을 이루는 테이퍼형상인 매립형 인쇄회로기판의 제조방법.
   
3. 청구항 2에 있어서,
   상기 2단계는,
   상기 도통홀에 충진되는 금속물질은,
   Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 매립형 인쇄회로기판의 제조방법.
   
4. 청구항 1 내지 3 중 어느 한 항에 있어서,
   상기 제1 및 제2회로패턴의 상부에 제2절연층 및 제3금속층을 적층하는 4단계; 및
   상기 제1 및 제2회로패턴과 전기적으로 연결되는 도통홀을 가공하되, 상기 도통홀의 형상이 내층회로기판의 방향으로 경사각을 이루는 테이퍼형상으로 가공하는 5단계;
   상기 도통홀에 금속물질을 충진하고, 제3금속층을 회로패턴으로 가공하는 6단계;
   를 더 포함하는 매립형 인쇄회로기판의 제조방법.
   
5. 청구항 4에 있어서,
   상기 4단계 내지 6단계의 공정을 적어도 1 이상 더 반복수행하는 공정을 포함하는 매립형 인쇄회로기판의 제조방법.
   
6. 제1회로패턴의 상부에 실장되는 전자소자칩;
   상기 전자소자칩을 매립하는 제1절연층과 상기 제1절연층의 상면에 형성되는 제2회로패턴;
   상기 제1절연층의 내부에 배치되는 내부회로패턴을 구비한 내층회로기판;을 포함하되,
   상기 내층회로패턴과 제1 및 제2회로패턴을 전기적으로 연결하는 도통홀은,
   상기 내층회로기판의 방향으로 경사각을 이루는 테이퍼형상인 매립형 인쇄회로기판.
   
7. 청구항 6에 있어서,
   상기 전자소자칩은 능동소자 또는 수동소자인 매립형 인쇄회로기판.
   
8. 청구항 7에 있어서,
   상기 도통홀은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질로 형성되는 매립형 인쇄회로기판.
   
9. 청구항 6 내지 8 중 어느 한 항에 있어서,
   상기 내층회로기판은,
   양면에 전기적으로 연결되는 회로패턴을 포함하는 절연층이 2 이상 적층된 구조인 매립형 인쇄회로기판.

Images