KR101115461B1

KR101115461B1 - 매립형 인쇄회로기판 및 그 제조방법

Info

Publication number: KR101115461B1
Application number: KR1020100044019A
Authority: KR
Inventors: 신승열
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-05-11
Filing date: 2010-05-11
Publication date: 2012-02-24
Also published as: KR20110124561A

Abstract

본 발명은 매립형 인쇄회로기판의 제조방법 및 이에 따른 인쇄회로기판에 관한 것으로, 특히 본 발명은 캐리어상에 형성된 제1금속층의 상면에 복합형범프를 형성하는 1단계와 상기 복합형범프에 전자소자칩을 실장하는 2단계, 그리고 상기 전자소자칩을 매립하는 절연층과 제2금속층을 포함하는 외각회로패턴층을 형성하는 3단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 능동소자와 수동소자를 기판 내 내장하는 매립형인쇄회로기판(Embedded PCB)의 제조에 있어서, 솔더범프와 솔더패드의 기능을 수행하는 복합형범프를 동시에 형성하여 능동소자 및 수동소자를 동시에 일괄접합할 수 있도록 하여 공정의 간소화를 통해 생산성을 높일 수 있으며, 특히 능동소자의 패드피치를 극 미세화할 수 있는 효과가 있다.

Description

매립형 인쇄회로기판 및 그 제조방법{Embedded PCB and Manufacturing method of the same}

본 발명은 매립형 인쇄회로기판의 제조방법에 관한 것으로, 특히 전자소자칩의 실장구조 및 방법의 효율화를 구현할 수 있는 기술에 관한 것이다.

인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. 최근 이 분야의 기술상의 진보가 현저해짐에 따라서 인쇄회로기판에 있어서 고도의 품질이 요구되고 있으며 이에 의해 급속히 고밀도화하는 현상을 나타내고 있다. 특히, 부품 내장형 인쇄회로기판(Embedded PCB)의 제조에서는 부품이 표면 실장 될 부분에 Au 등의 금속물질을 도금하고 이를 위하여 드라이필름레지스트(이하, 'DFR'이라 한다.)을 이용하여 마스킹 처리를 하는 공정을 통해 이를 구현하고 있다.

이러한 매립형 인쇄회로기판(Embedded PCB)의 핵심기술 중 가장 중요한 부분의 하나는, 내장 부품의 High I/O Count의 대응 여부이다. 이는 결국 미세피치(Fine Pitch) 구현 수준으로 나타낼 수 있으며 이를 위해서 대부분의 개발 기술에서는 전자소자칩을 회로와 연결하기 위해 비아와 랜드(Via/Land), 혹은 메탈범프와 랜드(Metal Bump/Land), 혹은 솔더와 솔더패드(Solder/Pad)와 같은 구조를 이용한 접합 공정 등의 미세패턴(Fine Pattern) 회로기술을 이용하여 구현하고 있다.

도 1을 참조하면, 이는 종래의 매립형 인쇄회로기판의 제조공정에서 전자소자칩을 솔더와 솔더패드(Solder/Pad)를 이용하여 인쇄회로기판에 장착하는 공정을 개념적으로 도시한 것이다.

종래에는, 절연층(1)과 외각의 금속층(2, 2') 및 회로패턴(3)이 구현된 내층회로기판 상에 전자소자칩(5)을 접속하기 위해서는 도시된 것처럼, 솔더볼 패드(6)에 솔더볼(7)을 형성하고, 인쇄회로기판의 회로패턴(3)의 일부와 간접적으로 연결하는 구조를 구현하게 된다. 이후, 이를 뒤집어 절연층(8)을 적층하고, 외각회로패턴을 구현(10)하거나 비아홀(11)을 가공하여 도금처리하여 회로를 완성하게 된다.

이 경우 내장되는 부품인 전사소자칩과 인쇄회로기판을 연결하기 위해서는 비아와 랜드(Via/Land), 혹은 메탈범프와 랜드(Metal Bump/Land), 혹은 솔더와 솔더패드(Solder/Pad) 등을 이용하고 있으나 이 경우 부품 전극의 피치감소에는 한계가 발생한다. 특히, 솔더 패드(Solder Pad)를 이용하는 경우에 있어서 수동소자와 능동소자의 연결은 기술적 난이도가 상이하여 수동소자는 솔더(Solder) 인쇄 기술로 연결하면서 능동소자는 다른 접합 기술로 연결하는 경우가 있다. 이런 경우 공정 추가에 따른 작업성에 제약이 발생하고 추가적인 불량이 발생할 가능성이 크다. 따라서 이를 해결하기 위해서 기술 수준이 다른 수동소자와 능동소자를 동시에 접합할 수 있는 기술이 요구된다. 양산화를 위해서는 능동소자의 경우, 인쇄회로기판과 칩의 접합을 매개하는 RDL (Redistributed layer)을 가지는 WLP (Wafer Level package) 형태의 구조가 필요하게 되며, 수동소자의 경우 신뢰성 있는 접속을 위해서는 전극 사이즈를 200㎛이상으로 구현할 수밖에 없게 된다. 이러한 공정의 비효율성은 생산성을 저하시키며, 나아가 하나의 공정에서 수동소자 및 능동소자 별로 각기 다른 접합방식을 모색하여야 하는 공정의 비효율성을 초래하며, 수동 및 능동소자의 극 미세화하는 패드피치(pad pitch) 대응에 한계가 발생하며, 이로 인해 인쇄회로기판의 설계의 자유도를 극히 저해하는 문제가 발생하게 된다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 솔더범프와 솔더패드의 기능을 수행하는 복합형범프를 동시에 형성하여 능동소자 및 수동소자를 동시에 일괄접합할 수 있도록 하여 공정의 간소화를 통해 생산성을 높일 수 있으며, 특히 능동소자의 패드피치를 극 미세화할 수 있는 능동소자와 수동소자를 기판 내 내장하는 매립형인쇄회로기판(Embedded PCB)의 제조기술을 제공함에 있다.

본 발명은 상술한 과제를 해결하기 위한 수단으로서, 캐리어상에 형성된 제1금속층의 상면에 복합형범프를 형성하는 1단계; 상기 복합형범프에 전자소자칩을 실장하는 2단계; 상기 전자소자칩을 매립하는 절연층과 제2금속층을 포함하는 외각회로패턴층을 형성하는 3단계;를 포함하는 매립형 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.

또한, 상기 1단계는, 상기 제1금속층의 상면에 스크린인쇄(screen printing), 전해도금, 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 돌출구조의 복합형범프를 형성하는 단계로 구성할 수 있다.

또한, 본 발명은 상기 2단계의 공정 전에, 상기 복합형범프가 형성되지 않는 영역의 제1금속층을 산화(Oxidation)처리하는 하는 단계;를 더 포함하여 구성할 수 있다.

아울러 상술한 공정 중 상기 2단계의 전자소자칩은, 솔더(solder)재로 형되는 복합형범프상에 적어도 1 이상의 능동소자를 포함하거나, 능동소자와 수동소자를 각각 1 이상 실장하도록 구성할 수 있다.

특히, 상기 3 단계는, 상기 전자소자칩의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군과 상기 절연적층군의 상부를 덮는 제2절연적층군 및 외각회로층을 어라인하되, 상기 제1절연적층군과 제2절연적층군 사이에 내부회로패턴을 포함하는 제3절연적층군을 배열하여 적층 하는 단계로 형성할 수 있다.

나아가 상기 3단계는, 상기 전자소자칩의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군과 상기 절연적층군의 상부를 덮는 제2절연적층군을 어라인하고, 상부에 외각회로층을 적층 하여 가열 가압하여 형성하는 단계로 형성하는 것도 가능하다.

구체적으로는, 상기 3단계는, b1) 캐리어를 제1금속층에서 분리하는 단계; b2) 상기 내부회로패턴과 제1 및 제2금속층을 전기적으로 연결하는 도통홀을 형성하는 단계; b3) 상기 도통홀을 금속물질로 충진하고, 제1 및 제2금속층을 패터닝하여 외층회로를 구현하는 단계;를 더 포함하여 이루어질 수 있다.

또한, 상기 3단계는, c1) 캐리어를 제1금속층에서 분리하는 단계; c2) 상기 제1및 제2금속층을 전기적으로 연결하는 도통홀을 형성하는 단계; c3) 상기 도통홀을 도금처리하고, 상기 제1및 제2금속층을 패터닝하여 외층회로를 구현하는 단계; 를 더 포함하여 이루어지도록 형성하는 것도 가능하다.

상술한 제조공정에서는 3단계 이후에 상기 외층회로 상에 솔더레지스트 층을 패터닝하는 단계; 상기 외층회로의 노출면을 표면처리하는 단계를 더 포함할 수 있으며, 이 경우 표면처리층은 외층회로의 노출면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리를 하여 구현할 수 있다.

상술한 제조공정에서는, 3단계 이후에, 상기 외층회로의 상면에 절연층 및 금속층을 적층하고, 상기 금속층을 가공하여 상기 외층회로 또는 내층회로와 전기적으로 연결되는 회로패턴을 가공하는 단계가 적어도 1회 이상 반복되도록 구성할 수 있다.

상술한 제조공정에 따라 다음과 같은 구조의 인쇄회로기판이 제조될 수 있다.

구체적으로는, 절연층의 표면의 외층회로패턴 상에 형성되는 적어도 1 이상의 복합형범프; 상기 복합형범프에 실장되는 적어도 1 이상의 능동소자 또는 적어도 1이상의 능동소자 및 수동소자;를 포함하는 매립형인쇄회로기판으로 형성되되, 특히 상기 복합형범프는 상기 절연층의 표면에 패터닝된 회로패턴과 연결되어 상기 절연층의 내부에 매립되는 구조로 형성되며, 상기 능동소자와 상기 복합형범프의 접합부의 이격 간격에는 언더필물질이 충진되며, 더욱 바람직하게는 상기 복합형범프와 연결되는 외층회로패턴은 산화처리가 된 구조로 구현할 수 있다.

변형된 실시예로서는 상기 능동소자 또는 수동소자의 주변의 절연층 내에는 내부회로패턴을 구비한 제3절연적층군이 더 형성되며, 상기 내층회로패턴과 외층회로패턴을 전기적으로 도통시키는 도통홀을 구비한 구조에, 상기 외층회로패턴의 표면 일부가 노출되시키는 솔더레지스트층과, 노출되는 외층회로패턴의 표면에 형성되는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리층을 구비하도록 구현할 수 있다.

이 경우, 상기 외층회로패턴의 상부에는, 상기 외층회로패턴과 전기적으로 연결되는 회로패턴 및 절연층으로 구성되는 제2외층회로패턴이 적어도 1 이상 적층되는 구조로 변형하는 것도 가능하며, 다수의 회로층간에는 전기적으로 연결하는 도통홀을 적어도 1 이상 구비할 수 있다.

본 발명에 따르면, 능동소자와 수동소자를 기판 내 내장하는 매립형인쇄회로기판(Embedded PCB)의 제조에 있어서, 솔더범프와 솔더패드의 기능을 수행하는 복합형범프를 동시에 형성하여 능동소자 및 수동소자를 동시에 일괄접합할 수 있도록 하여 공정의 간소화를 통해 생산성을 높일 수 있으며, 특히 능동소자의 패드피치를 극 미세화할 수 있는 효과가 있다.

아울러, 솔더범프와 솔더패드의 기능을 수행하는 복합형범프를 동시에 형성하여 수동소자와 능동소자의 접합공정을 동시에 일괄적으로 진행함으로써, 150㎛ 이하의 능동소자의 패드 피치를 대응할 수 있으며, 인쇄회로기판의 설계의 자유도를 극대화할 수 있는 장점이 있다.

도 1은 종래의 인쇄회로기판에 전자소자칩을 매립하는 구조로 실장하는 공정을 도시한 개념도이다.
도 2a 내지 도 2d는 본 발명에 따른 매립형 인쇄회로기판의 제조공정을 도시한 순서도 및 공정도이다.
도 3 및 도 4는 본 발명에 따른 인쇄회로기판의 변형된 실시예의 제조공정을 도시한 공정도이다.
도 5a 내지도 5c는 상술한 제조공정에 따라 제조되는 인쇄회로기판의 구조를 예시화한 것이다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 발명은 능동소자를 포함하는 매립형 인쇄회로기판에 전자소자칩들을 실장하는 방식에서 수동소자 및 능동소자를 일괄 접합할 수 있는 구조의 복합형범프를 제공하여 솔더를 이용하는 접합방식을 수동소자뿐만 아니라 능동소자에도 적용할 수 있도록 하는 것을 기술의 요지로 한다.

도 2a 내지 도 2d는 본 발명에 따른 매립형인쇄회로기판의 제조공정의 순서도 및 공정도를 도시한 것이다.

본 발명에 따른 인쇄회로기판의 제조공정은 캐리어상에 형성된 제1금속층의 상면에 복합형범프를 형성하는 1단계와 상기 복합형범프에 전자소자칩을 실장하는 2단계, 그리고 상기 전자소자칩을 매립하는 절연층과 제2금속층을 포함하는 외각회로패턴층을 형성하는 3단계를 포함하여 구성된다.

제시된 순서도 및 공정도를 참조하여 상술한 공정을 구체적으로 설명하기로 한다.

1. 복합형범프의 형성(1단계)

상기 1단계는, 도 2b에 도시된 것처럼, 캐리어상(120)에 형성된 제1금속층(110)의 상면에 복합형범프(130)를 형성하는 공정으로 수행될 수 있다. 구체적으로는 S 1단계에 도시된 공정과 같이, 제1금속층(110)을 지지하는 구조의 캐리어(120)을 적층한다. 상기 캐리어(120)는 상기 제1금속층(110)을 제조공정에서 안정되게 지지할 수 있는 구조물로서 다양한 방식의 캐리어를 사용할 수 있으며, 본 실시예에서는 동박층(121)과 접착물질(122), 지지절연층(123)을 구비하는 구조로 구현된 것을 적용한다. 추후 상기 동박층(121)과 상기 제1금속층(110)을 이형시켜 캐리어를 제거하게 된다. 이형을 용이하기 위해서는 상기 동박층(121)의 두께가 상기 제1금속층(110)의 두께보다 두꺼운 것이 바람직하다.

이후, S 2단계에서 상기 제1금속층(110)의 상면에 종래의 솔더범프 및 솔더패드의 기능을 수행하는 복합형범프(130)를 형성한다. 상기 복합형범프(130)은 종래의 전자소자칩을 실장하기 위해 필요했던 솔더범프와 패드의 기능을 수행하는 구조물로, 능동소자와 수동소자 모두에 적용이 가능하도록 제1금속층(110)의 상면에 돌출구조의 패턴화된 것을 의미한다. 상기 복합형범프(130)의 형성방법은 상기 제1금속층의 상면에 스크린인쇄(screen printing), 전해도금, 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다. 특히 바람직하게는 본 실시예에서는 솔더 스크린 프린팅(Solder Screen Printing) 방식을 이용하여 종래의 솔더범프(Solder Bump)와 패드(Pad)의 기능을 수행할 수 있는 구조물을 동시에 형성할 수 있다. 이를 통해 공정을 간소화하고, 현재 매립형 인쇄회로기판(Embedded PCB)의 경우 기술의 난이도로 인해서 대부분의 기술에서 능동소자의 패드피치(Pad Pitch)가 200um 수준이지만 플립칩(Flipchip) BGA 또는 CSP 기판에서 사용되는 솔더스크린프린팅(Solder Screen Printing) 기술을 이용하여 능동소자의 패드 피치(Pad Pitch)를 150um 이하까지 대응 할 수 있도록 할수 있으며, 수동소자 역시 종래에는 신뢰성있는 접속을 위해서 200um 이상으로 피치를 형성할 수 밖에 없었으나, 본 실시예의 방식을 통하면 130~150um이하의 피치 구현이 가능할 수 있게 된다.

상술한 솔더 스크린 프린팅(Solder Screen Printing) 방식은 메탈 마스크(M)를 상기 제1금속층(110) 상부에 어라인하여 스크린 프린팅을 수행하는 방식으로, 솔더 프린팅 시 메탈마스크의 두께나 디자자인, 프린팅되는 솔더의 양을 조절함으로써, 복합형범프(130)의 사이즈를 조절할 수 있게 된다.

S 2단계 이후에는 복합형범프(130)를 형성한 후, 칩실장 등의 공정이 수행되는 경우에는 하부의 제1금속층(110)에 솔더가 웨팅(wetting)될 수 있으므로, 복합형범프를 형성한 후, 복합형범프(130) 이외의 영역, 즉 칩이 실장될 부분 이외의 제1금속층을 산화처리하여 산화막을 형성시키는 공정(S 3단계)을 더 포함함이 더욱 바람직하다. 이러한 산화막의 형성은 미세피치에서 범프 쇼트 현상을 방지할 수 있으며, 일정 규격의 복합형범프 영역을 형성시켜 신뢰성있는 접합부를 형성할 수 있도록 하는 장점이 있다.

2. 전자소자칩의 실장 공정(능동소자를 포함; 제2단계)

복합형범프(130)의 형성 이후에는, 상기 복합형범프(130) 상에 전자소자칩을 실장하는 공정(S 4단계)이 수행된다. 특히, 본 발명에 따른 제조공정에서는 능동소자칩(140)을 포함하는 다수의 칩이 실장된 매립형 인쇄회로기판을 바람직한 실시예로 기술하게 되는바, 적어도 1 이상의 능동소자칩(140) 만으로 형성되거나, 능동소자와 수동소자(151)가 적어도 1 이상 실장되는 실시예를 포함한다.

전저소자칩을 실장하는 방식은 기본적으로 부품실장 후 부품과의 접속을 위해서 리플로우(Reflow), 디플럭스(Dwflux), 베이킹(Backing) 공정을 통해 부품을 고정시킨다. 특히 능동소자(140) 부품의 경우에는 언더필(141)을 실시하고, 언더필 재료의 경화를 위해 열경화(Thermal cure)를 실시한다(S 5단계).

S 5단계 이후에는 원하는 인쇄회로기판의 회로 층수나 형상에 따라 다양한 공정의 변화를 적용할 수 있으나 일반적으로 상기 전자소자칩(150, 151)의 상부에 절연층을 적층하여 매립형으로 형성하고, 그 상부에 회로패턴을 형성하는 공정, 그리고 층간 회로의 연결공정을 수행함으로써, 인쇄회로기판을 완성할 수 있다.

이하에서는 이러한 후공정의 적용예를 설명하기로 한다.

3. 인쇄회로기판의 완성공정

(1) 내층회로패턴을 구비하는 구조

상술한 S 5 단계 이후에, 상기 전자소자칩(150, 151)의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군(160)과 상기 절연적층군의 상부를 덮는 제2절연적층군(170) 및 외각회로층(190)을 어라인하며, 특히 상기 제1절연적층군(160)과 제2절연적층군(170) 사이에 내부회로패턴(180)을 포함하는 제3절연적층군(180)을 배열하여 적층 하는 단계(S 6 단계)로 형성할 수 있다. 이 경우 상기 제1절연적층군(160)과 제2절연적층군(170)는 반경화 상태(B-stage)로 적층 하는 공정으로 구현할 수 있다. 또한, 하나의 층으로 형성하는 것도 가능하지만, 각각 여러 개의 층으로 형성되어 상술한 구조로 형성될 수 있으며, 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 등이 적용되어 동일한 재질로 형성될 수도 있다. 또한, 제3절연적층군(180)은 절연층(182)의 양면에 회로패턴(181)이 형성되고, 이 양면의 회로패턴을 전기적으로 연결하는 도전비아를 포함한 구조로 형성될 수 있다.

이후에는 캐리어보드(120)를 제거한다.

캐리어보드(120)을 제거한 이후의 공정은 일반적인 인쇄회로기판의 제조공정을 적용할 수 있다. 즉 내회로패턴(180)과 전기적으로 연결되는 도통홀(H)를 가공하고 여기에 금속물질(H1)을 충진하며, 제1금속층 및 외각회로층(190)를 패터닝하여 외층회로로서 패터닝한다 (S 7단계).

이후에는 솔더레지스트(210)를 도포하여 외층회로의 표면을 처리하여 표면처리층(220)을 형성하는 공정이 더 추가될 수 있다(S 8단계). 상기 표면처리층은 외층회로의 노출면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리하는 방식으로 형성할 수 있다. 이와 같은 공정은 최소 회로층이 4층을 구현할 수 있게 된다.

(2) 내부회로패턴 구비 구조의 멀티레이어(Multi layer) 구현

도 3을 참조하여, 상기 S 7단계에서 외층회로(190)를 구현한 이후에, 다음의 공정을 추가함으로써, 회로층의 수를 최소 6층 이상으로 구현할 수 있는 공정을 설명하기로 한다.

S 7 단계에 구조에서 외층회로(190)의 상면에 절연층(230) 및 금속층(240)을 적층하고, 상기 금속층을 가공하여 상기 외층회로(110, 190) 또는 내층회로(181)와 전기적으로 연결되는 회로패턴(240)을 가공하는 단계가 적어도 1회 이상 반복되는 공정이 수행될 수 있다(P 1 ~P 4단계).

이 경우 외층회로(190)의 상면에 절연층(230) 및 금속층(240)을 적층 이후에, 도통홀(H2)의 가공 및 금속물질의 충진, 금속층(240)의 패터닝을 통해 회로패턴의 구현, 솔더레지스트의 도포, 표면처리층 형성 등은 상술한 기술과 동일한 기술을 적용할 수 있다.

(3) 내부회로패턴이 없는 구조-최소 2층의 회로패턴 구조

도 4를 참조하여, 도 2c의 S 5단계 이후의 공정을 변형하여 상술한 구조와 다른 구조의 인쇄회로기판을 형성하는 공정을 설명하기로 한다.

도 2c의 S 5단계의 구조에서 전자소자칩을 실장하고, 능동소자의 경우 언더필(141)이 이루어지는 공정까지는 동일하다(Q1~Q2단계).

이후, 절연층을 적층함에 있어서, 내부회로패턴을 구비한 절연적층군을 형성하지 않고, 전자소자칩(140, 150)의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군(160)과 상기 제1절연적층군의 상부를 덮는 제2절연적층군(170)을 어라인하고, 상부에 외각회로층(190)을 적층 하여 가열 가압하여 외각회로패턴층을 형성한다. 이 경우 상기 제1절연적층군(160)과 제2절연적층군(170)는 반경화 상태(B-stage)로 적층 하는 공정으로 구현할 수 있다(Q 3단계). 또한, 상기 제1 절연적층군(160)은 하나의 층으로 형성하는 것도 가능하지만, 도시된 것처럼 각각 여러 개의 층으로 형성한후 가압하여 상술한 구조로 형성될 수 있으며, 재질은 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 등이 적용되어 동일한 재질로 형성될 수도 있다.

이후, 캐리어(120)를 제거하고 층간 도통홀(H3)을 가공하여 도금 등을 통해 전기적으로 연결하는 공정(Q 4단계)와 외각회로층(110, 190)을 패터닝하여 회로패턴을 구현하는 공정이 수행될 수 있다. 물론 이후에는 솔더레지스트의 도포, 표면처리층 형성 등은 상술한 기술과 동일한 기술을 적용할 수 있다.

상술한 제조공정을 통해서 형성되는 인쇄회로기판의 구조는 다음과 같은 구조로 형성될 수 있다. 제조되는 인쇄회로기판의 구조는 도 5a(도 2d의 S 8단계의 도면)과 도 5b(도 3의 P 4단계의 구조), 도 5c(도 4의 Q 5단계의 구조)를 참조하여 설명하기로 한다.

도 5a 내지 도 5c의 도시된 구조는 전체적으로, 절연층(160)의 표면의 외층회로패턴 상에 형성되는 적어도 1 이상의 복합형범프(130), 그리고 상기 복합형범프에 실장되는 적어도 1 이상의 능동소자(140) 또는 적어도 1 이상의 능동소자(140) 및 수동소자(150)를 포함하는 구조로 형성될 수 있다. 특히, 상기 복합형범프는 상기 절연층의 표면에 패터닝된 회로패턴과 연결되어 상기 절연층의 내부에 매립되는 구조로 형성될 수 있다. 또한, 어느 경우이던, 능동소자를 포함하는 구조의 인쇄회로기판을 구비하되, 특히 상기 능동소자와 상기 복합형범프의 접합부의 이격간격에는 언더필물질(141)이 충진되는 것이 바람직하다. 특히, 상기 복합형범프(130)와 연결되는 외층회로패턴(110)은 산화처리가 된 구조로 형성됨이 바람직하다.

다만, 내부의 회로층을 구현 개수에 따라 실시예를 약간 달리할 수 있다.

이를 테면, 도 5a에서처럼, 상기 능동소자(140) 또는 수동소자(150, 151)의 주변의 절연층 내에는 내부회로패턴을 구비한 제3절연적층군(180)이 더 형성되며, 상기 내층회로패턴(181)과 외층회로패턴(110, 190)을 전기적으로 도통시키는 도통홀(H1)을 더 포함할 수 있다. 아울러 추가적으로 상기 외층회로패턴(110, 190)의 표면 일부가 노출되시키는 솔더레지스트층(210)과, 노출되는 외층회로패턴의 표면에 형성되는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리층(220)을 더 포함하여 형성될 수 있다.

또한, 도 5b의 구조처럼, 외층회로패턴(110, 190)의 상부에 적어도 1 이상의 회로패턴인 제2외층회로패턴(240)을 구비하는 구조를 구비하여 더욱 많은 수의 회로층을 구현하는 것도 가능하다. 아울러 도 5c의 구조처럼, 2층 구조의 회로패턴을 구비한 구조의 인쇄회로기판을 구현하는 것도 가능하다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 제1금속층
120: 캐리어
130: 복합형범프
140: 능동소자
150: 수동소자
160: 제1절연적층군
170: 제2절연적층군
180: 제3절연적층군
190: 외각회로층
210: 솔더레지스트
220: 표면처리층

Claims

캐리어상에 형성된 제1금속층의 상면에 복합형범프를 형성하는 1단계;
상기 복합형범프가 형성되지 않는 영역의 제1금속층을 산화(Oxidation)처리하는 2단계;
상기 복합형범프에 전자소자칩을 실장하는 3단계; 및
상기 전자소자칩을 매립하는 절연층과 제2금속층을 포함하는 외각회로패턴층을 형성하는 4단계;
를 포함하는 매립형 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 1단계는,
상기 제1금속층의 상면에 스크린인쇄(screen printing), 전해도금, 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 돌출구조의 복합형범프를 형성하는 단계인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
삭제
청구항 1에 있어서,
상기 3단계는,
솔더(solder)재로 형성되는 복합형범프상에 적어도 1 이상의 능동소자를 실장하거나, 능동소자와 수동소자를 각각 1 이상 실장하는 단계인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 4단계는,
상기 전자소자칩의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군과 상기 절연적층군의 상부를 덮는 제2절연적층군 및 외각회로층을 어라인하되,
상기 제1절연적층군과 제2절연적층군 사이에 내부회로패턴을 포함하는 제3절연적층군을 배열하여 적층 하는 단계인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 4단계는,
상기 전자소자칩의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군과 상기 절연적층군의 상부를 덮는 제2절연적층군을 어라인하고,
상부에 외각회로층을 적층 하여 가열 가압하여 형성하는 단계로 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 5에 있어서,
상기 4단계는,
b1) 캐리어를 제1금속층에서 분리하는 단계;
b2) 상기 내부회로패턴과 제1 및 제2금속층을 전기적으로 연결하는 도통홀을 형성하는 단계;
b3) 상기 도통홀을 금속물질로 충진하고, 제1 및 제2금속층을 패터닝하여 외층회로를 구현하는 단계;
를 더 포함하여 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 4단계는,
c1) 캐리어를 제1금속층에서 분리하는 단계;
c2) 상기 제1및 제2금속층을 전기적으로 연결하는 도통홀을 형성하는 단계;
c3) 상기 도통홀을 도금처리하고, 상기 제1및 제2금속층을 패터닝하여 외층회로를 구현하는 단계;
를 더 포함하여 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 7 또는 8에 있어서,
상기 4단계 이후에,
상기 외층회로 상에 솔더레지스트 층을 패터닝하는 단계;
상기 외층회로의 노출면에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 9에 있어서,
상기 표면처리층은 외층회로의 노출면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리가 수행되는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
청구항 7 또는 8에 있어서,
상기 외층회로의 상면에 절연층 및 금속층을 적층하고,
상기 금속층을 가공하여 상기 외층회로 또는 내층회로와 전기적으로 연결되는 회로패턴을 가공하는 단계가 적어도 1회 이상 반복되는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
금속층의 상면에 형성되는 적어도 1 이상의 복합형범프;
상기 복합형범프에 실장되는 적어도 1 이상의 능동소자 또는 적어도 1이상의 능동소자 및 수동소자; 및
상기 능동소자 또는 수동소자를 매립하는 절연층과 상기 절연층의 표면 상에서 패턴닝된 외층회로패턴을 포함하는 외각회로패턴층;
를 포함하며,
상기 복합형범프가 형성되지 않는 영역의 금속층은 산화(Oxidation)처리가 된 매립형인쇄회로기판.
청구항 12에 있어서,
상기 복합형범프는 상기 외층회로패턴과 연결되는 구조로 형성되는 것을 특징으로 하는 매립형인쇄회로기판.
청구항 13에 있어서,
상기 능동소자와 상기 복합형범프의 접합부의 이격간격에는 언더필물질이 충진되는 것을 특징으로 하는 매립형인쇄회로기판.
삭제
청구항 14에 있어서,
상기 능동소자 또는 수동소자의 주변의 절연층 내에는 내층회로패턴을 구비한 절연적층군이 더 형성되며,
상기 내층회로패턴과 상기 외층회로패턴을 전기적으로 도통시키는 도통홀을 더 포함하는 것을 특징으로 하는 매립형인쇄회로기판.
청구항 16에 있어서,
상기 외층회로패턴의 표면 일부가 노출되시키는 솔더레지스트층과,
노출되는 외층회로패턴의 표면에 형성되는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리층을 구비하는 것을 특징으로 하는 매립형 인쇄회로기판.
청구항 16에 있어서,
상기 외층회로패턴의 상부에는,
상기 외층회로패턴과 전기적으로 연결되는 회로패턴 및 절연층으로 구성되는 제2외각회로패턴층이 적어도 1 이상 적층되는 것을 특징으로 하는 매립형인쇄회로기판.
청구항 13 내지 14 중 어느 한 항에 있어서,
상기 절연층의 표면에 형성되는 외층회로패턴 간을 전기적으로 연결하는 도통홀을 적어도 1 이상 구비하는 것을 특징으로 하는 매립형인쇄회로기판.