KR101416042B1

KR101416042B1 - 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR101416042B1
Application number: KR1020120096020A
Authority: KR
Inventors: 장은주; 유문상; 오춘환
Original assignee: 주식회사 심텍
Priority date: 2012-08-31
Filing date: 2012-08-31
Publication date: 2014-07-08
Also published as: KR20140028830A

Abstract

일 실시 예에 따르는 상기 인쇄회로기판의 제조 방법에 있어서, 먼저, 더미 절연층의 양면에 이형층 및 베이스 구리층이 순차적으로 배치된 캐리어 기판을 준비한다. 상기 베이스 구리층 상에 컨택 홀을 가지는 제1 레지스트 패턴층을 형성한다. 상기 제1 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 컨택 홀을 메우며 상기 제1 레지스트 패턴층 상에 위치하는 제1 구리 도금층을 형성한다. 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 제1 구리 도금층을 부분적으로 제거함으로써, 제1 회로 패턴층 및 제1 절연층을 형성한다. 상기 제1 회로 패턴층 및 상기 제1 절연층 상에 제2 절연층을 적층한다. 상기 제2 절연층을 선택적으로 가공하여, 하부에 위치하는 상기 제1 회로 패턴층의 일부분을 노출시키는 비아 홀을 형성한다. 상기 비아 홀이 형성된 상기 제2 절연층 상에 컨택 홀을 가지는 제2 레지스트 패턴층을 형성한다. 상기 제2 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 비아 홀을 메우고 상기 제2 레지스트 패턴층 상에 위치하는 제2 구리 도금층을 형성한다. 상기 캐리어 기판의 상기 이형층과 상기 베이스 구리층을 서로 분리시켜, 상기 베이스 구리층 상에 형성된 상기 제1 회로 패턴층 및 상기 제1 절연층, 상기 제2 절연층, 상기 제2 레지스트 패턴층 및 상기 제2 구리 도금층을 각각 포함하는 한쌍의 적층 기판을 형성한다. 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 제2 구리 도금층을 부분적으로 제거함으로써, 제2 회로 패턴층 및 제3 절연층을 상기 적층 기판 상에 형성한다.

Description

인쇄회로기판 및 이의 제조 방법{PCB and method of manufacturing the same}

본 출원은 대체로 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 회로 패턴의 고집적화를 유지함과 동시에 수율 상승과 생산 비용 절감을 가져올 수 있는 인쇄회로기판의 제조 방법에 관한 것이다.

오늘날 반도체 산업은 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 방향으로 발전하고 있으며, 이를 달성하기 위한 중요한 기술 중의 하나가 반도체 패키지 기술이다. 반도체 패키지 기술은 웨이퍼 조립 공정을 거쳐 회로부가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성을 확보하기 위한 기술이다. 최근에는, 패키지 제품의 경박단소화 경향에 따라, 인쇄회로기판의 두께를 감소시키고 인쇄 회로 패턴도 미세화할 수 있는 공정 기술이 다양하게 연구되고 있다.

인쇄회로기판을 제조하는 방법은 일반적으로, 절연층의 양면에 구리 포일층이 배치되는 구리 적층판(copper clad laminates)을 준비한다. 상기 구리 적층판을 가공하여 비아홀(via hole)을 형성한다. 상기 비아홀은 상기 구리 포일층 및 상기 절연층을 관통하는 홀로서, 구리 적층판의 양쪽 면의 전기적으로 연결시키는 도전층을 형성하기 위한 도통홀을 의미한다. 상기 비아홀 내부 및 상기 구리 적층판의 양쪽면에 구리 도금층을 형성하고, 상기 구리 도금층을 패터닝한다. 이로서, 상기 구리 적층판의 양쪽면에 회로 패턴층을 형성하고, 상기 비아홀 내부에 구리 비아층을 형성할 수 있다. 이후에, 솔더 레지스트 패턴을 형성하여 외부 접속 패드를 형성하고, 상기 외부 접속 패드 상에 표면 처리를 한다. 그리고, 솔더 범프와 같은 외부 접속 구조물을 상기 외부 접속 패드 상에 형성한다.

상술한 종래의 인쇄회로기판의 제조 방법은 상기 절연층을 포함하는 구리 적층판을 사용하기 때문에, 인쇄회로기판의 전체 두께를 감소시키는 데 어려움이 있을 수 있다. 또한, 반제품 형태로 제공되는 구리 적층판의 양면에 배치되는 구리 포일층을 가공하여 인쇄회로기판을 제조하기 때문에, 인쇄회로기판의 생산 비용을 낮추는 데에도 한계가 있다.

본 출원이 이루고자 하는 기술적 과제는, 보다 얇은 두께를 가지는 인쇄회로기판의 제조 방법을 제공하는 것이다.

본 출원이 이루고자 하는 다른 기술적 과제는 보다 수율 상승과 생산 비용을 낮출 수 있는 인쇄회로기판의 제조 방법을 제공하는 것이다.

상기의 기술적 과제를 이루기 위한 본 출원의 일 측면에 따른 인쇄회로기판의 제조 방법을 제공한다. 상기 인쇄회로기판의 제조 방법에 있어서, 먼저, 더미 절연층의 양면에 이형층 및 베이스 구리층이 순차적으로 배치된 캐리어 기판을 준비한다. 상기 베이스 구리층 상에 컨택 홀을 가지는 제1 레지스트 패턴층을 형성한다. 상기 제1 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 컨택 홀을 메우며 상기 제1 레지스트 패턴층 상에 위치하는 제1 구리 도금층을 형성한다. 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 제1 구리 도금층을 부분적으로 제거함으로써, 제1 회로 패턴층 및 제1 절연층을 형성한다. 상기 제1 회로 패턴층 및 상기 제1 절연층 상에 제2 절연층을 적층한다. 상기 제2 절연층을 선택적으로 가공하여, 하부에 위치하는 상기 제1 회로 패턴층의 일부분을 노출시키는 비아 홀을 형성한다. 상기 비아 홀이 형성된 상기 제2 절연층 상에 컨택 홀을 가지는 제2 레지스트 패턴층을 형성한다. 상기 제2 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 비아 홀을 메우고 상기 제2 레지스트 패턴층 상에 위치하는 제2 구리 도금층을 형성한다. 상기 캐리어 기판의 상기 이형층과 상기 베이스 구리층을 서로 분리시켜, 상기 베이스 구리층 상에 형성된 상기 제1 회로 패턴층 및 상기 제1 절연층, 상기 제2 절연층, 상기 제2 레지스트 패턴층 및 상기 제2 구리 도금층을 각각 포함하는 한쌍의 적층 기판을 형성한다. 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 제2 구리 도금층을 부분적으로 제거함으로써, 제2 회로 패턴층 및 제3 절연층을 상기 적층 기판 상에 형성한다.

상기의 기술적 과제를 이루기 위한 본 출원의 다른 측면에 따른 인쇄회로기판의 제조 방법을 제공한다. 상기 인쇄회로기판의 제조 방법에 있어서, 먼저, 더미 절연층의 양쪽 면에 구리 이형층 및 베이스 구리층이 순차적으로 배치되는 캐리어 기판을 준비한다. 상기 베이스 구리층의 상면에 제1 레지스트 패턴층을 형성하고, 상기 제1 레지스트 패턴층을 이용하는 구리 도금법을 실시하여, 상기 베이스 구리층 상에서 상기 제1 레지스트 패턴층의 컨택 패턴을 채우는 제1 회로 패턴층을 형성하고, 상기 제1 레지스트 패턴층을 상기 제1 회로 패턴층을 전기적으로 절연하는 제1 절연층으로 적용한다. 상기 제1 회로 패턴층 및 상기 제1 절연층 상에 제2 절연층을 적층한다. 상기 제2 절연층을 선택적으로 가공하여 상기 제1 회로 패턴층의 일부분을 노출시키는 비아홀을 형성한다. 상기 비아홀이 형성된 상기 제2 절연층 상에 제2 레지스트 패턴층을 형성한다. 상기 제2 레지스트 패턴층을 이용하는 구리 도금법을 실시하여, 상기 비아 홀을 메우고 상기 제2 레지스트 패턴층의 컨택 패턴을 채우는 구리 도금층을 형성한다. 상기 구리 도금층을 상기 제2 레지스트 패턴층의 높이에 맞추어 평탄화되도록 제거함으로써 제2 회로 패턴층을 형성하고, 상기 제2 레지스트 패턴층을 상기 제2 회로 패턴층을 전기적으로 절연하는 제3 절연층으로 적용한다. 상기 캐리어 기판의 상기 이형 구리층과 상기 베이스 구리층을 서로 분리시켜 상기 더미 절연층을 제거함으로써, 각각 베이스 구리층을 구비하는 한 쌍의 적층 기판을 형성한다.

상기의 기술적 과제를 이루기 위한 본 출원의 또다른 측면에 따른 인쇄회로기판을 제공한다. 상기 인쇄회로기판은 구리 도금층인 제1 회로 패턴층, 상기 제1 회로 패턴층과 동일한 높이를 가지며 상기 제1 회로 패턴층을 전기적으로 절연하는 레지스트 재질의 제1 절연층을 포함한다. 상기 인쇄회로기판은 또한, 상기 제1 회로 패턴층 및 상기 제1 절연층 상에 배치되는 제2 절연층, 상기 제2 절연층 상에 배치되는 제2 회로 패턴층, 상기 제2 회로 패턴층과 동일한 높이를 가지며 상기 제2 회로 패턴층을 전기적으로 절연하는 레지스트 재질의 제3 절연층을 포함한다. 그리고, 상기 인쇄회로기판은 상기 제1 회로 패턴층및 상기 제2 회로 패턴층의 일부분을 전기적으로 연결시키는 비아 구리층을 포함한다. 이때, 상기 비아 구리층은 상기 제2 절연층 내부의 비아홀을 채우도록 배치된다.

본 출원의 일 실시 예에 의하면, 인쇄회로기판의 제조 방법에 있어서, 회로 패턴층의 형성을 위해 제공되는 레지스트 패턴층을 상기 회로 패턴층을 전기적으로 절연하기 위한 절연층으로 적용할 수 있다. 이를 위해서는, 식각법 또는 샌딩(sanding) 법을 적용할 수 있다. 이와 같이, 레지스트 패턴층을 절연층으로 적용함으로써, 종래보다 상대적으로 얇은 두께를 가지는 인쇄회로기판을 제조할 수 있다. 또한, 종래와 대비할 때, 별도의 절연층을 형성하는 공정을 생략함으로써, 제조 비용을 절감할 수 있는 장점이 있다.

본 출원의 일 실시 예에 의하면, 상술한 공정의 신뢰성을 확보한 채로, 캐리어 기판의 양면에 복수의 회로 패턴층을 형성하고, 캐리어 기판을 분리함으로써, 한 쌍의 적층 기판을 형성할 수 있다. 이로서, 종래에 비해 인쇄회로기판 제조시의 생산성을 향상시킬 수 있다.

도 1은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다.
도 2 내지 도 14는 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.

이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 또한, 설명의 편의를 위하여 구성요소의 일부만을 도시하기도 하였으나, 당업자라면 구성요소의 나머지 부분에 대하여도 용이하게 파악할 수 있을 것이다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고, 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. “제1 ” 또는 “제2 ” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수도 있다.

또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, “포함하다” 또는 “가지다”등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

도 1은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다. 110 블록을 참조하면, 더미 절연층의 양면에 이형층 및 베이스 구리층이 순차적으로 배치된 캐리어 기판을 준비한다. 120 블록을 참조하면, 상기 베이스 구리층 상에 컨택 홀을 가지는 제1 레지스트 패턴층을 형성한다. 130 블록을 참조하면, 상기 컨택 홀을 메우며, 상기 제1 레지스트 패턴층 상에 위치하는 제1 구리 도금층을 형성한다. 그리고, 상기 제1 구리 도금층을 부분적으로 제거하여 제1 회로 패턴층과 제1 절연층을 형성한다. 140 블록을 참조하면, 제1 회로 패턴층 및 제1 절연층 상에 제2 절연층을 적층한다. 일 실시 예에 의하면, 제2 절연층은 프리프레그(prepreg) 와 같은 절연 수지로 이루어질 수 있다. 또는, 제2 절연층은 에폭시 수지와 열 가소성 수지가 블렌딩(blending)된 수지동박코팅제(RCC) 수지나 ABF 수지와 같은 절연 수지로 이루어질 수도 있다. 150 블록을 참조하면, 상기 제2 절연층을 선택적으로 가공하여, 상기 제1 회로 패턴층의 일부분을 노출시키는 비아 홀을 형성한다. 160 블록을 참조하면, 상기 비아 홀이 형성된 상기 제2 절연층 상에 컨택 홀을 가지는 제2 레지스트 패턴층을 형성한다. 170 블록을 참조하면, 상기 제2 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 비아 홀을 메우고 상기 제2 레지스트 패턴층 상에 위치하는 제2 구리 도금층을 형성한다. 180 블록을 참조하면, 상기 캐리어 기판의 상기 이형층과 상기 베이스 구리층을 서로 분리시켜, 한 쌍의 적층 기판을 형성한다. 190 블록을 참조하면, 상기 제2 구리 도금층을 부분적으로 제거함으로써, 제2 회로 패턴층 및 제3 절연층을 상기 적층 기판 상에 형성한다.

몇몇 다른 실시 예들에 있어서, 도 1의 190 단계는, 170 단계를 진행한 후에 180 단계를 진행하기 이전에 진행될 수도 있다. 즉, 캐리어 기판 상에서 제2 회로 패턴층 및 제3 절연층을 먼저 형성한 후에, 상기 캐리어 기판의 이형층과 상기 베이스 구리층을 서로 분리시켜 한 쌍의 적층 기판을 형성할 수도 있다. 이러한, 공정 순서의 변경은 본 명세서의 내용을 토대로 당업자가 자명하게 변경할 수 있다.

상술한 공정들을 진행함으로써, 본 출원의 일 실시 예에 따르는 인쇄회로기판을 제조할 수 있게 된다.

도 2 내지 도 14는 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 먼저, 도 2를 참조하면, 더미 절연층(110)의 양면에 이형층(120) 및 베이스 구리층(130)이 순차적으로 배치된 캐리어 기판(100)을 준비한다. 캐리어 기판(100)에 있어서, 더미 절연층(110)은 일 예로서, 페놀, 에폭시, 폴리이미드, BT 수지, 프리프레그(pre-preg) 등의 재질을 포함할 수 있다. 더미 절연층(110) 상에 이형층(120) 및 베이스 구리층(130)이 순차적으로 적층될 수 있다. 이형층(120)은 구리 재질로 이루어질 수 있으며, 베이스 구리층(130)보다 두께가 두꺼울 수 있다. 일 예로서, 이형층(120)은 약 18 um의 두께를 가질 수 있으며, 베이스 구리층(130)은 약 2 um의 두께를 가질 수 있다.

도 3을 참조하면, 베이스 구리층(130)의 상면에 감광성 레지스트막(미도시)을 형성한다. 상기 감광성 레지스트막은 일 예로서, UV와 같은 광원에 반응하는 공지의 재질로 이루어질 수 있다. 이어서, 패턴이 형성된 아트워크 필름을 이용하여 상기 감광성 레지스트막을 노광 및 현상하여, 제1 구리 도금층이 형성될 영역을 정의하는 컨택 홀(141)을 형성한다. 컨택 홀(141)은 베이스 구리층(130)의 일부분을 노출시킬 수 있다.

도 4를 참조하면, 컨택 홀(141)에 의해 노출된 베이스 구리층(130)의 일부분을 도금 시드층으로 하고, 제1 레지스트 패턴층(140)을 이용하는 전기 도금법을 실시하여, 제1 구리 도금층(150)을 형성할 수 있다.

도 5를 참조하면, 식각법 및 샌딩법 중 적어도 하나의 방법을 이용하여 제1 구리 도금층(150)을 부분적으로 제거한다. 일 실시 예에 의하면, 상기 식각법은 플래시 에칭법으로 진행할 수 있다. 상기 플래시 에칭법은 일 예로서, 황산 및 과산화수소를 포함하는 부식액을 사용하여 진행할 수 있다. 상기 플래시 에칭법에 의하여 제1 레지스트 패턴층(140) 상부의 제1 구리 도금층(150)을 식각할 수 있다. 다른 실시 예에 있어서는 샌딩법을 적용하여 제1 레지스트 패턴층(140) 상부의 제1 구리 도금층(150)을 그라인딩(grinding) 처리하여 제거할 수 있다. 또다른 실시 예에 있어서는, 상기 플래시 에칭법과 상기 샌딩법을 순차적으로 진행하여, 제1 레지스트 패턴층(140) 상부의 제1 구리 도금층(150)을 제거할 수 있다.

또한, 제1 구리 도금층(150)을 부분적으로 제거하는 공정은 제1 구리 도금층(150)의 상단부와 제1 레지스트 패턴층(140)의 상단부가 동일한 높이를 이루도록, 제1 구리 도금층(150) 및 제1 레지스트 패턴층(140)을 함께 평탄화하는 공정을 포함하여 진행될 수 있다.

상술한 제1 구리 도금층(150)을 부분적으로 제거하는 공정을 진행하여, 제1 회로 패턴층(155) 및 제1 절연층(142)을 형성할 수 있다. 제1 절연층(142)은 제1 레지스트 패턴층(140)으로부터 형성될 수 있으며, 제1 회로 패턴층(155)을 전기적으로 절연시키는 기능을 수행할 수 있다. 제1 구리 도금층(150)을 부분적으로 제거하는 공정을 진행할 때, 제1 레지스트 패턴층(140)도 일부분 제거될 수 있으며, 따라서, 제1 절연층(142)은 제1 레지스트 패턴층(140)보다 높이가 낮을 수도 있다.

종래의 경우, 레지스트 패턴층은 구리 도금층을 형성하기 위해 사용되며, 구리 도금층이 형성된 후에는 기판으로부터 제거된다. 이후에, 별도의 절연성 물질을 구리 도금층 상에 코팅하거나 접합시킴으로써, 상기 구리 도금층을 전기적으로 절연하는 기능을 수행하는 절연층을 형성하였다. 본 출원의 일 실시 예에서는, 상술한 식각법 및 샌딩법 중 적어도 하나 이상의 공정을 수행하되, 상기 공정의 조건을 조절함으로써, 레지스트 패턴층을 구리 회로층을 절연하는 절연층으로 적용할 수 있다. 이로서, 별도의 절연층 형성 공정 단계가 생략되어 제조 비용이 절감될 수 있다.

도 6을 참조하면, 제1 회로 패턴(155) 및 제1 절연층(142)이 형성된 캐리어 기판(100)의 상면에 절연 수지 재질의 기판을 배치한다. 그리고, 캐리어 기판(100)과 상기 절연 수지 재질의 기판을 가압 가열 프레스하여 부착시킨다. 이로서, 제2 절연층(160)이 형성될 수 있다. 일 실시 예에 의하면, 제2 절연층(160) 상에 구리 마스크층(162)이 추가적으로 적층될 수 있다. 구리 마스크층(162)은 후속 공정에서, 비아 홀이 형성될 제2 절연층(160)의 부분을 노출시키고, 나머지 영역을 드릴링 공정으로부터 보호하는 기능을 수행할 수 있다.

도 7을 참조하면, 구리 마스크층(162)을 선택적으로 식각하여, 제2 절연층(160)을 부분적으로 노출시키는 컨택 영역(163)을 형성할 수 있다.

도 8을 참조하면, 제2 절연층(160)을 드릴링하여 비아 홀(164)를 형성한다. 상기 드릴링 공정은 일 예로서, 레이저 가공법을 이용할 수 있다. 상기 레이저 가공법은 일 예로서, UV 레이져 또는 이산화탄소(CO2) 레이저 등을 이용하여 진행할 수 있다. 구리 마스크층(162)은 레이저 가공법에 의해 드릴링 시에, 드릴링의 대상이 되는 제2 절연층(160)의 부분을 제외한 영역을 보호하는 기능을 수행할 수 있다. 도 9에 도시된 바와 같이, 비아 홀(164) 형성 후에 구리 마스크층(162)은 제거될 수 있다.

몇몇 다른 실시 예들에 있어서, 상기 드릴링 공정은 기계적 가공법 또는 화학적 가공법 등에 의하여 진행될 수도 있다. 상기 기계적 가공은 일 예로서, CNC 드릴을 이용하는 방법을 적용할 수 있다. 상기 화학적 가공은 일 예로서, 레지스트 패턴층을 형성하고, 상기 레지스트 패턴층을 마스크로 하여 식각하는 방법을 적용할 수 있다.

도 10을 참조하면, 제2 절연층(160)의 상면에 감광성 레지스트막(미도시)을 형성한다. 상기 감광성 레지스트막은 일 예로서, UV와 같은 광원에 반응하는 공지의 재질로 이루어질 수 있다. 패턴이 형성된 아트워크 필름을 이용하여 상기 감광성 레지스트막을 노광 및 현상하여, 제2 구리 도금층이 형성될 영역을 정의하는 컨택 홀(172)을 형성한다. 상기 컨택 홀(172)은 제2 절연층(160)을 부분적으로 노출시킬 수 있다.

도 11을 참조하면, 비아 홀(164)에 의해 노출되는 제1 회로 패턴층(155), 컨택 홀(172)에 의해 노출되는 제2 절연층(160), 및 제2 레지스트 패턴층(170)을 따라 무전해 구리 도금층을 형성한다. 그리고, 상기 무전해 구리 도금층 상에 전기 도금법에 의한 구리 도금층을 형성한다. 이로서, 상기 무전해 구리 도금층 및 상기 전기 도금법에 의한 구리 도금층을 포함하는 제2 구리 도금층(180)을 형성할 수 있다. 제2 구리 도금층(180)은 비아 홀의 내부을 채우는 구리 비아층(165)을 형성하며 제2 절연층(160) 상에 형성될 수 있다.

도 12를 참조하면, 캐리어 기판(100)의 더미 절연층(110) 및 이형층(120)을 베이스 구리층(130)과 분리시켜 제거하고, 캐리어 기판(100)의 양면에 형성된 적층 구조물은 한 쌍의 적층 기판으로 분리할 수 있다. 상기 적층 기판은 베이스 구리층(130) 상에 형성된 제1 회로 패턴층(155) 및 제1 절연층(142), 제2 절연층(160), 제2 레지스트 패턴층(170) 및 상기 제2 구리 도금층(180)을 각각 포함한다.

도 13을 참조하면, 식각법 또는 샌딩법 중 적어도 하나 이상의 방법을 이용하여, 상기 제2 구리 도금층(180)을 부분적으로 제거할 수 있다. 일 실시 예에 의하면, 상기 식각법은 플래시 에칭법으로 진행할 수 있다. 상기 플래시 에칭법은 일 예로서, 황산 및 과산화수소를 포함하는 부식액을 사용하여 진행할 수 있다. 상기 플래시 에칭법에 의하여 제2 레지스트 패턴층(170) 상부의 제2 구리 도금층(180)을 식각할 수 있다. 다른 실시 예에 있어서는 샌딩법을 적용하여 제2 레지스트 패턴층(170) 상부의 제2 구리 도금층(180)을 그라인딩(grinding) 처리하여 제거할 수 있다. 또다른 실시 예에 있어서는, 상기 플래시 에칭법과 상기 샌딩법을 순차적으로 진행하여, 제2 레지스트 패턴층(170) 상부의 제2 구리 도금층(180)을 제거할 수 있다.

또한, 제2 구리 도금층(180)을 부분적으로 제거하는 공정은 제2 구리 도금층(180)의 상단부와 제2 레지스트 패턴층(170)의 상단부가 동일한 높이를 이루도록, 제2 구리 도금층(180) 및 제2 레지스트 패턴층(170)을 평탄화하는 공정을 포함하여 진행될 수 있다.

이와 같이, 상술한 제2 구리 도금층(180)을 부분적으로 제거하는 공정을 진행하여, 제2 회로 패턴층(185), 비아 구리층(165) 및 제3 절연층(174)을 형성할 수 있다. 제3 절연층(174)은 제2 레지스트 패턴층(170)으로부터 형성될 수 있으며, 제2 회로 패턴층(185)을 전기적으로 절연시키는 기능을 수행할 수 있다. 상술한 제2 구리 도금층(180) 및 제2 레지스트 패턴층(170)을 평탄화하는 공정을 진행하면서, 제2 레지스트 패턴층(170)이 부분적으로 제거될 수도 있다. 이에 따라, 제3 절연층(174)은 제2 레지스트 패턴층(170)보다 높이가 낮을 수도 있다.

종래의 경우, 레지스트 패턴층은 구리 도금층을 형성하기 위해 사용되며, 구리 도금층이 형성된 후에 제거된다. 이후에, 별도의 절연성 물질을 구리 도금층 상에 코팅하거나 접합시켜, 상기 구리 도금층을 전기적으로 절연하는 기능을 수행하는 절연층으로서 형성힐 수 있다. 본 출원의 일 실시 예에서는, 상술한 식각법 및 샌딩법 중 적어도 하나 이상의 공정을 수행하되, 상기 공정의 조건을 조절함으로써, 레지스트 패턴층을 구리 회로층을 절연하는 절연층으로 적용할 수 있다. 이로서, 별도의 절연층 형성 공정 단계가 생략되어 제조 비용이 절감될 수 있다.

도 13을 다시 참조하면, 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 적층 기판으로부터 베이스 구리층(130)을 제거할 수 있다. 베이스 구리층(130)을 제거함으로써, 제1 회로 패턴층(155)를 외부로 노출시킬 수 있다. 상기 식각법은 일 예로서, 상술한 플래시 에칭법을 적용할 수 있으며, 상기 샌딩법은 상술한 그라인딩 법을 적용할 수 있다.

도 14를 참조하면, 제1 회로 패턴층(155) 및 제2 회로 패턴층(185) 상에 솔더 레지스트 패턴층(190)을 형성한다. 솔더 레지스트 패턴층(190)은 외부 충격으로부터 회로 패턴층을 보호하고, 회로 패턴층의 산화를 방지하는 기능을 수행할 수 있다. 솔더 레지스트 패턴층(190)을 형성하는 방법은 다음의 공정 순서로 진행될 수 있다. 먼저, 제1 회로 패턴층(155) 및 제2 회로 패턴층(185) 상에 감광성 솔더 레지스트막(미도시)을 형성한다. 상기 감광성 솔더 레지스트막은 일 예로서, UV와 같은 광원에 반응하는 공지의 재질로 이루어질 수 있다. 패턴이 형성된 아트워크 필름을 이용하여 상기 감광성 솔더 레지스트막을 노광 및 현상하여, 제1 회로 패턴층(155) 및 제2 회로 패턴층(185)의 일부분이 노출되는 솔더 레지스트 패턴층(190)을 형성할 수 있다.

솔더 레지스트 패턴층(190)에 의하여 선택적으로 노출되는 제1 회로 패턴층(155) 및 제2 회로 패턴층(185)의 일부분은 외부 접속용 패드로 기능할 수 있다. 상기 외부 접속용 패드는 반도체 칩 또는 다른 인쇄회로기판과의 접속 수단으로 기능할 수 있다. 즉, 상기 외부 접속용 패드 상에서, 범프, 솔더볼, 본딩 와이어 등과 같은 외부 접속용 구조물이 형성될 수 있다.

도 14를 다시 참조하면, 상기 외부 접속용 패드 상에는 표면 처리층(187)이 형성될 수 있다. 표면 처리층(187)은 상기 외부 접속용 패드의 산화를 방지하는 기능을 수행한다. 표면 처리층(187)을 형성하는 공정은 일 예로서, NiAu, NiPdAu, Au, Ag, Sn, OSP(Organic Solderability Preservative), SOP(Solder On Pad), ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold), ENEP(Electroless Nickel Electroless Palladium), ENAG(Electroless Ni Auto-catalytic Au), ENA2(Electroless Ni Electroless Au & Ag Immersion Au), ENIG(Electroless Nickel and Immersion Gold) 및 TiN 중 어느 하나의 층을 형성하는 공정을 포함할 수 있다.

몇몇 다른 실시 예들에 있어서, 도 13에서 설명되는 제2 구리 도금층(180)을 부분적으로 제거하는 공정을 진행하여, 제2 회로 패턴층(185), 비아 구리층(165) 및 제3 절연층(174)을 형성하는 단계는, 도 12에서 설명되는 이형층(120)과 더미 절연층(110)을 베이스 구리층(130)과 분리시키는 공정 이전에 진행될 수도 있다. 즉, 제2 구리 도금층(180)을 부분적으로 제거하여, 제2 회로 패턴층(185), 비아 구리층(165) 및 제3 절연층(174)을 먼저 형성한 후에, 도 12에서와 같이, 이형층(120)과 더미 절연층(110)을 베이스 구리층(130)과 분리시킬 수 있다. 이러한, 공정 순서의 변경은 본 명세서의 내용을 토대로 당업자가 자명하게 이해할 수 있다.

상술한 공정들을 진행함으로써, 본 출원의 일 실시 예에 따르는 인쇄회로기판을 제조할 수 있게 된다. 도 14에 도시된 바와 같이, 본 출원의 일 실시 예에 따르는 인쇄회로기판은 구리 도금층인 제1 회로 패턴층(155), 제1 회로 패턴층(155)과 동일한 높이를 가지며 제1 회로 패턴층(155)을 전기적으로 절연하는 제1 절연층(142)를 구비한다. 이때, 제1 절연층(142)은 레지스트 재질을 포함할 수 있다. 상기 제1 절연층(142)으로서, 제1 회로 패턴층(155)의 도금 과정에서 사용되는 레지스트 패턴층이 적용됨으로써, 제조 과정에서의 비용을 낮출 수 있는 장점이 있다. 상기 인쇄회로기판은 또한, 제1 회로 패턴층(155) 및 제1 절연층(142) 상에 배치되는 제2 절연층(160)을 구비한다. 그리고, 상기 인쇄회로기판은 제2 절연층(160) 상에 배치되는 제2 회로 패턴층(185), 제2 회로 패턴층(185)과 동일한 높이를 가지며 제2 회로 패턴층(185)을 전기적으로 절연하는 제3 절연층(174)을 구비한다. 이때, 제3 절연층(174)은 레지스트 재질을 포함할 수 있다. 이때, 상기 제2 회로 패턴층(185)는 제2 절연층(160) 내부의 비아 홀을 채우도록 배치되며, 제1 회로 패턴층(155) 및 제2 회로 패턴층(185)의 일부분을 전기적으로 연결시키는 비아 구리층(165) 부분을 포함할 수 있다. 또한, 상기 인쇄회로기판은 제1 회로 패턴층(155) 및 제2 회로 패턴층(185)의 일부분을 노출시키는 솔더 레지스트 패턴층(190)을 포함할 수 있다.

상술한 바와 같이, 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법은 회로 패턴층의 형성을 위해 제공되는 레지스트 패턴층을 상기 회로 패턴층을 전기적으로 절연하기 위한 절연층으로 적용할 수 있다. 이를 위해서, 식각법 또는 샌딩(sanding) 법을 적용할 수 있다. 이와 같이, 레지스트 패턴층을 절연층으로 적용함으로써, 종래보다 상대적으로 얇은 두께를 가지는 인쇄회로기판을 제조할 수 있다. 또한, 종래와 대비할 때, 별도의 절연층을 형성하는 공정을 생략함으로써, 제조 비용을 절감할 수 있는 장점이 있다.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 캐리어 기판, 110: 더미 절연층, 120: 이형층, 130: 베이스 구리층,
142: 제1 절연층, 155: 제1 회로 패턴층, 160: 제2 절연층, 164: 비아 홀,
165: 비아 구리층, 172: 제3 절연층, 185: 제2 회로 패턴층, 187: 표면 처리층, 190: 솔더 레지스트 패턴층.

Claims

(a) 더미 절연층의 양면에 이형층 및 베이스 구리층이 순차적으로 배치된 캐리어 기판을 준비하는 단계;
(b) 상기 베이스 구리층 상에 컨택 홀을 가지는 제1 레지스트 패턴층을 형성하는 단계;
(c) 상기 제1 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 컨택 홀을 메우며 상기 제1 레지스트 패턴층 상에 위치하는 제1 구리 도금층을 형성하는 단계;
(d) 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 제1 구리 도금층의 상단부와 상기 제1 레지스트 패턴층의 상단부가 동일한 높이를 이루도록 상기 제1 레지스트 패턴층 상의 상기 제1 구리 도금층을 선택적으로 제거하여,잔존하는 상기 제1 구리 도금층으로써 제1 회로 패턴층을 형성하고, 잔존하는 상기 제1 레지스트 패턴층으로써 상기 제1 회로 패턴층 사이의 제1 절연층을 형성하는 단계;
(e) 상기 제1 회로 패턴층 및 상기 제1 절연층 상에 제2 절연층을 적층하는 단계;
(f) 상기 제2 절연층을 선택적으로 가공하여, 하부에 위치하는 상기 제1 회로 패턴층의 일부분을 노출시키는 비아 홀을 형성하는 단계;
(g) 상기 비아 홀이 형성된 상기 제2 절연층 상에 컨택 홀을 가지는 제2 레지스트 패턴층을 형성하는 단계;
(h) 상기 제2 레지스트 패턴층을 이용하는 도금법을 실시하여, 상기 비아 홀을 메우고 상기 제2 레지스트 패턴층 상에 위치하는 제2 구리 도금층을 형성하는 단계;
(i) 상기 캐리어 기판의 상기 이형층과 상기 베이스 구리층을 서로 분리시켜, 상기 베이스 구리층 상에 형성된 상기 제1 회로 패턴층 및 상기 제1 절연층, 상기 제2 절연층, 상기 제2 레지스트 패턴층 및 상기 제2 구리 도금층을 각각 포함하는 한쌍의 적층 기판을 형성하는 단계;
(j) 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 제2 구리 도금층의 상단부와 상기 제2 레지스트 패턴층의 상단부가 동일한 높이를 이루도록 상기 제2 레지스트 패턴층 상의 상기 제2 구리 도금층을 선택적으로 제거하여, 잔존하는 상기 제2 구리 도금층으로써 제2 회로 패턴층을 형성하고, 잔존하는 상기 제2 레지스트 패턴층으로써 상기 제2 회로 패턴층 사이의 제3 절연층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(a) 단계는
상기 베이스 구리층은 상기 이형층보다 두께가 얇으며,
상기 베이스 구리층은 상기 제1 구리 도금층 형성시에 도금 시드층으로 기능하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(b) 단계는
(b1) 상기 베이스 구리층의 상면에 감광성 레지스트막을 형성하는 단계;
(b2) 패턴이 형성된 아트워크 필름을 이용하여 상기 감광성 레지스트막을 노광 및 현상하여, 제1 구리 도금층이 형성될 영역을 정의하는 상기 컨택 영역을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(c) 단계는
상기 컨택 홀에 의해 노출되는 상기 베이스 구리층을 시드층으로 하여, 전기 도금법을 실시하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(d) 단계는
상기 제1 구리 도금층의 상단부와 상기 제1 레지스트 패턴층의 상단부가 동일한 높이를 이루도록 상기 제1 구리 도금층 및 상기 제1 레지스트 패턴층을 평탄화하는 단계를 포함하고,
상기 제1 절연층은 상기 제1 레지스트 패턴층에 의해 형성되는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(e) 단계는
상기 제2 절연층 상에 구리 마스크층을 적층하는 단계를 더 포함하고,
(f) 단계는
(f1) 상기 구리 마스크층을 선택적으로 식각하여, 상기 제2 절연층을 부분적으로 노출시키는 단계;
(f2) 상기 제2 절연층을 드릴링하여 상기 비아 홀을 형성하는 단계; 및
(f3) 상기 구리 마스크층을 제거하는 단계를 포함하는þ
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(h) 단계는
(h1) 상기 비아 홀에 의해 노출되는 제1 회로 패턴층, 상기 컨택 홀에 의해 노출되는 제2 절연층 및 상기 제2 레지스트 패턴층 상에 무전해 구리 도금층을 형성하는 단계; 및
(h2) 상기 무전해 구리 도금층 상에 전기 도금법에 의한 구리 도금층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(j) 단계는
상기 제2 구리 도금층의 상단부와 상기 제2 레지스트 패턴층의 상단부가 동일한 높이를 이루도록 상기 제2 구리 도금층 및 상기 제2 레지스트 패턴층을 평탄화하는 단계를 포함하고,
상기 제3 절연층은 상기 제2 레지스트 패턴층에 의해 형성되는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(k) 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 적층 기판으로부터 상기 베이스 구리층을 제거하는 단계;
(l) 솔더 레지스트 패턴층을 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층 상에 형성하되, 상기 솔더 레이스트 패턴층에 의해 선택적으로 노출되는 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층의 부분이 외부 접속용 패드를 구성하는 단계; 및
(m) 상기 외부 접속용 패드 상에 표면 처리층을 형성하는 단계를 더 포함하는
인쇄회로기판의 제조 방법.
제9 항에 있어서,
상기 외부 접속용 패드는 반도체 칩 또는 다른 인쇄회로기판과의 접속 수단으로 기능하는 인쇄회로기판의 제조 방법.
제9 항에 있어서,
상기 표면 처리층을 형성하는 공정은 NiAu, NiPdAu, Au, Ag, Sn, OSP(Organic Solderability Preservative), SOP(Solder On Pad), ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold), ENEP(Electroless Nickel Electroless Palladium), ENAG(Electroless Ni Auto-catalytic Au), ENA2(Electroless Ni Electroless Au & Ag Immersion Au), ENIG(Electroless Nickel and Immersion Gold) 및 TiN 중 어느 하나의 층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
(a) 더미 절연층의 양쪽 면에 이형층 및 베이스 구리층이 순차적으로 배치되는 캐리어 기판을 준비하는 단계;
(b) 상기 베이스 구리층의 상면에 제1 레지스트 패턴층을 형성하고, 상기 제1 레지스트 패턴층을 이용하는 구리 도금법을 실시하여, 상기 베이스 구리층 상에서 상기 제1 레지스트 패턴층의 컨택 패턴을 채우는 제1 회로 패턴층을 형성하고, 상기 제1 레지스트 패턴층을 상기 제1 회로 패턴층을 전기적으로 절연하는 제1 절연층으로 적용하는 단계;
(d) 상기 제1 회로 패턴층 및 상기 제1 절연층 상에 제2 절연층을 적층하는 단계;
(e) 상기 제2 절연층을 선택적으로 가공하여 상기 제1 회로 패턴층의 일부분을 노출시키는 비아홀을 형성하는 단계;
(f) 상기 비아홀이 형성된 상기 제2 절연층 상에 제2 레지스트 패턴층을 형성하는 단계;
(g) 상기 제2 레지스트 패턴층을 이용하는 구리 도금법을 실시하여, 상기 비아 홀을 메우고 상기 제2 레지스트 패턴층의 컨택 패턴을 채우는 구리 도금층을 형성하는 단계;
(h) 상기 구리 도금층을 상기 제2 레지스트 패턴층의 높이에 맞추어 평탄화되도록 제거함으로써 제2 회로 패턴층을 형성하고, 상기 제2 레지스트 패턴층을 상기 제2 회로 패턴층을 전기적으로 절연하는 제3 절연층으로 적용하는 단계; 및
(i) 상기 캐리어 기판의 상기 이형층과 상기 베이스 구리층을 서로 분리시켜 상기 더미 절연층을 제거함으로써, 각각 베이스 구리층을 구비하는 한 쌍의 적층 기판을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
(b) 단계는
(b1) 구리 도금법을 실시하여, 상기 베이스 구리층 상에서 상기 제1 레지스트 패턴층의 컨택 패턴을 채우는 제1 구리 도금층을 형성하는 단계; 및
(b2) 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여, 상기 제1 구리 도금층의 상단부와 상기 제1 레지스트 패턴층의 상단부가 동일한 높이를 이루도록 상기 제1 구리 도금층을 부분적으로 제거하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
(d) 단계는
상기 제2 절연층 상에 구리 마스크층을 적층하는 단계를 더 포함하고,
(e) 단계는
(e1) 상기 구리 마스크층을 선택적으로 식각하여, 상기 제2 절연층을 선택적으로 노출시키는 단계;
(e2) 상기 제2 절연층을 레이저 드릴링하여 상기 비아 홀을 형성하는 단계; 및
(e3) 상기 구리 마스크층을 제거하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
(g) 단계는
(g1) 상기 비아 홀에 의해 노출되는 제1 회로 패턴층, 상기 컨택 홀에 의해 노출되는 제2 절연층 및 제2 레지스트 패턴층 상에 무전해 구리 도금층을 형성하는 단계; 및
(g2) 상기 무전해 구리 도금층 상에 전기 도금법에 의한 구리 도금층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
(h) 단계는
식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여, 상기 구리 도금층의 상단부와 상기 제2 레지스트 패턴층의 상단부가 동일한 높이를 이루도록 상기 제2 구리 도금층을 부분적으로 제거하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
(j) 식각법 및 샌딩법 중 적어도 하나 이상의 방법을 이용하여 상기 적층 기판으로부터 상기 베이스 구리층을 제거하는 단계;
(k) 솔더 레지스트 패턴층을 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층 상에 형성하되, 상기 솔더 레이스트 패턴층에 의해 선택적으로 노출되는 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층의 부분이 외부 접속용 패드를 구성하는 단계; 및
(l) 상기 외부 접속용 패드 상에 표면 처리층을 형성하는 단계를 더 포함하는
인쇄회로기판의 제조 방법.
삭제
삭제