KR101720516B1 - 구리 범프를 구비하는 인쇄회로기판의 제조 방법 - Google Patents

구리 범프를 구비하는 인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR101720516B1
KR101720516B1 KR1020150061784A KR20150061784A KR101720516B1 KR 101720516 B1 KR101720516 B1 KR 101720516B1 KR 1020150061784 A KR1020150061784 A KR 1020150061784A KR 20150061784 A KR20150061784 A KR 20150061784A KR 101720516 B1 KR101720516 B1 KR 101720516B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
copper
pattern layer
seed
Prior art date
Application number
KR1020150061784A
Other languages
English (en)
Other versions
KR20160130022A (ko
Inventor
정상진
오선우
노상균
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020150061784A priority Critical patent/KR101720516B1/ko
Publication of KR20160130022A publication Critical patent/KR20160130022A/ko
Application granted granted Critical
Publication of KR101720516B1 publication Critical patent/KR101720516B1/ko

Links

Images

Classifications

    • H05K3/3484—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

일 실시예에 따르는 구리 범프를 구비하는 인쇄회로기판의 제조 방법에 있어서, 절연 코어층 및 상기 절연 코어층 상에 배치되는 베이스 구리층을 포함하는 캐리어 기판을 제공한다. 상기 베이스 구리층의 상면에, 상기 베이스 구리층의 적어도 일부분을 노출시키는 컨택 패턴을 구비하는 제거가능한 희생패턴층을 형성한다. 상기 희생패턴층 상에 상기 컨택 패턴의 홀 크기 보다 넓은 폭의 홀 크기를 가지는 트렌치 패턴을 구비하는 레지스트 패턴층을 형성한다. 도금법에 의해 상기 컨택 패턴을 채우는 범프층 및 상기 트렌치 패턴을 채우는 제1 회로 패턴층을 포함하는 중간 구조물을 형성한다. 상기 중간 구조물로부터 상기 절연 코어층을 분리하여, 상기 베이스 구리층 상에 상기 범프층 및 상기 제1 회로 패턴층이 적층되는 적층 구조물을 형성한다. 상기 적층 구조물로부터 상기 베이스 구리층 및 상기 희생패턴층을 제거한다.

Description

구리 범프를 구비하는 인쇄회로기판의 제조 방법{method of fabricating PCB substrate having copper bump}
본 출원은 인쇄회로기판(PCB)에 관한 것으로, 보다 상세하게는, 구리 범프를 구비하는 인쇄회로기판의 제조 방법에 관한 것이다.
전자 기기들에 채용되는 전자 소자는 다양한 능동 및 수동 회로 요소들을 포함하고 있으며, 이러한 회로 요소들은 반도체 칩(chip) 또는 다이(die)에 집적될 수 있다. 또한, 상기 반도체 칩(chip) 또는 다이(die)는 인쇄회로기판(PCB)과 같이 회로 배선을 포함하는 기판에 실장된 전자 패키지 형태로 제공될 수 있다.
한편, 반도체 칩을 인쇄회로기판에 실장시키고 전기적으로 연결시킬 때, 접속 구조물(connection structure)을 이용하는 플립 칩 연결 구조가 전자 패키지에 많이 적용되고 있다. 예컨대, 범프를 이용하는 플립 칩(flip chip) 연결 구조는 다양한 형태의 반도체 칩의 적층 구조를 구현하는 데 유리하다. 또한, 플립 칩 연결 구조는 입/출력(I/O) 단자의 수를 많이 확보하기 위해서, 복수 개의 접속 구조물들을 채용하기 용이하다.
이러한 접속 구조물을 형성하는 방법 가운데, 솔더-온-패드(Solder-On-Pad, 이하, SOP)법이 있다. SOP법은 솔더 마스크 패턴에 의해 노출되는 인쇄회로기판 상면의 접속 패드 상에 금속성 페이스트로 인쇄하거나 볼 형태의 솔더를 실장한 후에, 리플로우(reflow)하여 표면장력효과에 의해 구 형태의 솔더볼을 형성함으로써, 접속 구조물을 제조한다. 그러나 반도체 칩의 집적도가 높아짐에 따라 반도체 칩의 크기가 작아지면서, SOP법으로 미세 피치(Fine pitch)를 가지는 연결 부재를 구현하는데 한계가 발생하는 문제가 있다.
최근에는, 연결 부재로 구리 포스트를 도입하는 방법이 제안되고 있다. 구리 포스트를 적용하는 방법은 전기 도금 방법에 의해 인쇄회로기판 상에 구리 포스트를 선택적으로 형성하는 방법이며, 종래의 SOP법에 비해 미세 피치의 구현이 상대적으로 용이할 수 있다. 이러한, 구리 포스트의 제조 방법에 관하여는 한국 공개문헌 10-2013-0131849호에 개시되고 있다.
본 출원이 해결하고자 하는 과제는 인쇄회로기판의 제조 공정에 있어서, 구리 범프와 하부의 패드층(또는 회로층) 사이의 정합성을 향상시키는 방법을 제공하는 것이다.
일 측면에 따르는 구리 범프를 구비하는 인쇄회로기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 절연 코어층 및 상기 절연 코어층 상에 배치되는 베이스 구리층을 포함하는 캐리어 기판을 제공한다. 상기 베이스 구리층의 상면에, 상기 베이스 구리층의 적어도 일부분을 노출시키는 컨택 패턴을 구비하는 제거가능한 희생패턴층을 형성한다. 상기 희생패턴층 상에 상기 컨택 패턴의 홀 크기 보다 넓은 폭의 홀 크기를 가지는 트렌치 패턴을 구비하는 레지스트 패턴층을 형성한다. 도금법에 의해 상기 컨택 패턴을 채우는 범프층 및 상기 트렌치 패턴을 채우는 제1 회로 패턴층을 포함하는 중간 구조물을 형성한다. 상기 중간 구조물로부터 상기 절연 코어층을 분리하여, 상기 베이스 구리층 상에 상기 범프층 및 상기 제1 회로 패턴층이 적층되는 적층 구조물을 형성한다. 상기 적층 구조물로부터 상기 베이스 구리층 및 상기 희생패턴층을 제거한다.
일 실시 예에 따르면, 캐리어 기판을 이용하여 인쇄회로기판 공정을 시작하되, 상기 캐리어 기판 상에서 제거가능한 희생패턴층을 이용하여, 범프층을 공정 초기 단계에 형성할 수 있다. 또한, 상기 희생패턴층을 이용하여 범프 도금층과 회로 패턴층을 한번에 형성할 수 있다. 이에 의해, 범프 형성 공정을 인쇄회로기판 공정의 후반부에 진행할 때 발생할 수 있는, 범프와 하단 패드(또는 회로층) 사이의 정합성 저하 문제를 해결할 수 있다. 상기 정합성 저하는 범프와 하단 패드와의 정렬 오차 문제 또는 범프와 하단 패드와이 접착성 문제 등을 포함할 수 있다.
도 1a 내지 도 1g는 본 출원의 일 비교 예에 따르는 구리 범프를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 도면이다.
도 2a 내지 도 2n은 본 출원의 일 실시 예에 따르는 구리 범프를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 출원은 구리 범프를 구비하는 인쇄회로기판의 제조 방법에 관한 것으로서, 미세 피치 사이즈의 회로 패턴에 대응할 수 있는 구리 범프를 구비하는 인쇄회로기판의 제조 방법을 제공할 수 있다. 이를 위해, 캐리어 기판을 이용하여 인쇄회로기판 공정을 시작하되, 상기 캐리어 기판 상에서 제거가능한 희생패턴층을 이용하여, 범프 도금층부터 형성할 수 있다. 또한, 상기 희생패턴층을 이용하여 범프 도금층과 회로 패턴층을 한번에 형성할 수 있는 일 구성상 특징을 가질 수 있다.
도 1a 내지 도 1g는 본 출원의 일 비교 예에 따르는 구리 범프를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 도면이다. 도 1a 내지 도 1g는 본 출원의 기술적 사상을 도출하기 이전에, 발명자에 의해 시도되었던 방법을 의미하며, 후술하는 본 출원의 일 실시 예의 방법과 비교하여 몇몇 단점을 가질 수 있다.
도 1a를 참조하면, 절연층(101), 제1 동박층(102) 및 제2 동박층(130)을 구비하는 캐리어 기판(100)을 준비한다. 이어서, 제2 동박층(130) 상에서 제1 회로층(110), 비아(120) 및 제2 회로층(130)을 순차적으로 적층하여 중간 구조물(100a)을 형성한다. 이때, 층간 절연층(140)은 제1 회로층(110) 및 비아(120)을 매몰하고, 제2 회로층(130)은 층간 절연층(140) 상에 형성된다. 층간 절연층(140)과 제2 회로층(130) 사이에는 비아(120) 및 제3 회로층(130)의 형성을 위한 화학 도금층(145)이 형성될 수 있다.
도 1b를 참조하면, 중간 구조물(100a)로부터 캐리어 기판(100)을 분리 제거한다. 이 과정에서, 제2 동박층(130) 및 화학 도금층(140)이 제거될 수 있다. 그결과, 층간 절연층(140)에 의해 제1 회로층(110) 및 비아(120)가 매몰되고, 층간 절연층(140)의 일 면 상에 제2 회로층(130)이 형성될 수 있따.
도 1c를 참조하면, 층간 절연층(140)의 양쪽 면에서, 제1 회로층(110) 및 제2 회로층(120)을 덮는 화학 도금층(150)을 형성한다.
도 1d를 참조하면, 양쪽 면의 화학 도금층(150) 상에 레지스트층을 각각 도포하고, 구리 범프가 형성될 영역을 개방시켜 주는 레지스트 패턴층(160)을 형성한다. 그결과, 화학 도금층(150)을 선택적으로 노출시키는 컨택 홀(160h)을 형성할 수 있다.
도 1e를 참조하면, 레지스트 패턴층(160)을 이용하는 도금 공정을 진행하여, 컨택 홀(160h)을 채우는 구리층(170)을 형성한다. 이후에, 레지스트 패턴층(160)을 제거한다. 이어서, 화학 도금층(150)을 제거하기 위해, 도 1e에 도시되는 구조물에 대해 습식 식각을 진행한다.
도 1f를 참조하면, 상기 습식 식각 진행 결과, 제1 회로층(110) 상에 형성되는 구리 범프층(175)을 제조할 수 있다. 도시되는 바와 같이, 제1 회로층(110)은 절연층(140) 내에 매몰되고, 구리 범프층(175)은 절연층(140) 외부로 돌출될 수 있다.
도 1g를 참조하면, 구리 범프층(175) 및 제2 회로층(130)을 선택적으로 노출시키는 솔더레지스트층(180)을 형성한다. 한편, 솔더레지스트층(180)에 의해 층간 절연층(140)의 일 면 상에 노출되는 구리 범프층(170)은 반도체 칩과의 접속을 위해 적용될 수 있다. 층간 절연층(140)의 다른 면 상에 노출되는 제2 회로층(130)은 다른 외부 시스템과의 접속을 위한 패드로서 적용될 수 있다.
상술한 바와 같이, 발명자에 의해 종래에 시도되었던 방법은 구리 범프층(175)을 공정의 후반부에 형성하였다. 즉, 회로 패턴과 관련되는 제1 회로층(110), 비아층(120) 및 제2 회로층(130)을 캐리어 기판(100)을 이용하여 제조하고, 캐리어 기판(100) 분리 이후에 구리 범프층(175)을 도금법으로 제조하였다. 이 경우, 구리 범프층(175)과 제1 회로층(110) 사이의 정합성 문제가 발생할 수 있다. 구체적으로, 제1 회로층(110) 상에서, 레지스트 패턴층(160)의 정렬이 양호하게 이루어지지 않는 경우, 구리 범프층(175)과 제1 회로층(110) 사이의 통전시 전기 전도도가 충분히 확보되지 않을 수 있다. 또한, 캐리어 기판(100)을 이용하여 제1 회로층(110)을 초기에 형성한 후에, 많은 공정 단계와 시간이 경과된 후에 구리 범프층(175)이 형성되므로, 제1 회로층(110)과 구리 범프층(175)의 계면에서 결합 신뢰성 문제가 발생할 수 있다.
이와 같이, 종래에 시도되었던 방법의 문제점을 극복하고자, 후술하는 본 출원의 실시 예의 제조 방법이 제안된다.
도 2a 내지 도 2n은 본 출원의 일 실시 예에 따르는 구리 범프를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 도면이다. 먼저, 도 2a를 참조하면, 캐리어 기판(200)을 제공한다. 캐리어 기판(200)은 절연 코어층(210), 절연 코어층(210) 상에 순차적으로 적층되는 캐리어 구리층(202) 및 베이스 구리층(203)을 포함할 수 있다. 캐리어 기판(200)은 일 예로서, 구리 적층 기판(CCL)일 수 있다.
도 2b를 참조하면, 베이스 구리층(203)의 상면에서 제거가능한 희생층(210) 및 제1 시드구리층(220)을 순차적으로 적층한다. 희생층(210)은 식각액 등에 의해 제거가 용이하고, 구리 재질의 화학 도금층과 접착력이 우수한 폴리머 계열의 물질을 적용할 수 있다. 구체적으로, 희생층(210)은 폴리이미드 재질로 이루어질 수 있다. 제1 시드구리층(220)은 화학 도금 방법으로 희생층(210) 상에 형성될 수 있다. 제1 시드구리층(220)은 폴리이미드 재질의 희생층(210) 상에서 희생층(210)과 양호한 접착 상태를 유지할 수 있다.
도 2c를 참조하면, 제1 시드구리층(220) 및 희생층(210)을 순차적으로 패터닝하여, 컨택 패턴(10)을 구비하는 제1 시드패턴층(225) 및 희생패턴층(215)을 형성한다. 한편, 희생패턴층(215)의 폭 및 높이는 후술하는 범프층의 폭 및 높이에 대응될 수 있다.
일 실시 예에 있어서, 본 공정은 희생층(210) 상에서 노광 및 현상 공정을 진행하여 드라이 필름 패턴을 형성하는 과정, 상기 드라이 필름 패턴을 식각 마스크로 사용하여 희생층(210)을 식각하는 과정으로 진행될 수 있다. 이때, 상기 식각 공정은 퍼망간산, 수산화나트륨, 수산화칼륨 등의 식각액을 사용하는 습식 식각으로 진행될 수 있다.
다른 실시 예에 있어서, 본 공정은 제1 시드구리층(220) 상에 레이저 가공용 마스크 패턴층을 형성하는 과정, 상기 마스크 패턴층을 이용하여 제1 시드구리층(220) 및 희생층(210)을 순차적으로 가공하는 과정으로 진행될 수 있다. 이때, 레이저는 일 예로서, CO2 레이저, YAG 레이저, 글라스 레이저 등을 적용할 수 있다.
또다른 실시 예에 있어서, 본 공정은, 제1 시드구리층(220) 및 희생층(210)을 마스크 패턴층을 이용하지 않고 직접 가공하는 과정으로 진행될 수 있다. 이때, 레이저는 일 예로서, CO2 레이저, YAG 레이저, 글라스 레이저 등을 적용할 수 있다.
도 2d를 참조하면, 제1 시드패턴층(225) 상에서 컨택 패턴(10)의 홀 크기 보다 넓은 폭의 홀 크기를 가지는 트렌치 패턴(20)을 구비하는 레지스트 패턴층(235)을 형성한다.
일 실시 예에 있어서, 본 공정은 다음의 순서에 따라 진행될 수 있다. 먼저, 희생패턴층(215) 및 제1 시드패턴층(225)이 형성된 베이스 구리층(203) 상에 드라이 필름층을 압착 형성하는 과정을 진행한다. 이후에, 상기 드라이 필름층을 패터닝하여, 제1 시드패턴층(225) 상에 트렌치 패턴(20)을 구비하는 드라이 필름 패턴층(235)을 형성한다. 이때, 트렌치 패턴(20) 내에 컨택 패턴(10)이 위치하도록, 드라이 필름 패턴층(235)를 형성할 수 있다.
도 2e를 참조하면, 도금법에 의해 컨택 패턴(10)을 채우는 범프층(242) 및 트렌치 패턴(20)을 채우는 제1 회로 패턴층(244)을 구비하는 구리 패턴층(240)을 형성한다. 본 공정은 일 예로서, 희생패턴층(215) 및 레지스트 패턴층(235)을 이용하는 공지의 SAP(semi-additive process) 또는 MSAP(modified semi-additive process)에 의해 진행될 수 있다. 이와 같이, 본 공정을 통해, 1회의 도금 공정에 의해 범프층(242)과 제1 회로 패턴층(244)을 일체로 형성할 수 있다. 그 결과, 도 2e에 도시되는 바와 같은 제1 중간 구조물(300)을 형성할 수 있다.
도 2f를 참조하면, 레지스트 패턴층(235)을 제거하여, 제1 회로 패턴층(244) 및 제1 시드패턴층(225)을 노출시킨다. 도 2g를 참조하면, 제1 중간 구조물(300) 상에서, 제1 시드패턴층(225)과 제1 회로 패턴층(224)를 매몰하는 절연층(250)을 적층한다. 이어서, 절연층(250) 상에 제2 시드구리층(260)을 형성한다.
도 2h를 참조하면, 제2 시드구리층(260) 및 절연층(250)을 가공하여 제1 회로 패턴층(244)을 노출시키는 비아홀(30)을 형성한다. 본 공정을 거치면서, 제2 시드구리층(260)은 제2 시드패턴층(265)으로 변환되며, 절연층(250)은 층간 절연 패턴층(255)으로 변환될 수 있다.
도 2i를 참조하면, 도금법에 의해 비아홀(30)을 채우는 비아(272) 및 제2 시드패턴층(265) 상에 배치되는 제2 회로 패턴층(274)을 구비하는 구리 패턴층(270)을 형성한다. 본 공정은 도 2h의 제2 시드패턴층(265) 상에 레지스트 패턴층을 형성하고, 상기 레지스트 패턴층을 이용하는 공지의 SAP(semi-additive process) 또는 MSAP(modified semi-additive process)에 의해 진행될 수 있다.
도 2j를 참조하면, 제2 시드패턴층(265) 상에서, 제2 회로 패턴층(274)을 덮는 보호층(280)을 형성한다. 보호층(280)은 일 예로서, 드라이 필름층을 적용할 수 있다. 그 결과, 도 2j에 도시되는 바와 같은 제2 중간 구조물(400)을 형성할 수 있다.
도 2k를 참조하면, 제2 중간 구조물(400)로부터 절연 코어층(201) 및 캐리어 구리층(202)를 분리하여, 베이스 구리층(203) 상에 범프층(242), 제1 회로 패턴층(244), 비아(272) 및 제2 회로 패턴층(274)가 적층되는 적층 구조물(500)을 형성할 수 있다. 이때, 층간 절연 패턴층(255)는 제1 회로패턴층(244) 및 비아(244)를 매몰하며, 보호층(280)은 제2 회로 패턴층(280)을 덮을 수 있다.
도 2l을 참조하면, 적층 구조물(500)로부터 베이스 구리층(203)을 식각한다. 상기 식각은 구리 식각액을 사용하는 습식 공정으로 진행될 수 있다. 이어서, 보호층(280) 및 희생패턴층(215)를 제거한다. 보호층(280) 및 희생패턴층(215)의 제거는 순차적 또는 동시에 진행될 수 있다. 희생패턴층(215)이 폴리이미드층과 같은 폴리머 재질일 때, 희생패턴층(215)의 제거 공정은 퍼망간산, 수산화나트륨, 수산화칼륨 등의 식각액을 사용하는 습식 식각 공정으로 진행될 수 있다. 그 결과, 층간 절연 패턴층(255)의 양면에, 제1 시드패턴층(225) 및 제2 시드패턴층(265)이 노출될 수 있다.
도 2m을 참조하면, 층간 절연 패턴층(255)의 양면에 노출되는 제1 시드패턴층(225) 및 제2 시드패턴층(265)을 식각하여 제거한다. 이때, 범프층(242) 및 제2 회로 패턴층(274)이 제1 및 제2 시드 패턴층(225, 265)의 제거량만큼 식각될 수 있다.
도 2n을 참조하면, 층간 절연 패턴층(255)의 양쪽 면 상에서 범프층(242) 및 제2 회로 패턴층(274)을 선택적으로 노출하는 솔더레지스트 패턴층(290)을 형성할 수 있다.
상술한 공정을 통하여 본 출원의 실시 예에 따르는 구리 범프를 구비하는 인쇄회로기판을 제조할 수 있다. 상술한 바와 같이, 본 출원의 실시 예에 따르면, 캐리어 기판을 이용하여 인쇄회로기판 공정을 시작하되, 상기 캐리어 기판 상에서 제거가능한 희생패턴층을 이용하여, 범프층을 공정 초기 단계에 형성할 수 있다. 또한, 상기 희생패턴층을 이용하여 범프 도금층과 회로 패턴층을 한번에 형성할 수 있다. 이에 의해, 범프 형성 공정을 인쇄회로기판 공정의 후반부에 진행할 때 발생할 수 있는, 범프와 하단 패드(또는 회로층) 사이의 정합성 저하 문제를 해결할 수 있다. 상기 정합성 저하는 범프와 하단 패드와의 정렬 오차 문제 또는 범프와 하단 패드와이 접착성 문제 등을 포함할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 컨택 패턴, 20: 트렌치 패턴,
200: 캐리어 기판,
201: 절연 코어층, 202: 캐리어 구리층,
203: 베이스 구리층, 210: 희생층, 215: 희생패턴층,
220: 제1 시드구리층, 235: 레지스트 패턴층,
242: 범프층, 244: 제1 회로 패턴층,
255: 층간 절연 패턴층, 260: 제2 시드구리층,
272: 비아, 274: 제2 회로 패턴층,
280: 보호층, 290: 솔더레지스트 패턴층.

Claims (14)

  1. (a) 절연 코어층 및 상기 절연 코어층 상에 배치되는 베이스 구리층을 포함하는 캐리어 기판을 제공하는 단계;
    (b) 상기 베이스 구리층의 상면에, 상기 베이스 구리층의 적어도 일부분을 노출시키는 컨택 패턴을 구비하는 제거가능한 희생패턴층 및 제1 시드패턴층을 형성하되, 상기 제1 시드패턴층은 상기 희생패턴층의 상면에 배치되는 단계;
    (c) 상기 제1 시드패턴층 상에 상기 컨택 패턴의 홀 크기 보다 넓은 폭의 홀 크기를 가지는 트렌치 패턴을 구비하는 레지스트 패턴층을 형성하는 단계;
    (d) 도금법에 의해 상기 컨택 패턴을 채우는 범프층 및 상기 트렌치 패턴을 채우는 제1 회로 패턴층을 형성하는 단계;
    (e) 상기 레지스트 패턴층을 제거한 후에, 상기 제1 회로 패턴층을 매몰하는 절연층을 형성하여 중간 구조물을 제조하는 단계;
    (f) 상기 중간 구조물로부터 상기 절연 코어층을 분리하여, 상기 베이스 구리층 상에 상기 범프층 및 상기 제1 회로 패턴층이 적층되는 적층 구조물을 형성하는 단계; 및
    (g) 상기 적층 구조물로부터 상기 베이스 구리층을 제거하는 단계;
    (h) 상기 제1 시드패턴층과의 식각 선택비를 이용하여 상기 희생패턴층을 제거하는 단계;
    (i) 상기 절연층 상에서 상기 제1 시드패턴층을 제거하는 단계를 포함하고,
    상기 희생패턴층은 폴리머 계열의 물질이며, 상기 제1 시드패턴층은 구리 재질로 이루어지는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  2. 제1 항에 있어서,
    (b) 단계는
    (b1) 상기 베이스 구리층의 상면에 희생층 및 제1 시드구리층을 적층하는 단계;
    (b2) 상기 제1 시드구리층 상에 드라이 필름 패턴을 형성하는 단계; 및
    (b3) 상기 드라이 필름 패턴을 식각 마스크로 사용하여, 상기 제1 시드구리층 및 상기 희생층을 식각하는 단계를 포함하되,
    상기 희생패턴층은 상기 범프층에 대응되는 폭 및 높이를 가지는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  3. 제2 항에 있어서,
    상기 제1 시드구리층은 화학도금에 의해 형성되는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  4. 제1 항에 있어서,
    (b) 단계는
    (b1) 상기 베이스 구리층의 상면에 희생층 및 제1 시드구리층을 적층하는 단계; 및
    (b2) 상기 제1 시드구리층 상부에 레이저 가공용 마스크 패턴층을 형성하는 단계; 및
    (b3) 상기 마스크 패턴층을 이용하여 상기 제1 시드구리층 및 상기 희생층을 레이저 가공하는 단계를 포함하되,
    상기 희생패턴층은 상기 범프층에 대응되는 폭 및 높이를 가지는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  5. 제1 항에 있어서,
    (b) 단계는
    (b1) 상기 베이스 구리층의 상면에 희생층 및 제1 시드구리층을 적층하는 단계; 및
    (b2) 상기 제1 시드구리층 및 상기 희생층을 마스크 패턴층을 이용하지 않고 직접 레이저 가공하는 단계를 포함하되,
    상기 희생패턴층은 상기 범프층에 대응되는 폭 및 높이를 가지는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  6. 제4 항 또는 제5 항에 있어서,
    상기 제1 시드구리층은 화학도금에 의해 형성되는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  7. 제2 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 희생층은 폴리이미드 재질로 이루어지는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  8. 제1 항에 있어서,
    (c) 단계는
    (c1) 상기 희생패턴층 및 상기 제1 시드패턴층이 형성된 베이스 구리층 상에 드라이 필름층을 압착 형성하는 단계;
    (c2) 상기 드라이 필름층을 패터닝하여, 상기 제1 시드패턴층 상에 상기 트렌치 패턴을 구비하는 드라이 필름 패턴층을 형성하되,
    상기 트렌치 패턴의 내부에 상기 컨택 패턴이 위치하도록 형성되는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  9. 제1 항에 있어서,
    (d) 단계는 1회의 도금 공정에 의해,
    상기 범프층과 상기 제1 회로 패턴층을 일체로 형성하는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  10. 제1 항에 있어서,
    (d) 단계는
    상기 희생패턴층 및 상기 레지스트 패턴층을 이용하는 SAP(semi-additive process) 또는 MSAP(modified semi-additive process)에 의해 진행되는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  11. 제1 항에 있어서,
    (d) 단계는
    (d1) 상기 희생패턴층 및 상기 레지스트 패턴층을 이용하여 상기 범프층 및 상기 제1 회로 패턴층을 형성하는 단계;
    (d2) 상기 레지스트 패턴층을 제거하는 단계;
    (d3) 상기 제1 시드패턴층 상에서 상기 제1 회로 패턴층을 매몰하는 상기 절연층 및 상기 절연층 상에 배치되는 시드구리층을 적층하는 단계;
    (d4) 상기 절연층 및 상기 시드구리층을 가공하여 상기 제1 회로 패턴층을 노출시키는 비아홀을 형성하는 단계; 및
    (d5) 도금법에 의해 상기 비아홀을 채우는 비아 및 상기 시드구리층 상에 배치되는 제2 회로 패턴층을 형성하는 단계를 포함하는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  12. 제11 항에 있어서,
    (d6) 상기 시드구리층 상에서 상기 제2 회로 패턴층을 덮는 보호층을 형성하는 단계를 더 포함하는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  13. 제1 항에 있어서,
    (i) 단계는
    상기 제1 회로 패턴층을 상기 절연층 내에 매몰시키고, 상기 범프층을 상기 제1 회로 패턴층 상부에 노출시키는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
  14. 제13 항에 있어서,
    상기 절연층 상에서, 상기 범프층을 선택적으로 노출하는 솔더레지스트 패턴층을 형성하는 단계를 더 포함하는
    구리 범프를 구비하는 인쇄회로기판의 제조 방법.
KR1020150061784A 2015-04-30 2015-04-30 구리 범프를 구비하는 인쇄회로기판의 제조 방법 KR101720516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150061784A KR101720516B1 (ko) 2015-04-30 2015-04-30 구리 범프를 구비하는 인쇄회로기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061784A KR101720516B1 (ko) 2015-04-30 2015-04-30 구리 범프를 구비하는 인쇄회로기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160130022A KR20160130022A (ko) 2016-11-10
KR101720516B1 true KR101720516B1 (ko) 2017-04-03

Family

ID=57484506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061784A KR101720516B1 (ko) 2015-04-30 2015-04-30 구리 범프를 구비하는 인쇄회로기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101720516B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288806A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
KR101416042B1 (ko) * 2012-08-31 2014-07-08 주식회사 심텍 인쇄회로기판 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288806A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
KR101416042B1 (ko) * 2012-08-31 2014-07-08 주식회사 심텍 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20160130022A (ko) 2016-11-10

Similar Documents

Publication Publication Date Title
US8119516B2 (en) Bump structure formed from using removable mandrel
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR101005504B1 (ko) 배선 기판의 제조 방법
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US10820426B2 (en) Carrier substrate
WO2009023284A2 (en) Interconnection element with plated posts formed on mandrel
TW201021102A (en) Coreless substrate package with symmetric external dielectric layers
US9117697B2 (en) Semiconductor substrate and method for making the same
KR20170009128A (ko) 회로 기판 및 그 제조 방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US8186043B2 (en) Method of manufacturing a circuit board
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101720516B1 (ko) 구리 범프를 구비하는 인쇄회로기판의 제조 방법
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
US9955578B2 (en) Circuit structure
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR20170078597A (ko) 제한된 솔더 상호 연결 패드들을 가진 회로 보드
KR20090091441A (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR101138592B1 (ko) 미세 피치 범프를 구비한 기판과 이의 제조 방법
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2018019077A (ja) プリント回路基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 4