JP2018019077A - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP2018019077A
JP2018019077A JP2017131564A JP2017131564A JP2018019077A JP 2018019077 A JP2018019077 A JP 2018019077A JP 2017131564 A JP2017131564 A JP 2017131564A JP 2017131564 A JP2017131564 A JP 2017131564A JP 2018019077 A JP2018019077 A JP 2018019077A
Authority
JP
Japan
Prior art keywords
metal post
printed circuit
circuit board
protective layer
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017131564A
Other languages
English (en)
Other versions
JP7099789B2 (ja
Inventor
リ、チャン−ボ
Chang Bo Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018019077A publication Critical patent/JP2018019077A/ja
Application granted granted Critical
Publication of JP7099789B2 publication Critical patent/JP7099789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】本発明は、プリント回路基板を提供する。【解決手段】本発明の実施例に係るプリント回路基板は、絶縁層と、上記絶縁層の内部に形成され、上記絶縁層の一面から露出した回路パターンと、上記回路パターン上に形成される第1金属ポストと、上記回路パターン上に形成される接続部と、上記絶縁層上に形成され、上記第1金属ポストの一部が露出するように開口部が形成された第1保護層と、上記第1保護層に形成された開口部から露出する第1金属ポスト上に形成される第2金属ポストと、を含み、上記第1金属ポストの高さは、上記第1保護層の高さよりも高く形成されることができる。【選択図】図1

Description

本発明は、プリント回路基板に関する。
電子部品の高機能化、軽薄短小化への要求に伴って、電子部品の内部に装着されるプリント回路基板においても高機能化、軽薄短小化が要求されている。プリント回路基板の軽薄短小化のためには、回路パターンを微細に設計し、内部に様々な機能を担う半導体素子を配置して高機能化を実現している。
プリント回路基板の内部に半導体素子を配置するためには、基板の内部にキャビティを形成することができ、キャビティの下部にバンプ構造物を形成して、半導体素子と回路パターンとの間の電気的な信号伝逹を可能にすることができる。
一方、チップが配置されたプリント回路基板は、上下に積層されることにより積層型パッケージ又はパッケージオンパッケージ(POP、Package On Package)等の半導体パッケージを形成することができる。
なお、積層型パッケージの場合は、チップの厚さにより上下パッケージ間の間隔が一定に維持され積層される構造であって、一定の間隔を維持するために金属ポスト等の構造物を用いることができる。
韓国公開特許第2010−0043456号公報
本発明の一側面に係るプリント回路基板は、金属ポスト上に金属ポストが形成され、電子素子に接続される接続部を含むことができる。ここで、接続部と下部金属ポストの高さを同一に形成することで、接続部及び、金属ポストの一部を露出させる保護層の厚さを容易に調整することができる。
本発明の第1実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第1実施例に係るプリント回路基板の一部を拡大した拡大図である。 本発明の第2実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第2実施例に係るプリント回路基板の一部を拡大した拡大図である。 本発明の第3実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の一実施例に係るプリント回路基板の製造工程の一工程を概略的に示す断面図である。 図6aに示す工程の次の工程を示す図である。 図6bに示す工程の次の工程を示す図である。 図6cに示す工程の次の工程を示す図である。 図6dに示す工程の次の工程を示す図である。 図6eに示す工程の次の工程を示す図である。 図6fに示す工程の次の工程を示す図である。 図6gに示す工程の次の工程を示す図である。
本明細書で使用した用語は、ただ特定の実施例を説明するために使用したものであり、本発明を限定するものではない。単数の表現は、文脈上明白に異なる意味ではない限り、複数の表現を含む。
本願において、ある部分がある構成要素を「含む」とする場合、これは特に言及しない限り、他の構成要素を除外することではなく、他の構成要素をさらに含むことができることを意味する。
また、明細書の全般において、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
本明細書において、第1、第2等の用語は、多様な構成要素を説明するために使用され、上記構成要素が上記用語により限定されることはない。上記用語は、一つの構成要素を他の構成要素から区別する目的にだけに使用される。
図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意で示したものであって、本発明が必ずしもそれらに限定されることはない。
以下に、本発明に係るプリント回路基板及びその製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これについての重複説明を省略する。
[実施例]
[第1実施例]
図1は、本発明の第1実施例に係るプリント回路基板1000を概略的に示す断面図であり、図2は、本発明の第1実施例に係るプリント回路基板1000の一部を拡大した拡大図である。
図1及び図2を参照すると、第1実施例に係るプリント回路基板1000は、回路パターン1と、絶縁層10と、第1保護層20と、第1金属ポスト100と、第2金属ポスト200と、接続部300と、を含む。
回路パターン1は、絶縁層10の内部に形成され、絶縁層10から一面が露出するように形成されることができる。
第1金属ポスト100は、回路パターン1上に形成可能であり、絶縁層10から露出された一面に形成されることができる。
第1金属ポスト100は、一定の高さで形成され、パッケージ上にパッケージを積層するに使用されることができる。
接続部300は、絶縁層10から一面が露出された回路パターン1の一面に形成されることができ、電子素子が配置され、電子素子との電気的な信号伝逹を必要とする回路パターン1上に形成されることができる。
接続部300は、プリント回路基板1000に配置される電子素子との電気的な接続のために、絶縁層10から突出して形成されることができる。
一方、接続部300の高さh1は、第1金属ポスト100の高さh2と実質的に同一の高さで形成されることができる。
第1保護層20は、絶縁層10上に形成され、第1金属ポスト100の一部または接続部300の一部が露出するように、開口部を形成することができる。
第1保護層20から第1金属ポスト100の一部または接続部300の一部が露出するように、第1保護層20の一部をエッチングして除去することができる。
したがって、第1金属ポスト100の高さは、上記第1保護層20の高さよりも高く形成されることができる。
第1保護層20は、ソルダーレジスト層を含む概念である。
第2金属ポスト200は、第1金属ポスト100上に形成可能であり、例えば、第1保護層20の開口部から一部が露出した第1金属ポスト100上に形成されることができる。
第1金属ポスト100を形成した後に第2金属ポスト200が形成され、第1金属ポスト100の幅W1と第2金属ポスト200の幅W2とは互いに異なってもよい。
本発明の第1実施例に係るプリント回路基板において、第1金属ポスト100の幅W1は、第2金属ポスト200の幅W2よりも狭く形成されることができる。
第1金属ポスト100と第2金属ポスト200は、同一の材質で形成されてもよく、または相互異なる材質で形成されてもよい。
第1金属ポスト100と第2金属ポスト200は、実質的に同一の高さで形成されることができる。第1金属ポスト100の高さまたは第2金属ポスト200の高さは、上記回路パターン1の高さよりも高く形成されることができる。第1金属ポスト100または第2金属ポスト200は、銅(Cu)で形成されることができ、その材質に制限はない。
第2保護層30は、第1保護層20上に形成可能であり、接続部300の側面及び第2金属ポスト200の一部が露出するように、開口部が形成されることができる。
本発明の実施例によれば、金属ポストと接続部との高さの差による保護層の高さを異なるように形成することが容易である。
金属ポストの高さが接続部の高さよりも高く形成される場合、金属ポストの周辺に形成される保護層は接続部の周辺よりも厚く形成される必要がある。
従来技術によれば、位置に応じて保護層のエッチングの程度を異なるようにして、金属ポストの周辺に形成される保護層を接続部の周辺よりも厚く形成している。
上記のように、エッチングの程度を位置に応じて異なるようにすることは、保護層の厚さが均一に形成されないという問題点を有する。
本発明の実施例によれば、接続部300を第1金属ポスト100と同一の高さで形成し、接続部と金属ポストとの高さの差による第1保護層のエッチングの深さの制御問題を解決することができる。
[第2実施例]
図3は、本発明の第2実施例に係るプリント回路基板2000を概略的に示す断面図であり、図4は、本発明の第2実施例に係るプリント回路基板2000の一部を拡大した拡大図である。
図3及び図4を参照すると、第2実施例に係るプリント回路基板2000において、第1金属ポスト100の幅W1は、第2金属ポスト200の幅W2よりも広く形成されることができる。
第2金属ポスト200は、第1金属ポスト100が形成された後に形成され、その幅が異なる。
[第3実施例]
図5は、本発明の第3実施例に係るプリント回路基板3000を概略的に示す断面図である。
図5を参照すると、第3実施例に係るプリント回路基板3000は、第2金属ポスト200上に形成される第3金属ポスト400をさらに含むことができる。
一方、本発明の一実施例に係るプリント回路基板に形成される金属ポストは、その積層数を制限せずに形成することができる。
<プリント回路基板の製造方法>
図6aから図6hは、本発明の一実施例に係るプリント回路基板の製造工程を概略的に示す断面図である。
以下では、図6aから図6hを参照して、本発明の一実施例に係るプリント回路基板の製造工程を説明する。
図6aを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、回路パターン1が形成された絶縁層10の一面にシード層7を形成するステップを含むことができる。
一方、絶縁層10に回路パターン1を形成する方法は、アディティブ法(additive process)、セミアディティブ法(SAP、semi additive process)、モディファイドセミアディティブ法(MSAP、modified semi additive process)、サブトラックティブ法(Subtractive Process)等を用いて形成することができ、その方法に制限はない。
シード層7を形成するステップにおいてシード層7は、デタッチコア基板が除去された絶縁層10の一面に形成されることができる。
図6bを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、シード層7上に第1金属ポスト100、接続部300を形成するステップを含むことができる。
第1金属ポスト100、接続部300を形成するステップにおいて、第1金属ポスト100と接続部300は、回路パターンを形成する方式と同一のメッキ工程により行われることができる。
第1金属ポスト100、接続部300は、同一のメッキ工程により形成され、その高さが実質的に同一に形成されることができる。
図6cを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、シード層7を除去するステップを含むことができる。
シード層7は、エッチング液を用いて除去することができ、エッチング液は、シード層7のみを選択的に除去することができる。
図6dを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、シード層7が除去された絶縁層10の一面に第1保護層20を形成するステップを含むことができる。
第1保護層20は、第1金属ポスト100及び接続部300の高さよりも高い高さS1で絶縁層10上に積層されることができる。
図6eを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、接続部300の一部と第1金属ポスト100の一部とが第1保護層20から露出するように、第1保護層20をエッチングするステップを含むことができる。
第1金属ポスト100の高さと接続部300の高さとは、実質的に同一であるので、接続部300の周辺に形成される第1保護層20の高さと第1金属ポスト100の周辺に形成される第1保護層20の高さを異なるように形成する必要がない。
図6fを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、第1金属ポスト100上に第2金属ポスト200を形成するステップを含むことができる。
第2金属ポスト200は、第1金属ポスト100上に形成され、一定の高さ以上の金属ポストを形成することができる。
図6gを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、第1保護層20上に第2保護層30を形成するステップを含むことができる。
第2保護層30は、電子素子を配置するための空間を確保して形成することができる。このため、第2保護層30は、第2金属ポスト200上に形成され、接続部300上の電子素子が配置される部分を除いて形成されることが好ましい。
図6hを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、第2保護層30の一部をエッチングして第2金属ポスト200の一部が露出するように開口部35を形成するステップを含むことができる。
第2金属ポスト200の一部が露出されて、電気的な接続が可能となるようにできる。
本発明の実施例に係るプリント回路基板の製造工程は、金属ポストと接続部との高さの差による周辺の保護層の厚さの制御問題をより容易に解決することができる。
本発明の実施例に係るプリント回路基板は、金属ポストが多重積層される構造を有することができ、金属ポストが単一の構造物で形成される構造に比べてプリント回路基板の積層をより安定に行うことができる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載の本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
1 回路パターン
10 絶縁層
20 第1保護層
30 第2保護層
35 開口部
100 第1金属ポスト
200 第2金属ポスト
300 接続部
1000、2000、3000 プリント回路基板

Claims (11)

  1. 絶縁層と、
    前記絶縁層の内部に形成され、前記絶縁層の一面から露出する回路パターンと、
    前記回路パターン上に形成される第1金属ポストと、
    前記回路パターン上に形成される接続部と、
    前記絶縁層上に形成され、前記第1金属ポストまたは前記接続部の一部が露出するように開口部が形成された第1保護層と、
    前記第1保護層に形成された開口部から露出する第1金属ポスト上に形成される第2金属ポストと、を含み、
    前記第1金属ポストの高さは、前記第1保護層の高さよりも高く形成されるプリント回路基板。
  2. 第1金属ポストの高さと前記接続部の高さは、実質的に同一である請求項1に記載のプリント回路基板。
  3. 第1金属ポストの幅は、第2金属ポストの幅よりも狭い請求項1または請求項2に記載のプリント回路基板。
  4. 第1金属ポストの幅は、第2金属ポストの幅よりも広い請求項1または請求項2に記載のプリント回路基板。
  5. 前記第1保護層上に、前記接続部の一部及び前記第2金属ポストの一部が露出するように開口部が形成された第2保護層をさらに含む請求項1から請求項4の何れか一項に記載のプリント回路基板。
  6. 前記第2金属ポスト上に形成される第3金属ポストをさらに含む請求項1から請求項5の何れか一項に記載のプリント回路基板。
  7. 前記第1金属ポストまたは前記第2金属ポストは、銅(Cu)で形成される請求項1から請求項6の何れか一項に記載のプリント回路基板。
  8. 前記第1金属ポストまたは前記第2金属ポストが、相互異なる材質で形成される請求項1から請求項6の何れか一項に記載のプリント回路基板。
  9. 前記第1金属ポストと前記第2金属ポストが、実質的に同一の高さで形成される請求項1から請求項8の何れか一項に記載のプリント回路基板。
  10. 前記第1金属ポストと前記第2金属ポストの高さが、互いに異なる高さで形成される請求項1から請求項8の何れか一項に記載のプリント回路基板。
  11. 前記第1金属ポストの高さまたは前記第2金属ポストの高さは、前記回路パターンの高さよりも高く形成される請求項1から請求項10の何れか一項に記載のプリント回路基板。
JP2017131564A 2016-07-28 2017-07-04 プリント回路基板 Active JP7099789B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0096084 2016-07-28
KR1020160096084A KR102559345B1 (ko) 2016-07-28 2016-07-28 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2018019077A true JP2018019077A (ja) 2018-02-01
JP7099789B2 JP7099789B2 (ja) 2022-07-12

Family

ID=61075174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017131564A Active JP7099789B2 (ja) 2016-07-28 2017-07-04 プリント回路基板

Country Status (2)

Country Link
JP (1) JP7099789B2 (ja)
KR (1) KR102559345B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210115188A (ko) * 2020-03-12 2021-09-27 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US20080164605A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Multi-chip package
JP2011054652A (ja) * 2009-08-31 2011-03-17 Toppan Printing Co Ltd 半導体装置及びその製造方法
JP2015088583A (ja) * 2013-10-30 2015-05-07 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009067B1 (ko) 2008-10-20 2011-01-18 삼성전기주식회사 솔더 범프를 갖는 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US20080164605A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Multi-chip package
JP2011054652A (ja) * 2009-08-31 2011-03-17 Toppan Printing Co Ltd 半導体装置及びその製造方法
JP2015088583A (ja) * 2013-10-30 2015-05-07 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
KR102559345B1 (ko) 2023-07-25
KR20180013018A (ko) 2018-02-07
JP7099789B2 (ja) 2022-07-12

Similar Documents

Publication Publication Date Title
US9806050B2 (en) Method of fabricating package structure
US9510453B2 (en) Package carrier
US20140239490A1 (en) Packaging substrate and fabrication method thereof
US9578750B2 (en) Package carrier and manufacturing method thereof
US9899235B2 (en) Fabrication method of packaging substrate
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
US9204546B2 (en) Circuit board and manufacturing method thereof
US9247654B2 (en) Carrier substrate and manufacturing method thereof
US20180130727A1 (en) Fabrication method of electronic package
US20150373833A1 (en) Printed circuit board and method of manufacturing the same
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20160163626A1 (en) Interposer substrate and method of fabricating the same
US20130213692A1 (en) Fabricating method of circuit board and circuit board
JP2018019077A (ja) プリント回路基板
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI484600B (zh) 無核心封裝基板及其製法
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
US9955578B2 (en) Circuit structure
US9905519B1 (en) Electronic structure process
KR102568249B1 (ko) 인쇄회로기판
TWI721616B (zh) 半導體裝置、電路板結構及其製作方法
KR101150489B1 (ko) 반도체패키지 및 그 제조방법
US10002839B2 (en) Electronic structure, and electronic structure array
KR102091619B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220309

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220309

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220318

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7099789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150