KR102559345B1 - 인쇄회로기판 - Google Patents
인쇄회로기판 Download PDFInfo
- Publication number
- KR102559345B1 KR102559345B1 KR1020160096084A KR20160096084A KR102559345B1 KR 102559345 B1 KR102559345 B1 KR 102559345B1 KR 1020160096084 A KR1020160096084 A KR 1020160096084A KR 20160096084 A KR20160096084 A KR 20160096084A KR 102559345 B1 KR102559345 B1 KR 102559345B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal post
- printed circuit
- circuit board
- protective layer
- height
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 인쇄회로기판은 절연층, 상기 절연층의 내부에 형성되어 상기 절연층의 일면으로 노출된 회로패턴, 상기 회로패턴 상에 형성되는 제1 금속포스트, 상기 회로패턴 상에 형성되는 접속부, 상기 절연층 상에 형성되고, 상기 제1 금속포스트의 일부를 노출하도록 개구부가 형성된 제1 보호층 및 상기 제1 보호층에 형성된 개구부로 노출된 제1 금속포스트 상에 형성되는 제2 금속포스트를 포함하되, 상기 제1 금속포스트의 높이는 상기 제1 보호층의 높이보다 높게 형성될 수 있다.
Description
본 발명은 인쇄회로기판에 관한 것이다.
전자 부품의 고기능화, 경박 단소화 등의 요구에 따라, 전자 부품 내부에 장착되는 인쇄회로기판 또한 고기능화, 경박단소화가 요구되고 있다. 인쇄회로기판은 경박 단소화를 위해 회로패턴은 미세하게 설계되고, 내부에는 다양한 기능을 수행하는 반도체 소자들을 배치하여 고기능화를 구현하고 있다.
인쇄회로기판의 내부에 반도체 소자를 배치하기 위해서, 기판 내부에는 캐비티가 형성될 수 있으며, 캐비티 하부에는 범프 구조물이 형성되어 반도체 소자와 회로패턴 간 전기적 신호전달을 가능하게 할 수 있다.
한편, 칩이 배치된 인쇄회로기판은 상하 적층되어 적층형 패키지 또는 패키지 온 패키지(POP, Package On Package) 등과 같은 반도체 패키지를 형성할 수도 있다.
적층형 패키지는 칩의 두께로 인하여 상하 패키지 간 일정 간격이 유지되어 적층된 구조이며, 일정 간격 유지를 위해 금속포스트와 같은 구조물이 이용될 수도 있다.
본 발명의 일측면에 따른 인쇄회로기판은 금속포스트 상에 금속포스트가 형성되고, 전자 소자와 연결될 수 있는 접속부를 포함할 수 있다. 여기서, 접속부와 하부 금속포스트의 높이가 동일하게 형성됨으로써, 접속부와 금속포스트의 일부를 노출시킬 수 있는 보호층 두께를 용이하게 조절할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 일부분을 확대한 확대도이다.
도 3은 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 인쇄회로기판의 일부분을 확대한 확대도이다.
도 5는 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 일부분을 확대한 확대도이다.
도 3은 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 인쇄회로기판의 일부분을 확대한 확대도이다.
도 5는 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
제1
실시예
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 개략적으로 나타낸 단면도이다. 도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)의 일부분을 확대한 확대도이다.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 인쇄회로기판(1000)은 회로패턴(1), 절연층(10), 제1 보호층(20), 제1 금속포스트(100), 제2 금속포스트(200), 접속부(300)를 포함한다.
회로패턴(1)은 절연층(10)의 내부에 형성되어 절연층(10)에 대하여 일면이 노출될 수 있다.
제1 금속포스트(100)는 회로패턴(1) 상에 형성될 수 있으며, 절연층(10)에 대하여 노출된 일면에 형성될 수 있다. 제1 금속포스트(100)는 일정 높이로 형성되어, 패키지 상에 패키지를 적층하는 데 이용될 수 있다.
접속부(300)는 절연층(10)에 대하여 일면이 노출된 회로패턴(1)의 일면에 형성될 수 있으며, 전자소자가 배치되어 전자소자와 전기적 신호전달이 필요한 회로패턴(1) 상에 형성될 수 있다.
접속부(300)는 인쇄회로기판(1000)에 배치될 수 있는 전자소자와 전기적 연결이 가능하도록 절연층(10)에 대하여 돌출되어 형성될 수 있다.
한편, 접속부(300)의 높이(h)는 제1 금속포스트(100)의 높이(h2)와 실질적으로 동일한 높이로 형성될 수 있다.
제1 보호층(20)은 절연층(100) 상에 형성되고, 제1 금속포스트(100)의 일부 또는 접속부(300)의 일부를 노출하도록 개구부가 형성될 수 있다.
제1 보호층(20)에 대하여 제1 금속포스트(100)의 일부 또는 접속부(300)의 일부가 노출되기 위해, 제1 보호층(20)의 일부가 에칭(etching)으로 제거될 수 있다.
따라서, 제1 금속포스트(100)의 높이는 상기 제1 보호층(20)의 높이보다 높게 형성될 수 있다.
제1 보호층(20)은 솔더레지스트층(solder-resist layer)을 포함하는 개념이다.
제2 금속포스트(200)는 제1 금속포스트(100) 상에 형성될 수 있으며, 예를 들면, 제1 보호층(20)의 개구부로 일부가 노출된 제1 금속포스트(100) 상에 형성될 수 있다.
제1 금속포스트(100)를 형성한 후 제2 금속 포스트(200)가 형성되어 제1 금속포스트(100)의 폭(W1)과 제2 금속 포스트(200)의 폭(W2)은 상이할 수 있다(W1≠W2).
본 발명의 제1 실시예에 따른 인쇄회로기판에서, 제1 금속포스트(100)의 폭 (W1)은 제2 금속포스트(200)의 폭(W2)보다 좁게 형성될 수 있다 (W1〈 W2).
제1 금속포스트(100) 또는 제2 금속포스트(200)는 동일한 재질로 형성될 수 있으며 또한, 상호 다른 재질로도 형성될 수 있다.
제1 금속포스트(100)와 제2 금속포스트(200)는 실질적으로 동일한 높이로 형성될 수 있다. 제1 금속포스트(100)의 높이 또는 제2 금속포스트(200)의 높이는 상기 회로패턴(1)의 높이보다 높게 형성될 수 있다. 제1 금속포스트(100) 또는 제2 금속포스트(200)는 구리(Cu)로 형성될 수 있으나 그 재질은 제한되지 않는다.
제2 보호층(30)은 제1 보호층(20) 상에 형성될 수 있으며, 접속부(300) 측면 및 제2 금속포스트(200)의 일부분이 노출되도록 개구부가 형성될 수 있다.
본 발명의 실시예에 따르면, 금속포스트와 접속부의 높이차에 따른 보호층의 높이의 차를 보다 용이하게 제어할 수 있다.
금속포스트의 높이가 접속부의 높이 보다 높게 형성되어, 금속포스트 주변에 형성되는 보호층을 접속부 주변보다 두껍게 형성되어야 한다.
종래기술은 위치에 따라 보호층의 에칭(etching) 정도를 달리하여 금속포스트 주변에 형성되는 보호층을 접속부 주변보다 두껍게 형성하고 있다.
상기와 같은 문제점은 에칭 정도를 위치에 따라 달리함에 따라 보호층의 두께가 균일하게 형성되지 않는 문제점이 있다.
본 발명의 실시예에 따르면, 접속부(300)를 제1 금속포스트(100)와 동일한 높이로 형성하여, 접속부와 금속포스트의 높이차에 따른 제1 보호층의 에칭(etching) 깊이 제어 문제를 해결할 수 있다.
제2
실시예
도 3은 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)을 개략적으로 나타낸 단면도이다. 도 4는 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)의 일부분을 확대한 확대도이다.
도 3 및 도 4를 참조하면, 제2 실시예에 따른 인쇄회로기판(2000)에 있어서, 제1 금속포스트(100)의 폭(W1)은 제2 금속포스트(200)의 폭(W2)보다 넓게 형성될 수 있다(W1〉W2).
제2 금속포스트(200)는 제1 금속포스트(100) 형성 후 형성되어, 그 폭이 상이하다.
제3
실시예
도 5는 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)을 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 제3 실시예에 따른 인쇄회로기판(3000)은 제2 금속포스트(200) 상에 형성되는 제3 금속포스트(400)이 더 포함될 수 있다.
한편, 본 발명의 일 실시예에 따른 인쇄회로기판에 형성된 금속포스트는 그 적층 수를 제한하지 않고 형성될 수 있다.
인쇄회로기판의 제조방법
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다.
이하에서는, 도 6a 내지 도 6h를 참조하여, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 설명하기로 한다.
도 6a를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 회로패턴(1)이 형성된 절연층(10)이 적층된 일면에 시드층(7)이 형성하는 단계를 포함할 수 있다.
한편, 절연층(10)에 회로패턴(1)을 형성하는 방법은 애디티브 공정(additive process), 세미에디티브 공정(SAP , semi additive process), 모디파이 세미에디티브 공정(MSAP, modified semi additive process), 서브트랙티브 공정(Subtractive Process) 등을 이용하여 형성할 수 있으며 그 방법은 제한되지 않는다.
시드층(7)이 형성하는 단계에서 시드층(7)은 디태치 코어 기판이 제거된 절연층(10)의 일면에 형성될 수 있다.
도 6b를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 시드층(7) 상에 제1 금속포스트(100), 접속부(300)를 형성하는 단계를 포함할 수 있다.
제1 금속포스트(100), 접속부(300)를 형성하는 단계에서 제1 금속포스트(100)와 접속부(300)는 회로패턴을 형성하는 방식과 동일한 도금 공정에 의해 수행될 수 있다.
제1 금속포스트(100), 접속부(300)는 동일한 도금 공정에 의해 형성되어 그 높이가 실질적으로 동일하게 형성될 수 있다.
도 6c를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 시드층(7)을 제거하는 단계를 포함할 수 있다.
시드층(7)은 에칭(etching)액을 이용하여 제거될 수 있으며, 에칭(etching)액은 시드층(7)만 선택적으로 제거할 수 있다.
도 6d를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 시드층(7)이 제거된 절연층(10)의 일면에 제1 보호층(20)을 형성하는 단계를 포함할 수 있다.
제1 보호층(20)은 제1 금속포스트(100) 및 접속부(300)의 높이보다 높은 높이(S1)로 절연층(10) 상에 적층될 수 있다.
도 6e를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 접속부(300)의 일부와 제1 금속포스트(100)의 일부가 제1 보호층(20)에 대하여 노출되도록 제1 보호층(20)을 에칭(etching)하는 단계를 포함할 수 있다.
제1 금속포스트(100)의 높이와 접속부(300)의 높이는 실질적으로 동일하므로, 접속부(300) 주변에 형성되는 제1 보호층(20)의 높이와 제1 금속포스트(100) 주변에 형성되는 제1 보호층(20)의 높이가 달리 형성되지 않아도 된다.
도 6f를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 제1 금속포스트(100) 상에 제2 금속포스트(200)를 형성하는 단계를 포함할 수 있다.
제2 금속 포스트(200)는 제1 금속포스트(100) 상에 형성되어 일정 높이 이상의 금속포스트를 형성할 수 있다.
도 6g를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 제1 보호층(20) 상에 제2 보호층(30)을 형성하는 단계를 포함할 수 있다.
제2 보호층(30)은 전자소자가 배치되기 위한 공간이 형성되도록 형성될 수 있다. 따라서, 제2 보호층(30)은 제2 금속포스트(200) 상에 형성되되, 접속부(300)상 전자소자가 배치되는 부분을 제외하고 형성되는 것이 바람직하다.
도 6h를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 제2 보호층(30)의 일부를 에칭(etching)하여 제2 금속포스트(200)의 일부분이 노출되도록 개구부(35)를 형성하는 단계를 포함 할 수 있다.
제2 금속포스트(200)의 일부분이 노출되어, 전기적 연결이 가능하도록 할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판 제조공정은 금속포스트와 접속부의 높이차로 인하여 주변에 형성되는 보호층의 두께제어 문제를 보다 용이하게 해결할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판은 금속포스트가 다중 적층되는 구조로 형성될 수 있으며, 금속포스트가 단일의 구조물로 형성되는 구조보다 인쇄회로기판의 적층을 보다 안정적으로 수행할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
1: 회로패턴
5: 비아
10: 절연층
20: 제1 보호층
30: 배리어층
35: 개구부
100: 제1 금속포스트
200: 제2 금속포스트
300: 접속부
1000, 2000, 3000: 인쇄회로기판
5: 비아
10: 절연층
20: 제1 보호층
30: 배리어층
35: 개구부
100: 제1 금속포스트
200: 제2 금속포스트
300: 접속부
1000, 2000, 3000: 인쇄회로기판
Claims (11)
- 절연층;
상기 절연층의 내부에 형성되어 상기 절연층의 일면으로 노출된 회로패턴;
상기 회로패턴 상에 형성되는 제1 금속포스트;
상기 회로패턴 상에 형성되는 접속부;
상기 절연층 상에 형성되고, 상기 제1 금속포스트 또는 상기 접속부의 일부를 노출하도록 개구부가 형성된 제1 보호층; 및
상기 제1 보호층에 형성된 개구부로 노출된 제1 금속포스트 상에 형성되는 제2 금속포스트;를 포함하되,
상기 제2 금속 포스트는 상기 제1 금속 포스트의 상면 및 측면의 일부와 상기 제1 보호층의 상면의 일부를 덮으며,
상기 제1 금속포스트의 높이는 상기 제1 보호층의 높이보다 높은, 인쇄회로기판.
- 제1항에 있어서,
제1 금속포스트의 높이와 상기 접속부의 높이는 실질적으로 동일한, 인쇄회로기판.
- 제1항에 있어서,
제1 금속포스트의 폭은 제2 금속포스트의 폭보다 좁은, 인쇄회로기판.
- 삭제
- 제1항에 있어서,
상기 제1 보호층 상에 상기 접속부의 일부분 및 상기 제2 금속포스트의 일부분이 노출되도록 개구부가 형성되는 제2 보호층;을 더 포함하는, 인쇄회로기판.
- 제1항에 있어서,
상기 제2 금속포스트 상에 형성되는 제3 금속포스트;를 더 포함하는, 인쇄회로기판.
- 제1항에 있어서,
상기 제1 금속포스트 또는 상기 제2 금속포스트는 구리(Cu)로 형성되는, 인쇄회로기판. - 제1항에 있어서,
상기 제1 금속포스트 또는 상기 제2 금속포스트는 상호 다른 재질로 형성되는, 인쇄회로기판.
- 제1항에 있어서,
상기 제1 금속포스트와 상기 제2 금속포스트는 실질적으로 동일한 높이로 형성되는, 인쇄회로기판.
- 제1항에 있어서,
상기 제1 금속포스트와 상기 제2 금속포스트는 상이한 높이로 형성되는, 인쇄회로기판.
- 제1항에 있어서,
상기 제1 금속포스트의 높이 또는 상기 제2 금속포스트의 높이는 상기 회로패턴의 높이보다 높게 형성되는, 인쇄회로기판.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160096084A KR102559345B1 (ko) | 2016-07-28 | 2016-07-28 | 인쇄회로기판 |
JP2017131564A JP7099789B2 (ja) | 2016-07-28 | 2017-07-04 | プリント回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160096084A KR102559345B1 (ko) | 2016-07-28 | 2016-07-28 | 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180013018A KR20180013018A (ko) | 2018-02-07 |
KR102559345B1 true KR102559345B1 (ko) | 2023-07-25 |
Family
ID=61075174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160096084A KR102559345B1 (ko) | 2016-07-28 | 2016-07-28 | 인쇄회로기판 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7099789B2 (ko) |
KR (1) | KR102559345B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102679995B1 (ko) * | 2018-11-13 | 2024-07-02 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 구조물 |
KR20210115188A (ko) * | 2020-03-12 | 2021-09-27 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209861A (ja) * | 2004-01-22 | 2005-08-04 | Nippon Steel Corp | ウェハレベルパッケージ及びその製造方法 |
JP2011054652A (ja) * | 2009-08-31 | 2011-03-17 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
JP2015088583A (ja) * | 2013-10-30 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080164605A1 (en) * | 2007-01-08 | 2008-07-10 | United Microelectronics Corp. | Multi-chip package |
KR101009067B1 (ko) | 2008-10-20 | 2011-01-18 | 삼성전기주식회사 | 솔더 범프를 갖는 반도체 패키지 및 그 제조방법 |
-
2016
- 2016-07-28 KR KR1020160096084A patent/KR102559345B1/ko active IP Right Grant
-
2017
- 2017-07-04 JP JP2017131564A patent/JP7099789B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209861A (ja) * | 2004-01-22 | 2005-08-04 | Nippon Steel Corp | ウェハレベルパッケージ及びその製造方法 |
JP2011054652A (ja) * | 2009-08-31 | 2011-03-17 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
JP2015088583A (ja) * | 2013-10-30 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20180013018A (ko) | 2018-02-07 |
JP2018019077A (ja) | 2018-02-01 |
JP7099789B2 (ja) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI533771B (zh) | 無核心層封裝基板及其製法 | |
US9497864B2 (en) | Circuit substrate, semiconductor package and process for fabricating the same | |
KR102472945B1 (ko) | 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
KR101709468B1 (ko) | Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 | |
KR101462770B1 (ko) | 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지 | |
KR102194722B1 (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
TWI624912B (zh) | 於層狀基版上具有嵌埋墊的積體電路封裝系統及其製造方法 | |
US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
US20170033037A1 (en) | Packaging substrate | |
KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
KR102559345B1 (ko) | 인쇄회로기판 | |
KR102306719B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
US9491871B2 (en) | Carrier substrate | |
TWI530240B (zh) | 電路板及其製作方法 | |
KR102473416B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR20150135046A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
KR102240704B1 (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지 | |
KR20170093452A (ko) | 인쇄회로기판 및 이를 포함하는 패키지 기판 | |
US9627224B2 (en) | Semiconductor device with sloped sidewall and related methods | |
KR102568249B1 (ko) | 인쇄회로기판 | |
KR102281458B1 (ko) | 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
KR101618663B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
KR101150489B1 (ko) | 반도체패키지 및 그 제조방법 | |
KR102333097B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |