KR101709468B1 - Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 - Google Patents

Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 Download PDF

Info

Publication number
KR101709468B1
KR101709468B1 KR1020150087683A KR20150087683A KR101709468B1 KR 101709468 B1 KR101709468 B1 KR 101709468B1 KR 1020150087683 A KR1020150087683 A KR 1020150087683A KR 20150087683 A KR20150087683 A KR 20150087683A KR 101709468 B1 KR101709468 B1 KR 101709468B1
Authority
KR
South Korea
Prior art keywords
layer
pattern layer
copper
stud
cavity
Prior art date
Application number
KR1020150087683A
Other languages
English (en)
Other versions
KR20160150244A (ko
Inventor
유문상
강지훈
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020150087683A priority Critical patent/KR101709468B1/ko
Publication of KR20160150244A publication Critical patent/KR20160150244A/ko
Application granted granted Critical
Publication of KR101709468B1 publication Critical patent/KR101709468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

일 실시 예에 따르는 POP 구조용 인쇄회로기판의 제조 방법에 있어서, 절연층 및 상기 절연층의 적어도 일면 상에 배치되는 베이스 구리층을 구비하는 캐리어 기판을 제공한다. 상기 베이스 구리층 상에서 도금법에 의해, 스터드용 구리 패턴층 및 캐비티 제조용 구리 패턴층을 형성한다. 상기 베이스 구리층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층 사이를 매립하는 제1 층간 절연층을 형성한다. 상기 캐리어 기판의 상기 절연층과 상기 베이스 구리층을 서로 분리시켜 상기 베이스 구리층을 노출시키되, 상기 베이스 구리층 상부에 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층이 적층된 중간 구조물을 형성한다. 상기 노출된 베이스 구리층을 시드층으로 이용하는 도금법을 수행하여, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에 제1 회로 패턴층을 형성한다. 상기 캐비티 제조용 구리 패턴층을 선택적으로 제거함으로써, 상기 제1 회로 패턴층을 노출시키는 다이 실장용 캐비티를 형성한다.

Description

POP 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 {PCB for POP structure, method of manufacturing the same and device package using the PCB}
본 발명은 인쇄회로기판(PCB) 및 이를 이용하는 소자 패키지에 관한 것으로, 보다 상세하게는, POP 구조용 인쇄회로기판, 그 제조방법 및 이를 이용하는 소자 패키지에 관한 것이다.
전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 디지털 네트워크의 고도화에 의해, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 정보 단말 기기가 고성능 및 고기능화되고 있으며, 다양한 기능이 하나의 기기에 융합되어 복합화되고 있다.
이와 같이, 전자 기기가 소형화되고 고기능화됨에 따라 인쇄회로기판에 실장되어야 하는 부품 소자 수가 크게 증가하고 있으나, 이에 반해 기판의 면적은 감소되지 않는 추세이다. 오히려, 상술한 소형화의 추세에 따라, 기존의 인쇄회로기판의 두께 및 상기 부품 소자의 두께를 감소할 것을 요청하고 있다.
최근에는, 상술한 요구를 만족시키기 위한 인쇄회로기판의 제조 방법으로서, 소자칩을 인쇄회로기판에 내장하는 임베디드 인쇄회로기판 기술이 등장하게 되었다. 임베디드 인쇄회로기판 기술은 소자칩을 인쇄회로기판에 내장함으로써, 전체 부품의 두께를 감소시키는 데 유리할 수 있다. 이러한 임베디드 인쇄회로기판의 제조 기술의 일 예로서, 한국 공개특허 2012-0070075에 개시된 기술이 있다.
또한, 최근에는 POP(Package On Package) 기술이 보급되고 있다. 서로 다른 복수의 패키지를 순차적으로 적층시키고, 복수의 패키지 사이를 배선을 통해 전기적으로 연결함으로써, 기능적으로 밀접한 소자들을 동일 구조체 내에서 동작시킬 수 있다.
본 발명이 해결하고자 하는 과제는 소자칩을 인쇄회로기판 내에 형성되는 캐비티에 실장함으로써 인쇄회로기판의 두께를 감소시키는 POP 구조용 인쇄회로기판 및 이의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 POP 구조를 구현할 때 상부 패키지와 하부 패키지를 접속시키는 접속 구조물을 미리 구비하는 POP 구조용 인쇄회로기판 및 이의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 소자칩이 실장되는 캐비티 내부에 상기 소자칩과 전기적으로 연결되는 미세 패드 패턴을 구비하는 POP 구조용 인쇄회로기판 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제는 상술한 POP 구조용 인쇄회로기판을 이용하는 소자 패키지를 제공하는 것이다.
일 측면에 따르는 POP 구조용 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 절연층 및 상기 절연층의 적어도 일면 상에 배치되는 베이스 구리층을 구비하는 캐리어 기판을 제공한다. 상기 베이스 구리층 상에서 도금법에 의해, 스터드용 구리 패턴층 및 캐비티 제조용 구리 패턴층을 형성한다. 상기 베이스 구리층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층 사이를 매립하는 제1 층간 절연층을 형성한다. 상기 캐리어 기판의 상기 절연층과 상기 베이스 구리층을 서로 분리시켜 상기 베이스 구리층을 노출시키되, 상기 베이스 구리층 상부에 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층이 적층된 중간 구조물을 형성한다. 상기 노출된 베이스 구리층을 시드층으로 이용하는 도금법을 수행하여, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에 제1 회로 패턴층을 형성한다. 상기 캐비티 제조용 구리 패턴층을 선택적으로 제거함으로써, 상기 제1 회로 패턴층을 노출시키는 다이 실장용 캐비티를 형성한다.
다른 측면에 따르는 POP 구조용 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 절연층 및 상기 절연층의 적어도 일면 상에 배치되는 베이스 구리층을 구비하는 캐리어 기판을 제공한다. 상기 베이스 구리층 상에 도전성 식각 정지층을 형성한다. 상기 도전성 식각 정지층 상에서 도금법에 의해, 캐비티 제조용 구리 패턴층 및 스터드용 구리 패턴층을 형성한다. 상기 도전성 식각 정지층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층 사이를 매립하되, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 상면을 노출시키는 제1 층간 절연층을 형성한다. 상기 캐리어 기판의 상기 절연층과 상기 베이스 구리층을 서로 분리시켜 상기 베이스 구리층을 노출시키되, 상기 베이스 구리층 상부에 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층이 적층된 중간 구조물을 형성한다. 상기 노출된 베이스 구리층을 시드층으로 이용하는 도금법을 수행하여, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에 제1 회로 패턴층을 형성한다. 상기 제1 층간 절연층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 상면을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성한다. 상기 솔더 레지스트층 상에서 상기 캐비티 제조용 구리 패턴층의 상면을 선택적으로 노출시키는 캐비티 개방 마스크 패턴층을 형성한다. 상기 캐비티 개방 마스크 패턴층을 식각 마스크로 이용하여, 상기 캐비티 제조용 구리 패턴층을 식각하여 상기 제1 회로 패턴층을 노출시킨다.
또다른 측면에 따르는 POP 구조용 인쇄회로기판이 개시된다. 상기 인쇄회로기판은 다이 접속 패드 및 스터드 접속 패드를 구비하는 하부 절연층; 및 상기 하부 절연층 상에 배치되며, 상기 스터드 접속 패드와 전기적으로 연결되는 스터드용 구리 패턴층을 내부에 구비하고 상기 다이 접속 패드를 선택적으로 노출시키는 다이 실장용 캐비티를 구비하는 상부 절연층을 구비한다. 이때, 상기 스터드용 구리 패턴층 상에 외부 패키지와의 접속 구조물을 실장한다.
또다른 측면에 따르는 소자 패키지가 개시된다. 상기 소자 패키지는 솔더 구조물에 의해 접속되는 상부 패키지 및 하부 패키지를 구비한다. 상기 하부 패키지는 다이 접속 패드 및 스터드 접속 패드를 구비하는 하부 절연층; 상기 하부 절연층 상에 배치되고, 상기 스터드 접속 패드와 전기적으로 연결되는 스터드용 구리 패턴층을 내부에 구비하고 상기 다이 접속 패드를 선택적으로 노출시키는 다이 실장용 캐비티를 구비하는 상부 절연층; 및 상기 다이 실장용 캐비티 내부에서 상기 다이 접속 패드와 접속하는 소자칩을 구비한다. 상기 스터드용 구리 패턴층 상에 상기 상부 패키지와의 상기 솔더 구조물을 실장한다.
일 실시 예에 따르면, POP 구조물을 구현할 때, 상부 패키지와 하부 패키지를 접속시키는 접속 구조물로서 구리 스터드(stud) 패턴층을 구비하는 인쇄회로기판을 제공할 수 있다.
또한, 인쇄회로기판의 적어도 일부분에 위치하는 층간 절연층에 상기 구리 스터드의 높이에 대응하는 깊이를 가지는 캐비티를 형성하고, 상기 캐비티 내부에 소자칩을 실장할 수 있다. 이를 통해, 소자칩을 보호하기 위한 별도의 몰드층을 생략할 수 있는 장점이 있다.
일 실시 예에 따르는 제조 방법에 따르면, 캐비티 내에 실장되는 소자칩과 전기적으로 연결되는 미세 패드 및 회로 패턴을 인쇄회로기판에 내장형으로 제조할 수 있는 장점이 있다.
상술한 구조를 적용함으로써, 구조적 안정성이 향상되면서도 박형의 POP 구조용 인쇄회로기판 및 이를 이용하는 소자 패키지를 제공할 수 있다.
도 1 내지 도 15는 본 발명의 일 실시 예에 따르는 POP 구조용 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 16은 본 발명의 일 실시 예에 따르는 소자 패키지를 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서 사용되는, 기판 또는 소자칩의 '상면' 또는 '하면'이라는 용어는 관찰자의 시점에서 관측되는 상대적인 개념이다. 따라서, 기판 또는 소자칩의 측면을 제외한 두 면 중 어느 한 면을 '상면' 또는 '하면'으로 지칭할 수 있으며, 이에 대응하여 나머지 한 면을 '하면' 또는 '상면'으로 지칭할 수 있다. 마찬가지로, 본 명세서에서, '상', '위' 또는 '하', '아래' 라는 개념도 마찬가지로 상대적인 개념으로 사용될 수 있다.
일반적으로, POP(Package On Package)은, 하부 패키지와 상부 패키지를 다양한 접속 구조물을 이용하여 서로 연결하고 있다. 일 예로서, 하부 패키지의 인쇄회로기판 상부에 제1 솔더볼을 실장하고, 상부 패키지의 인쇄회로기판 하부에 제2 솔더볼을 실장하여, 상기 제1 솔더볼과 상기 제2 솔더볼을 솔더 접합함으로써, 상기 하부 패키지와 상기 상부 패키지를 전기적으로 연결할 수 있다. 이하에서의 개시하는 본 발명의 실시 예에 따르는 POP 제품은 하부 패키지의 인쇄회로기판에 캐비티를 형성하여 다이(즉, 소자칩)를 실장함과 동시에 캐비티의 깊이에 상응하는 높이를 가지는 구리 스터드를 상기 인쇄회로기판에 형성함으로써, 상기 상부 패키지와 접합을 이루는 접속 구조물로 기능하도록 한다. 이를 통해, 접속 구조물의 구조적 신뢰성이 향상되면서도 박형의 POP 구조용 인쇄회로기판을 제공할 수 있다.
도 1 내지 도 15는 본 발명의 일 실시 예에 따르는 POP 구조용 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 캐리어 기판(100)을 준비한다. 캐리어 기판(100)은 절연층(110), 및 절연층(110)의 적어도 일면 상에 배치되는 베이스 구리층(115)을 구비한다. 절연층(110)은 일 예로서, 에폭시 또는 프리프레그를 포함할 수 있다. 도면에서는, 절연층(110)의 양쪽 면에 베이스 구리층(115)이 적층된 구조를 개시하고 있으나, 다르게는 절연층(110)의 상면에만 베이스 구리층(115)이 적층될 수도 있다.
도 2를 참조하면, 베이스 구리층(115) 상에 도전성 식각 정지층(120)을 형성한다. 일 예로서, 도전성 식각 정지층(120)은 도금법에 의해 형성될 수 있다. 일 예로서, 도전성 식각 정지층(120)은 니켈층을 포함할 수 있다. 도전성 식각 정지층(120)은 구리 재질에 대한 식각 선택비를 가질 수 있다.
몇몇 다른 실시 예에 있어서는, 도전성 식각 정지층(120)을 형성하지 않고 생략할 수도 있다.
도 3을 참조하면, 도전성 식각 정지층(120) 상에서 도금법에 의해, 구리 패턴층(130)을 형성한다. 구리 패턴층(130)을 형성하는 방법은 일 예로서, 화학도금법, 전기도금법 또는 이들의 조합을 적용할 수 있다. 구리 패턴층(130)을 형성하는 방법은 일 예로서, 공지의 텐팅법, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 적용할 수 있다. 일 실시 예에 있어서, 구리 패턴층(130)은 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)를 포함할 수 있다.
몇몇 다른 실시 예에 있어서, 도전성 식각 정지층(120)이 생략되는 경우, 구리 패턴층(130)은 베이스 구리층(115)을 도금 시드층으로 하여, 베이스 구리층(115) 상에서 형성될 수 있다.
도 4를 참조하면, 도전성 식각 정지층(120) 상에서 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132) 사이를 매립하는 제1 층간 절연층(140)을 형성한다.
일 실시 예에 있어서, 제1 층간 절연층(140)을 형성하는 단계는 다음과 같이 진행될 수 있다. 먼저, 도전성 식각 정지층(120) 상에서 에폭시 몰딩 화합물(EMC)을 제공하여 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)을 매몰하는 절연막을 형성한다. 이어서, 상기 절연층을 그라인딩하여 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)의 상면을 노출시킨다. 이에 따라, 제1 층간 절연층(140)의 상면은 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)의 상면과 동일 평면 상에 위치할 수 있다.
도 5를 참조하면, 캐리어 기판(100)의 절연층(110)과 베이스 구리층(115)을 서로 분리시켜 베이스 구리층(115)을 노출시킨다. 이때, 베이스 구리층(115)의 상부에 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)이 적층된 중간 구조물을 형성할 수 있다.
도 6을 참조하면, 노출된 베이스 구리층(115)을 시드층으로 이용하는 도금법을 수행하여, 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)의 하면 상에 제1 회로 패턴층(150)을 형성한다. 구체적으로, 제1 회로 패턴층(150)은 캐비티 제조용 구리 패턴층(131)의 하면 상에 형성되는 다이 접속 패드(151) 및, 스터드용 구리 패턴층(132)의 하면 상에 형성되는 스터드 접속 패드(152)를 포함할 수 있다.
제1 회로 패턴층(150)을 형성하는 과정은, 일 예로서, 다음과 같이 진행될 수 있다. 노출된 베이스 구리층(115)상에 소정의 컨택 또는 트렌치 패턴을 구비하는 레지스트 패턴층을 형성한다. 이어서, 도금법을 수행하여 상기 컨택 또는 트렌치 패턴을 채우는 구리 패턴층(155)을 베이스 구리층(115) 상에 형성한다. 이어서, 상기 레지스트 패턴층을 제거하고, 구리 패턴층(155)을 이용하여 구리 패턴층(155) 외부의 베이스 구리층(115) 및 도전성 식각 정지층(120)을 추가적으로 식각한다. 이에 의해, 이웃하는 구리 패턴층(155) 사이는 서로 전기적으로 절연될 수 있다.
제1 회로 패턴층(150)은 도전성 식각 정지층 패턴(120a), 베이스 구리층 패턴(115a), 및 구리 패턴층(155)를 구비할 수 있다. 이에 따라, 다이 접속 패드(151) 및 스터드 접속 패드(152)는, 도전성 식각 정지층 패턴(120a), 베이스 구리층 패턴(115a), 및 구리 패턴층(155)의 적층 구조를 가질 수 있다.
도 7을 참조하면, 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)의 하면 상에서 제1 회로 패턴층(150)을 덮는 제2 층간 절연층(160)을 형성한다. 일 실시 예에 따르면, 제2 층간 절연층(160)을 형성하는 공정은, 에폭시 또는 프리프레그 소재의 중간 기판을 준비하고, 상기 중간 기판을 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)의 하면 상에 접합시키는 과정으로 진행될 수 있다.
도 8을 참조하면, 제2 층간 절연층(160)을 관통하여 제1 회로 패턴층(150)의 적어도 일부분을 노출시키는 비아홀(165)을 형성한다. 일 예로서, 비아홀(165)은 스터드 접속 패드(152)를 노출시킬 수 있다.
도 9를 참조하면, 도금법을 수행하여, 상기 비아홀(165)을 채우는 비아(170)를 형성하고, 제2 층간 절연층(160) 상에 배치되는 제2 회로 패턴층(175)을 형성한다.
비아(170)는 제1 회로 패턴층(150)의 적어도 일부분, 일 예로서, 스터드 접속 패드(152) 및 스터드용 구리 패턴층(132)과 전기적으로 연결될 수 있다. 제2 회로 패턴층(175)은 비아(170)와 전기적으로 연결될 수 있다.
도 10을 참조하면, 제2 층간 절연층(160)의 하면 상에서 제2 회로 패턴층(175)을 덮는 제3 층간 절연층(180)을 형성한다. 일 실시 예에 따르면, 제3 층간 절연층(180)을 형성하는 공정은, 에폭시 또는 프리프레그 소재의 중간 기판을 준비하고, 상기 중간 기판을 제2 층간 절연층(160)의 하면 상에 접합시키는 과정으로 진행될 수 있다.
도 11을 참조하면, 제3 층간 절연층(180)을 관통하여 제2 회로 패턴층(175)의 적어도 일부분과 전기적으로 연결되는 비아홀을 형성한다. 이어서, 도금법을 수행하여 상기 비아홀을 채우는 비아(190)를 형성하고, 제3 층간 절연층(180) 상에 배치되는 제3 회로 패턴층(195)을 형성한다.
비아(190) 및 제3 회로 패턴층(195)을 형성하는 공정은 도 8 및 도 9와 관련하여 상술한 공정을 적용할 수 있다.
도 12를 참조하면, 제1 층간 절연층(140) 상에서 캐비티 제조용 구리 패턴층(131) 및 스터드용 구리 패턴층(132)의 상면을 선택적으로 노출시키는 컨택홀(215)을 구비하는 솔더 레지스트 패턴층(210)을 형성한다. 아울러, 솔더 레지스트 패턴층(210)은 제3 층간 절연층(180) 상에서 제3 회로 패턴층(195)을 덮도록 형성될 수 있다.
도 13을 참조하면, 솔더 레지스트 패턴층(210) 상에서 캐비티 제조용 구리 패턴층(131)의 상면을 선택적으로 노출시키는 컨택홀(225)을 구비하는 캐비티 개방 마스크 패턴층(220)을 형성한다. 캐비티 개방 마스크 패터층(220)은 일 예로서, 레지스트 패턴층을 적용할 수 있다. 아울러, 캐비티 개방 마스크 패턴층(220)은 제3 회로 패턴층(195)을 덮도록 솔더 레지스트 패턴층(210) 상에 형성될 수 있다.
도 14를 참조하면, 캐비티 개방 마스크 패턴층(220)을 식각 마스크로 이용하여, 캐비티 제조용 구리 패턴층(131)을 식각하여 제1 회로 패턴층(150)의 적어도 일부분을 노출시키는 캐비티(145)를 형성한다. 구체적인 예로서, 캐비티 제조용 구리 패턴층(131)을 식각하여, 다이 접속 패드(151) 및 제2 절연층(160)을 노출시킬 수 있다.
상기 식각 공정은 구리에 대한 식각액을 사용하는 습식 식각 방법에 의해 진행될 수 있다. 상기 식각 공정은, 다이 접속 패드(151)의 도전성 식각 정지층 패턴(120a) 상에서 구리 식각이 정지될 때까지 진행될 수 있다. 한편, 도전성 식각 정지층 패턴(120a)는 상기 식각액으로부터 하부의 베이스 구리층 패턴(115a) 및 구리 패턴층(155)을 보호할 수 있다.
몇몇 다른 실시 예에 있어서, 도전성 식각 정지층(120)을 적용하지 않는 경우, 식각 시간 등 식각 공정 조건을 제어함으로써, 캐비티 제조용 구리 패턴층(131)의 식각을 진행할 수 있다.
도 15를 참조하면, 캐비티 개방 마스크 패턴층(220)을 제거하여 솔더 레지스트 패턴층(210)을 노출시킨다. 상술한 과정을 거쳐서, 본 발명의 실시 예에 따르는 POP 구조용 인쇄회로기판을 제조할 수 있다.
한편, 도 15를 참조하여, POP 구조용 인쇄회로기판을 살펴본다. POP 구조용 인쇄회로기판은 다이 접속 패드(151) 및 스터드 접속 패드(152)를 구비하는 하부 절연층(160)을 구비할 수 있다. 또한, 상기 POP 구조용 인쇄회로기판은 하부 절연층(160) 상에 배치되는 상부 절연층(140)을 구비할 수 있다. 상기 상부 절연층(140)은, 스터드 접속 패드(152)와 전기적으로 연결되는 스터드용 구리 패턴층(132)을 내부에 구비하고, 다이 접속 패드(151)를 선택적으로 노출시키는 다이 실장용 캐비티(145)를 구비할 수 있다.
이때, 다이 접속 패드(151)는 상부 절연층(140) 내부에 매몰된 상태로, 표면만 외부로 노출될 수 있다. 이와 같이, 다이 접속 패드(151)가 내장형 회로 패턴으로 제조됨으로써, 인쇄회로기판을 박형화할 수 있다.
또한, 상기 POP 구조용 인쇄회로기판은 상부 절연층(140) 상에서 스터드용 구리 패턴층(132) 및 다이 실장용 캐비티(145)를 선택적으로 노출시키는 솔더 레지스트 패턴층(210)을 포함할 수 있다. 솔더 레지스트 패턴층(210)에 의해 노출되는 스터드용 구리 패턴층(132) 상에는 외부 패키지와의 접속을 위한 접속 구조물이 실장될 수 있다.
또한, 상기 POP 구조용 인쇄회로기판은 하부 절연층(160)의 하부에 배치되며, 스터드 접속 패드(152)와 연결되는 적어도 하나의 비아(170, 190) 및 회로 패턴층(175, 195)을 포함할 수 있다. 이때, 솔더 레지스트 패턴층(210)은 회로 패턴층(175, 195)의 표면을 선택적으로 노출시킬 수 있다. 솔더 레지스트 패턴층(210)에 의해 노출되는 회로 패턴층(175, 195)은 외부 접속을 위한 패드층으로 기능할 수 있다.
한편, 상기 POP 구조용 인쇄회로기판에 있어서, 다이 접속 패드 및 스터드 접속 패드(151, 152)의 상부에는 구리와의 식각 선택비를 가지는 식각 보호층(120)이 배치될 수 있다. 일 예로서, 식각 보호층(120)은 니켈층일 수 있다.
도 16은 본 발명의 일 실시 예에 따르는 소자 패키지를 개략적으로 나타내는 단면도이다. 도시되는 바와 같이, 소자 패키지(1600)는 POP 제품일 수 있다.
도 16을 참조하면, 소자 패키지(1600)는 상부 패키지(1600A)와 하부 패키지(1600B)가 솔더 구조물(1640)에 의해 접속되는 구조를 가질 수 있다.
이때, 하부 패키지(1600B)는 다이 접속 패드(151) 및 스터드 접속 패드(152)를 구비하는 하부 절연층(160), 및 하부 절연층(160) 상에 배치되는 상부 절연층(140)을 포함할 수 있다. 이때, 상부 절연층(140)은 스터드 접속 패드(152)와 전기적으로 연결되는 스터드용 구리 패턴층(132)을 내부에 구비하는 동시에, 다이 접속 패드(151)를 선택적으로 노출시키는 다이 실장용 캐비티(145)를 구비할 수 있다. 다이 실장용 캐비티(145) 내부에는 다이 접속 패드(151)와 접속하는 소자칩(10)을 실장될 수 있다. 도면에서와 같이, 소자칩(10)은 범프 구조물(1010)을 통해서, 다이 접속 패드(151)와 접속될 수 있다.
한편, 솔더 구조물(1640)은 스터드용 구리 패턴층(132) 상에 솔더볼과 같은 구조물로 실장된 후에, 상부 패키지(1600A)의 인쇄회로기판(1610)의 하면에 형성되는 접속용 패드(미도시)과 가열에 의한 접합으로 형성될 수 있다.
도시되는 바와 같이, 상부 패키지(1600A)는 일 예로서, 인쇄회로기판(1610) 상에 소자칩(20)이 실장된 상태에서, 소자칩(20)이 와이어(1620)에 의해 인쇄회로기판(1610)과 전기적 신호를 교환하는 구조를 가질 수 있다. 소자칩(20)은 몰딩층(1630)에 의해 둘러싸일 수 있다. 도 16에서의 상부 패키지는 소자칩(20)이 인쇄회로기판(1610)과 와이어본딩 및 몰딩하는 구조를 도시하고 있으나, 반드시 이에 한정되는 것은 아니다. 솔더 구조물(1640)에 의해 하부 패키지(1600B)와 접속되는 구조를 가지는 한, 다른 다양한 변형례가 가능하다.
본 실시예에서는, 하부 패키지(1600B)의 다이 실장용 캐비티(145) 내에 실장되는 소자칩(10)을 몰딩하는 보호층을 생략할 수도 있다. 이때, 다이 실장용 캐비티(145)의 깊이는 스터드용 구리 패턴층(132)의 높이에 대응될 수 있다. 즉, 다이 실장용 캐비티(145)의 깊이는 스터드용 구리 패턴층(132)의 높이와 실질적으로 동일할 수 있다. 이로서, 소자칩(10)을 보호층 없이도 구조적으로 안정화시킬 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 20: 소자칩, 100: 캐리어 기판,
110: 절연층, 115: 베이스 구리층, 115a: 베이스 구리층 패턴,
120: 식각 정지층, 120a: 식각 정지층 패턴,
130: 구리 패턴층,
131: 캐비티 제조용 구리 패턴층, 132: 스터드용 구리 패턴층,
140: 제1 층간 절연층, 150: 제1 회로 패턴층,
151: 다이 접속 패드, 152: 스터드 접속 패드, 155: 구리 패턴층,
160: 제2 층간 절연층, 165: 비아홀, 170: 비아,
175: 제2 회로 패턴층, 180: 제3 층간 절연층,
190: 비아, 195: 제3 회로 패턴층,
210: 레지스트 패턴층, 215: 컨택홀,
220: 캐비티 개방 마스크 패턴층, 225: 컨택홀,
1010: 범프 구조물,
1600: POP 제품,
1600A: 상부 패키지, 1600B: 하부 패키지,
1610: 인쇄회로기판, 1620: 와이어,
1630: 몰딩층, 1640: 솔더 구조물.

Claims (19)

  1. (a) 절연층 및 상기 절연층의 적어도 일면 상에 배치되는 베이스 구리층을 구비하는 캐리어 기판을 제공하는 단계;
    (b) 상기 베이스 구리층 상에서 도금법에 의해, 스터드용 구리 패턴층 및 캐비티 제조용 구리 패턴층을 형성하는 단계;
    (c) 상기 베이스 구리층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층 사이를 매립하는 제1 층간 절연층을 형성하는 단계;
    (d) 상기 캐리어 기판의 상기 절연층과 상기 베이스 구리층을 서로 분리시켜 상기 베이스 구리층을 노출시키되, 상기 베이스 구리층 상부에 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층이 적층된 중간 구조물을 형성하는 단계;
    (e) 상기 노출된 베이스 구리층을 시드층으로 이용하는 도금법을 수행하여, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에 제1 회로 패턴층을 형성하는 단계; 및
    (f) 상기 캐비티 제조용 구리 패턴층을 선택적으로 제거함으로써, 상기 제1 회로 패턴층을 노출시키는 다이 실장용 캐비티를 형성하는 단계를 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  2. 제1 항에 있어서,
    (c) 단계는
    (c1) 상기 베이스 구리층 상에서 에폭시 몰딩 화합물(EMC)을 제공하여 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층을 매몰하는 절연막을 형성하는 단계; 및
    (c2) 상기 절연층을 그라인딩하여 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 상면을 노출시키는 단계를 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  3. 제1 항에 있어서,
    (e) 단계는
    상기 캐비티 제조용 구리 패턴층의 하면 상에 다이 접속 패드를 형성하고,
    상기 스터드용 구리 패턴층의 하면 상에 스터드 접속 패드를 형성하는 단계를 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  4. 제3 항에 있어서,
    (f) 단계의
    상기 캐비티 제조용 구리 패턴층의 제거 공정은 상기 다이 접속 패드를 노출시키도록 진행되는
    POP 구조용 인쇄회로기판의 제조 방법.
  5. 제1 항에 있어서,
    (e) 단계 후에,
    상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에서 상기 제1 회로 패턴층을 덮는 제2 층간 절연층을 형성하는 단계;
    상기 제2 층간 절연층을 관통하여 상기 제1 회로 패턴층의 적어도 일부분과 전기적으로 연결되는 비아를 형성하는 단계; 및
    상기 비아와 전기적으로 연결되며 상기 제2 층간 절연층 상에 배치되는 제2 회로 패턴층을 형성하는 단계를 더 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  6. 제1 항에 있어서,
    (f) 단계는
    (f1) 상기 제1 층간 절연층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 상면을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성하는 단계;
    (f2) 상기 솔더 레지스트 패턴층 상에서 상기 캐비티 제조용 구리 패턴층의 상면을 선택적으로 노출시키는 캐비티 개방 마스크 패턴층을 형성하는 단계; 및
    (f3) 상기 캐비티 개방 마스크 패턴층을 식각 마스크로 이용하여, 상기 캐비티 제조용 구리 패턴층을 식각하여 상기 제1 회로 패턴층을 노출시키는 단계;
    (f4) 상기 캐비티 개방 마스크 패턴층을 제거하여 상기 솔더 레지스트 패턴층을 노출시키는 단계를 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  7. 제1 항에 있어서,
    (a) 단계 후에,
    상기 베이스 구리층 상에 도전성 식각 정지층을 형성하는 단계를 더 포함하고,
    상기 도전성 식각 정지층은
    (f) 단계에서, 상기 제1 회로 패턴층에 대한 식각 보호층으로 기능하는
    POP 구조용 인쇄회로기판의 제조 방법.
  8. 제7 항에 있어서,
    상기 도전성 식각 정지층은 니켈층인
    POP 구조용 인쇄회로기판의 제조 방법.
  9. (a) 절연층 및 상기 절연층의 적어도 일면 상에 배치되는 베이스 구리층을 구비하는 캐리어 기판을 제공하는 단계;
    (b) 상기 베이스 구리층 상에 도전성 식각 정지층을 형성하는 단계;
    (c) 상기 도전성 식각 정지층 상에서 도금법에 의해, 캐비티 제조용 구리 패턴층 및 스터드용 구리 패턴층을 형성하는 단계;
    (d) 상기 도전성 식각 정지층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층 사이를 매립하되, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 상면을 노출시키는 제1 층간 절연층을 형성하는 단계;
    (e) 상기 캐리어 기판의 상기 절연층과 상기 베이스 구리층을 서로 분리시켜 상기 베이스 구리층을 노출시키되, 상기 베이스 구리층 상부에 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층이 적층된 중간 구조물을 형성하는 단계;
    (f) 상기 노출된 베이스 구리층을 시드층으로 이용하는 도금법을 수행하여, 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에 제1 회로 패턴층을 형성하는 단계;
    (g) 상기 제1 층간 절연층 상에서 상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 상면을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성하는 단계;
    (h) 상기 솔더 레지스트 패턴층 상에서 상기 캐비티 제조용 구리 패턴층의 상면을 선택적으로 노출시키는 캐비티 개방 마스크 패턴층을 형성하는 단계; 및
    (i) 상기 캐비티 개방 마스크 패턴층을 식각 마스크로 이용하여, 상기 캐비티 제조용 구리 패턴층을 식각하여 상기 제1 회로 패턴층을 노출시키는 단계를 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  10. 제9 항에 있어서,
    (j) 상기 캐비티 개방 마스크 패턴층을 제거하여 상기 솔더 레지스트 패턴층을 노출시키는 단계를 더 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  11. 제9 항에 있어서,
    상기 도전성 식각 정지층은
    (i) 단계에서, 상기 제1 회로 패턴층에 대한 식각 보호층으로 기능하는
    POP 구조용 인쇄회로기판의 제조 방법.
  12. 제9 항에 있어서,
    (f) 단계 후에,
    상기 캐비티 제조용 구리 패턴층 및 상기 스터드용 구리 패턴층의 하면 상에서 상기 제1 회로 패턴층을 덮는 제2 층간 절연층을 형성하는 단계;
    상기 제2 층간 절연층을 관통하여 상기 제1 회로 패턴층의 적어도 일부분과 전기적으로 연결되는 비아를 형성하는 단계; 및
    상기 비아와 전기적으로 연결되며 상기 제2 층간 절연층 상에 배치되는 제2 회로 패턴층을 형성하는 단계를 더 포함하는
    POP 구조용 인쇄회로기판의 제조 방법.
  13. 다이 접속 패드 및 스터드 접속 패드를 구비하는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 상기 스터드 접속 패드와 전기적으로 연결되는 스터드용 구리 패턴층을 내부에 구비하고 상기 다이 접속 패드를 선택적으로 노출시키는 다이 실장용 캐비티를 구비하는 상부 절연층을 구비하되,
    상기 스터드용 구리 패턴층 상에 외부 패키지와의 접속 구조물을 실장하며,
    상기 다이 접속 패드 및 상기 스터드 접속 패드는 구리 패턴층 및 상기 구리 패턴층과 식각 선택비를 가지는 식각 보호층을 각각 포함하는 적층 구조물이며,
    상기 다이 접속 패드는 상기 하부 절연층에 매몰된 상태에서, 상기 식각 보호층의 표면이 상기 다이 실장용 캐비티로 노출되며,
    상기 스터드 접속 패드는 상기 하부 절연층에 매몰된 상태에서, 상기 식각 보호층의 표면이 상기 스터드용 구리 패턴층과 접합하며,
    상기 다이 접속 패드 및 상기 스터드 접속 패드의 상기 식각 보호층의 표면은 상기 하부 절연층의 표면과 동일 평면 상에 배치되는
    POP 구조용 인쇄회로기판.
  14. 제13 항에 있어서,
    상기 상부 절연층 상에서 상기 스터드용 구리 패턴층 및 상기 다이 실장용 캐비티를 선택적으로 노출시키는 솔더 레지스트 패턴층을 더 포함하는
    POP 구조용 인쇄회로기판.
  15. 제13 항에 있어서,
    상기 하부 절연층의 하부에 배치되며, 상기 스터드 접속 패드와 연결되는 적어도 하나의 비아 및 회로 패턴층을 더 포함하는
    POP 구조용 인쇄회로기판.
  16. 삭제
  17. 제13 항에 있어서,
    상기 식각 보호층은 니켈층인
    POP 구조용 인쇄회로기판.
  18. 솔더 구조물에 의해 접속되는 상부 패키지 및 하부 패키지를 구비하고,
    상기 하부 패키지는
    다이 접속 패드 및 스터드 접속 패드를 구비하는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 스터드 접속 패드와 전기적으로 연결되는 스터드용 구리 패턴층을 내부에 구비하고 상기 다이 접속 패드를 선택적으로 노출시키는 다이 실장용 캐비티를 구비하는 상부 절연층; 및
    상기 다이 실장용 캐비티 내부에서 상기 다이 접속 패드와 접속하는 소자칩을 구비하되,
    상기 스터드용 구리 패턴층 상에 상기 상부 패키지와의 상기 솔더 구조물을 실장하고,
    상기 다이 접속 패드 및 상기 스터드 접속 패드는 구리 패턴층 및 상기 구리 패턴층과 식각 선택비를 가지는 식각 보호층을 각각 포함하는 적층 구조물이며,
    상기 다이 접속 패드는 상기 하부 절연층에 매몰된 상태에서, 상기 식각 보호층의 표면이 상기 다이 실장용 캐비티로 노출되며,
    상기 스터드 접속 패드는 상기 하부 절연층에 매몰된 상태에서, 상기 식각 보호층의 표면이 상기 스터드용 구리 패턴층과 접합하며,
    상기 다이 접속 패드 및 상기 스터드 접속 패드의 상기 식각 보호층의 표면은 상기 하부 절연층의 표면과 동일 평면 상에 배치되는
    소자 패키지.
  19. 제18 항에 있어서,
    상기 다이 실장용 캐비티의 깊이는 상기 스터드용 구리 패턴층의 높이에 대응되는
    소자 패키지.
KR1020150087683A 2015-06-19 2015-06-19 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 KR101709468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150087683A KR101709468B1 (ko) 2015-06-19 2015-06-19 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150087683A KR101709468B1 (ko) 2015-06-19 2015-06-19 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160150244A KR20160150244A (ko) 2016-12-29
KR101709468B1 true KR101709468B1 (ko) 2017-03-09

Family

ID=57736581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150087683A KR101709468B1 (ko) 2015-06-19 2015-06-19 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지

Country Status (1)

Country Link
KR (1) KR101709468B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200015974A (ko) * 2018-08-06 2020-02-14 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 패키지 기판
KR20210009470A (ko) * 2019-07-16 2021-01-27 주식회사 심텍 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법
US11067554B2 (en) 2018-01-10 2021-07-20 Samsung Electronics Co., Ltd. Gas sensor package and sensing apparatus including the same
WO2023128734A1 (ko) * 2022-01-03 2023-07-06 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230080184A (ko) * 2021-11-29 2023-06-07 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
WO2023113386A1 (ko) * 2021-12-13 2023-06-22 엘지이노텍 주식회사 회로 기판
KR20230096740A (ko) * 2021-12-23 2023-06-30 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
KR20230105265A (ko) * 2022-01-03 2023-07-11 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268594A (ja) * 2004-03-19 2005-09-29 Nippon Mektron Ltd 回路基板および電子部品の実装方法
JP2015109392A (ja) 2013-12-05 2015-06-11 株式会社イースタン 配線基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268594A (ja) * 2004-03-19 2005-09-29 Nippon Mektron Ltd 回路基板および電子部品の実装方法
JP2015109392A (ja) 2013-12-05 2015-06-11 株式会社イースタン 配線基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11067554B2 (en) 2018-01-10 2021-07-20 Samsung Electronics Co., Ltd. Gas sensor package and sensing apparatus including the same
KR20200015974A (ko) * 2018-08-06 2020-02-14 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 패키지 기판
KR102647325B1 (ko) * 2018-08-06 2024-03-14 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지
KR20210009470A (ko) * 2019-07-16 2021-01-27 주식회사 심텍 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법
KR102331487B1 (ko) 2019-07-16 2021-11-29 (주)심텍 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법
WO2023128734A1 (ko) * 2022-01-03 2023-07-06 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR20160150244A (ko) 2016-12-29

Similar Documents

Publication Publication Date Title
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US9345143B2 (en) Method of fabricating a wiring board
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
US20120120609A1 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US20180130727A1 (en) Fabrication method of electronic package
US20170263579A1 (en) Package substrate with double sided fine line rdl
US10483194B2 (en) Interposer substrate and method of fabricating the same
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
CN109922600B (zh) 线路板结构及其制作方法
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
KR101630435B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP7099789B2 (ja) プリント回路基板
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US9955578B2 (en) Circuit structure
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
KR102101593B1 (ko) 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200122

Year of fee payment: 4