KR102331487B1 - 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법 - Google Patents

서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102331487B1
KR102331487B1 KR1020190085739A KR20190085739A KR102331487B1 KR 102331487 B1 KR102331487 B1 KR 102331487B1 KR 1020190085739 A KR1020190085739 A KR 1020190085739A KR 20190085739 A KR20190085739 A KR 20190085739A KR 102331487 B1 KR102331487 B1 KR 102331487B1
Authority
KR
South Korea
Prior art keywords
insulating layer
interlayer insulating
layer
circuit pattern
pattern layer
Prior art date
Application number
KR1020190085739A
Other languages
English (en)
Other versions
KR20210009470A (ko
Inventor
조호현
홍석민
Original Assignee
(주)심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)심텍 filed Critical (주)심텍
Priority to KR1020190085739A priority Critical patent/KR102331487B1/ko
Publication of KR20210009470A publication Critical patent/KR20210009470A/ko
Application granted granted Critical
Publication of KR102331487B1 publication Critical patent/KR102331487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

일 측면에 따르는 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판은, 섬유 강화제를 포함하는 중간 절연층; 상기 중간 절연층의 상면 및 하면에 각각 배치되는 상부 회로 패턴층 및 하부 회로 패턴층; 상기 중간 절연층의 상기 상면 상에서 상기 상부 회로 패턴층을 덮도록 배치되며, 섬유 강화제를 포함하지 않는 상부 층간 절연층; 및 상기 중간 절연층의 상기 하면 상에서 상기 하부 회로 패턴층을 덮도록 배치되며, 섬유 강화제를 포함하지 않는 하부 층간 절연층을 포함한다.

Description

서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법{printed circuit board including interlayer insulating layer different from another and method of fabricating the same}
본 발명은 인쇄회로기판의 제조 방법에 관한 것으로서, 보다 상세하게는 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화 및 소형화가 가속되고 있다. 이러한 추세의 일환으로, 반도체 칩 및 반도체 패키지를 실장하는 인쇄회로기판의 두께 박형화에 대한 요구도 증가하고 있다. 이에 따라, 종래의 CCL(copper clad laminate)을 코어 절연층으로 이용하여 인쇄회로기판을 제조하는 기술로부터, 최근에는 상기 코어 절연층을 적용하지 않는 코어리스 인쇄회로기판을 제조하는 기술이 연구되고 있다.
또한, 최근에는, 절연재로서, 종래의 PPG 또는 CCL 대신에, 에폭시 몰드 화합물(Epoxy mold compound)을 적용하는 기술이 알려지고 있다. 상기 에폭시 몰드 화합물은, 종래의 PPG 또는 CCL과 대비하여, 포토-리소 공정을 통한 미세 회로 패턴 구현에 유리하고, 인쇄회로기판의 두께 감소에 유리한 점이 있다. 다만, 상기 에폭시 몰드 화합물은 경화된 상태로 사용될 때 연성이 부족하여, PPG 또는 CCL과 대비하여 상대적으로 크랙 및 파손에 취약한 문제점이 있을 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 에폭시 몰드 화합물을 포함하는 절연층을 인쇄회로기판에 사용할 때, 크랙 및 파손에 취약한 에폭시 몰드 화합물의 약점을 극복하는 인쇄회로기판의 절연 구조 및 이의 제조 방법을 제공한다.
일 측면에 따르는 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판은 섬유 강화제를 포함하는 중간 절연층; 상기 중간 절연층의 상면 및 하면에 각각 배치되는 상부 회로 패턴층 및 하부 회로 패턴층; 상기 중간 절연층의 상기 상면 상에서 상기 상부 회로 패턴층을 덮도록 배치되며, 섬유 강화제를 포함하지 않는 상부 층간 절연층; 및 상기 중간 절연층의 상기 하면 상에서 상기 하부 회로 패턴층을 덮도록 배치되며, 섬유 강화제를 포함하지 않는 하부 층간 절연층을 포함한다.
일 측면에 따르는 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 섬유 강화제를 포함하는 절연층, 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 구리 포일층을 구비하는 캐리어 기판을 준비한다. 상기 제1 구리 포일층 상에 도금법에 의해 제1 회로 패턴층을 형성한다. 상기 제1 회로 패턴층 상에 도금법에 의해 제1 비아를 형성한다. 상기 제1 구리 포일층 상에서 상기 제1 회로 패턴층과 상기 제1 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제1 층간 절연층을 형성한다. 상기 제1 층간 절연층 상에 도금법에 의해 제2 회로 패턴층을 형성한다. 상기 제1 층간 절연층 상에 상기 제2 회로 패턴층을 덮도록 배치되고, 섬유 강화제를 포함하는 제2 층간 절연층을 형성한다. 상기 제2 층간 절연층을 가공하여, 상기 제2 회로 패턴층을 노출시키는 비아홀을 형성한다. 도금법에 의해 상기 비아홀 내부를 채우는 제2 비아 및 상기 제2 층간 절연층 상에 배치되는 제3 회로 패턴층을 형성한다. 상기 제3 회로 패턴층 상에 도금법에 의해 제3 비아를 형성한다. 상기 제2 층간 절연층 상에서 상기 제3 회로 패턴층 및 상기 제3 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제3 층간 절연층을 형성한다. 상기 캐리어 기판을 상기 제1 회로 패턴층과 분리한다.
일 측면에 따르는 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 섬유 강화제를 포함하는 코어 절연층, 및 상기 코어 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 구리 포일층을 구비하는 코어 기판을 준비한다. 상기 코어 기판을 가공하여 관통 비아홀을 형성한다. 상기 관통 비아홀을 채우는 관통 비아 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 회로 패턴층 및 제2 회로 패턴층을, 도금법에 의해 형성한다. 상기 제1 회로 패턴층 상에 도금법에 의해 제1 비아를 형성한다. 상기 제2 회로 패턴층 상에 도금법에 의해 제2 비아를 형성한다. 상기 코어 절연층의 상면 상에서 상기 제1 회로 패턴층과 상기 제1 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제1 층간 절연층을 형성한다. 상기 코어 절연층의 하면 상에서 상기 제2 회로 패턴층과 상기 제2 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제2 층간 절연층을 형성한다.
본 발명의 일 실시 예에 따르면, 인쇄회로기판의 중간 절연층으로서 섬유 강화제를 포함하는 절연재를 적용하고, 상기 중간 절연층의 상부 및 하부에 각각 배치되는 제1 및 제2 층간 절연층에, 섬유 강화제를 포함하지 않는 에폭시 몰드 화합물을 포함하는 절연재를 적용할 수 있다.
상기 섬유 강화제에 의해 크랙에 대한 저항성이 상대적으로 큰 중간 절연층이, 상부 및 하부의 에폭시 몰드 화합물을 포함하는 제1 및 제2 층간 절연층과 접하도록 구성됨으로써, 상기 크랙을 억제하여 인쇄회로기판의 구조적 신뢰성이 향상될 수 있다. 이에 따라, 포토-리소 공정 및 식각 공정에 의한 패터닝 공정이 가능해지는 등 성형 공정의 자유도가 증가할 수 있는 장점과, 열전도율이 상대적으로 우수한 장점을 가지는 에폭시 몰드 화합물을 제1 및 제2 층간 절연층으로 안정적으로 채용할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 순서도이다.
도 3 내지 도 12는 본 발명의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 13 내지 도 20은 본 발명의 다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다.
이하에서는, 섬유 강화제를 포함하는 절연층 및 섬유 강화제를 포함하지 않는 절연층을 함께 채용하는 인쇄회로기판의 구조 및 제조 방법을 다양한 실시예를 이용하여 설명한다.
도 1은 본 발명의 일 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다. 인쇄회로기판(1)은 코어 절연기판을 구비하지 않느 코어리스(coreless) 인쇄회로기판일 수 있다. 도 1을 참조하면, 인쇄회로기판(1)은 중간 절연층(15), 상부 회로 패턴층(16) 및 하부 회로 패턴층(14), 상부 층간 절연층(17) 및 하부 층간 절연층(13)을 포함한다. 이때, 중간 절연층(15)은 섬유 강화제를 포함하고, 상부 및 하부 층간 절연층(17, 13)은 섬유 강화제를 포함하지 않는다. 이와 같이, 본 발명의 실시 예에서, 상부 및 하부 층간 절연층(17, 13)은, 중간 절연층(15)과는 서로 다른 재질로 이루어질 수 있다.
도 1을 다시 참조하면, 중간 절연층(15)이 제공된다. 중간 절연층(15)은 레진(15a) 및 섬유 강화제(15b)를 포함할 수 있다. 레진(150a)은 일 예로서, 에폭시(epoxy)를 포함할 수 있다. 섬유 강화제(15b)는 일 예로서, 탄소 섬유 또는 유리 섬유를 포함할 수 있다. 중간 절연층(15)은 필러(filler)를 더 포함할 수 있다. 필러는 일 예로서, 실리카 또는 알루미나를 포함할 수 있다. 일 실시 예에 있어서, 중간 절연층(15)은 프리프레그(prepreg)를 포함할 수 있다. 구체적으로, 중간 절연층(15)은 경화된 프리프레그층일 수 있다.
중간 절연층(15)의 상면에는 상부 회로 패턴층(16)이 배치될 수 있다. 구체적인 실시 예에서, 상부 회로 패턴층(16)은 중간 절연층(15)의 상면(15S1)으로부터 돌출되도록 배치될 수 있다. 상부 회로 패턴층(16)은 일 예로서, 구리 도금층일 수 있다.
한편, 중간 절연층(15)의 하면(15S2)에는 하부 회로 패턴층(14)이 배치될 수 있다. 구체적인 실시 예에서, 하부 회로 패턴층(14)은 중간 절연층(15)의 하면(15S2)으로부터 중간 절연층(150)의 내부로 매몰된 상태로 배치될 수 있다. 다시 말하면, 중간 절연층(15)은 하부 회로 패턴층(14)을 매립할 수 있다. 하부 회로 패턴층(14)은 각각 일 예로서, 구리 도금층일 수 있다.
중간 절연층(15)의 내부에는 중간 비아(15v)가 배치될 수 있다. 중간 비아(15v)는 상부 회로 패턴층(16)과 하부 회로 패턴층(14)을 연결할 수 있다. 중간 비아(15v)는 구리 도금층일 수 있다. 한편, 도 1을 참조하면, 중간 비아(15v)의 측면 프로파일은 중간 절연층(15)의 표면, 즉, 상면(15S1)에서 두께 방향에 대해 경사 형태를 가질 수 있다. 일 예로서, 중간 비아(15v)의 상면(15S1) 상에서의 상부 폭(W1)은 하부 회로 패턴층(14) 상에서의 하부 폭(W2)보다 클 수 있다. 상기 측면 프로파일이 경사 형태를 가지는 것은 후술하는 도 3 내지 도 12의 제조 방법에 있어서, 중간 절연층(15)에 대한 비아홀 가공 공정의 특징이 반영된 결과이다.
상부 회로 패턴층(16) 상에는 상부 비아(16v)가 배치될 수 있다. 상부 비아(16v)는 구리 도금층일 수 있다. 한편, 중간 절연층(15)의 상면(15S1) 상에는 상부 회로 패턴층(16) 및 상부 비아(16v)를 덮도록 배치되는 상부 층간 절연층(17)이 배치될 수 있다. 이 때, 상부 비아(16v)의 측면 프로파일은 중간 비아(15v)의 측면 프로파일과는 달리, 상부 층간 절연층(17)의 표면에서 두께 방향에 대해 실질적으로 수직인 형태를 가질 수 있다. 일 예로서, 상부 비아(16v)의 상부 폭(W3)과 하부 폭(W4)은 실질적으로 동일할 수 있다. 상기 측면 프로파일은 도 3 내지 도 12와 관련하여 후술하는 제조 방법에서 SAP(semi-additive process) 또는 MSAP(modified semi-additive process)의 일 특징이 반영될 결과일 수 있다.
상부 층간 절연층(17)은 레진을 포함할 수 있다. 구체적으로, 상부 층간 절연층(17)은 에폭시 몰드 화합물을 포함할 수 있다. 또한, 상부 층간 절연층은 필러(filler)를 더 포함할 수 있다. 필러는 일 예로서, 실리카 또는 알루미나를 포함할 수 있다. 본 발명의 실시 예에서, 상부 층간 절연층(17)은 상기 섬유 강화제를 포함하지 않는다. 상부 층간 절연층(17)이 상기 섬유 강화제를 포함하지 않음으로써, 포토-리소 공정 및 식각 공정에 의한 상부 층간 절연층(17)에 대한 추가 패터닝 공정이 가능할 수 있다. 즉, 도시되지는 않았지만, 포토-리소 공정 및 식각 공정에 의해 상부 층간 절연층(17)에 비아홀을 형성하고, 상기 비아홀을 도금 물질로 채워서 전도성 비아를 추가적으로 형성할 수 있다. 또한, 상부 층간 절연층(17)은 섬유 강화제를 포함하는 절연재보다, 상대적으로 우수한 열전도율을 확보할 수 있다.
또한, 하부 회로 패턴층(14) 상에는 하부 비아(12v)가 배치될 수 있다. 하부 비아(12v)는 구리 도금층일 수 있다. 한편, 중간 절연층(15)의 하면(15S2) 상에는 하부 회로 패턴층(14)과 하부 비아(12v)를 덮도록 하부 층간 절연층(13)이 배치될 수 있다. 또한, 하부 층간 절연층(13)에 덮인 상태로 최하부 회로 패턴층(12)이 배치될 수 있다. 최하부 회로 패턴층(12)은 하부 비아(12v)에 의해 하부 회로 패턴층(14)과 연결될 수 있다. 최하부 회로 패턴층(12)은 일 예로서, 구리 도금층일 수 있다. 한편, 하부 비아(12v)의 측면 프로파일은 중간 비아(v15)의 측면 프로파일과는 달리, 하부 층간 절연층(13)의 표면에서 두께 방향에 대해 실질적으로 수직인 형태를 가질 수 있다. 일 예로서, 하부 비아(12v)의 상부 폭(W5)과 하부 폭(W6)은 실질적으로 동일할 수 있다. 상기 측면 프로파일은 도 3 내지 도 12와 관련하여 후술하는 제조 방법에서 SAP(semi-additive process) 또는 MSAP(modified semi-additive process)의 일 특징이 반영될 결과일 수 있다.
하부 층간 절연층(13)은 레진을 포함할 수 있다. 구체적으로, 하부 층간 절연층(13)은 에폭시 몰드 화합물을 포함할 수 있다. 또한, 하부 층간 절연층은 필러(filler)를 더 포함할 수 있다. 필러는 일 예로서, 실리카 또는 알루미나를 포함할 수 있다. 본 발명의 실시 예에서, 하부 층간 절연층(13)은 상기 섬유 강화제를 포함하지 않는다. 하부 층간 절연층(13)이 상기 섬유 강화제를 포함하지 않음으로써, 포토-리소 공정 및 식각 공정에 의한 하부 층간 절연층(13)의 패터닝 공정이 가능하여 성형 공정의 자유도가 증가할 수 있다. 또한, 섬유 강화제를 포함하는 절연재보다, 상대적으로 우수한 열전도율을 확보할 수 있다.
도시되지 않은 몇몇 실시 예들에 있어서, 상부 층간 절연층(17)의 일면 상에서 상부 비아(16v)를 선택적으로 덮는 솔더 레지스트 패턴층이 형성될 수 있다. 또한, 하부 층간 절연층(13)의 일면 상에서, 최하부 회로 패턴층(12)을 선택적으로 덮는 솔더 레지스트 패턴층이 형성될 수 있다. 상기 솔더 레지스트 패턴층들에 의해 노출되는 상부 비아(16v) 및 최하부 회로 패턴층(12)은 다른 소자칩, 패키지, 또는 인쇄회로기판 등과의 전기적 연결을 위한 접속 패드로 기능할 수 있다.
도 2는 본 발명의 다른 실시 예에 따르는 인쇄회로기판(2)을 개략적으로 나타내는 단면도이다. 인쇄회로기판(2)은 코어 절연층을 구비하는 코어(core) 인쇄회로기판일 수 있다. 도 2를 참조하면, 인쇄회로기판(2)은 중간 절연층(21), 상부 회로 패턴층(22a) 및 하부 회로 패턴층(22b), 상부 층간 절연층(23a) 및 하부 층간 절연층(23b)을 포함한다. 중간 절연층(21)은 상기 코어 절연층일 수 있다. 이때, 중간 절연층(21)은 섬유 강화제를 포함하고, 상부 및 하부 층간 절연층(23a, 23b)은 섬유 강화제를 포함하지 않는다. 이와 같이, 본 발명의 실시 예에서, 상부 및 하부 층간 절연층(23a, 23b)은 중간 절연층(21)과는 서로 다른 재질로 이루어질 수 있다.
도 2를 다시 참조하면, 중간 절연층(21)이 제공된다. 중간 절연층(21)은 레진(21a) 및 섬유 강화제(21b)를 포함할 수 있다. 레진(21a)은 일 예로서, 에폭시(epoxy)를 포함할 수 있다. 섬유 강화제(21b)는 일 예로서, 탄소 섬유 또는 유리 섬유를 포함할 수 있다. 중간 절연층(21)은 필러(filler)를 더 포함할 수 있다. 필러는 일 예로서, 실리카 또는 알루미나를 포함할 수 있다. 일 실시 예에 있어서, 중간 절연층(21)은 프리프레그(prepreg)를 포함할 수 있다. 구체적으로, 중간 절연층(21)은 경화된 프리프레그층일 수 있다.
중간 절연층(21)의 상면(21S1)에는 상부 회로 패턴층(22a)이 배치될 수 있다. 마찬가지로, 중간 절연층(21)의 하면(21S2)에는 하부 회로 패턴층(22b)이 배치될 수 있다. 구체적인 실시 예에서, 상부 및 하부 회로 패턴층(22a, 22b)은 중간 절연층(21)의 상면 및 하면으로부터 각각 돌출되도록 배치될 수 있다. 상부 및 하부 회로 패턴층(22a, 22b)은 일 예로서, 구리 도금층일 수 있다.
한편, 중간 절연층(21)의 내부에는 중간 비아(21c)가 배치될 수 있다. 중간 비아(21c)는 일 예로서, 구리 도금층일 수 있다. 중간 비아(21c)의 측면 프로파일은 중간 절연층(21)의 양쪽 표면, 즉, 상면(21S1) 및 하면(21S2)으로부터 내부 방향(즉, 두께 방향)에 대해 경사진 형태를 가질 수 있다. 즉, 상면(21S1) 및 하면(21S2) 상에서의 폭(W7, W8)이 중간 절연층(21) 내부의 소정의 지점에서의 폭(W9)보다 클 수 있다.
상부 회로 패턴층(22a) 상에는 상부 비아(22c)가 배치될 수 있다. 상부 비아(22c)는 구리 도금층일 수 있다. 한편, 중간 절연층(21)의 상면(21S1) 상에는 상부 회로 패턴층(22a) 및 상부 비아(22c)를 덮는 상부 층간 절연층(23a)이 배치될 수 있다. 마찬가지로, 하부 회로 패턴층(22b) 상에는 하부 비아(22d)가 배치될 수 있다. 하부 비아(22d)는 구리 도금층일 수 있다. 한편, 중간 절연층(21)의 하면(21S2) 상에는 하부 회로 패턴층(22b) 및 하부 비아(22d)를 덮도록 배치되는 하부 층간 절연층(23b)이 배치될 수 있다. 상부 비아(22c) 및 하부 비아(22d)의 측면 프로파일은 각각 상부 및 하부 층간 절연층(23a, 23b)의 표면에서 내부 방향(즉, 두께 방향)으로 실질적으로 수직인 형태를 가질 수 있다. 상기 측면 프로파일은 도 13 내지 도 19와 관련하여 상술한 인쇄회로기판의 제조 방법에서 SAP(semi-additive process) 또는 MSAP(modified semi-additive process)의 일 특징이 반영될 결과일 수 있다.
상부 및 하부 층간 절연층(23a, 23b)은 레진을 포함할 수 있다. 구체적으로, 상부 및 하부 층간 절연층(23a, 23b)은 에폭시 몰드 화합물을 포함할 수 있다. 또한, 상부 및 하부 층간 절연층(23a, 23b)은 필러(filler)를 더 포함할 수 있다. 상기 필러는 일 예로서, 실리카 또는 알루미나를 포함할 수 있다. 본 발명의 실시 예에서, 상부 및 하부 층간 절연층(23a, 23b)은 상기 섬유 강화제를 포함하지 않는다. 상부 및 하부 층간 절연층(23a, 23b)이 상기 섬유 강화제를 포함하지 않음으로써, 포토-리소 공정 및 식각 공정에 의한 상부 및 하부 층간 절연층(23a, 23b)의 패터닝 공정이 추가적으로 가능해짐으로써, 공정 자유도가 증가할 수 있다. 또한, 섬유 강화제를 포함하는 절연재보다, 상대적으로 우수한 열전도율을 확보할 수 있다.
도 2를 다시 참조하면, 상부 층간 절연층(23a) 상에 최상부 회로 패턴층(24)이 배치될 수 있다. 최상부 회로 패턴층(24)은 일 예로서, 구리 도금층일 수 있다. 최상부 회로 패턴층(24)은 상부 비아(22c)를 통하여, 상부 회로 패턴층(22a)와 연결될 수 있다.
도시되지 않은 몇몇 실시 예들에 있어서, 상부 층간 절연층(23a) 상에서 최상부 회로 패턴층(24)을 선택적으로 덮는 솔더 레지스트 패턴층이 배치될 수 있다. 또한, 하부 층간 절연층(23b) 상에서 하부 비아(22d)를 선택적으로 덮는 솔더 레지스트 패턴층이 배치될 수 있다. 상기 솔더 레지스트 패턴층들에 의해 노출되는 최상부 회로 패턴층(24) 및 하부 비아(22d)는 다른 소자칩, 패키지, 또는 인쇄회로기판 등과의 전기적 연결을 위한 접속 패드로 기능할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따르면, 인쇄회로기판은 중간 절연층, 및 상기 중간 절연층의 상면 및 하면에 각각 배치되는 상부 층간 절연층 및 하부 층간 절연층을 포함한다. 섬유 강화제에 의해 크랙에 대한 저항성이 상대적으로 큰 중간 절연층이, 에폭시 몰드 화합물을 포함하는 상기 상부 및 하부 층간 절연층과 접하도록 구성됨으로써, 상기 크랙을 억제하여 인쇄회로기판의 구조적 신뢰성이 향상될 수 있다. 이에 따라, 포토-리소 공정 및 식각 공정에 의한 패터닝 공정이 가능해지는 등 성형 공정의 자유도가 증가할 수 있는 장점과, 열전도율이 상대적으로 우수한 장점을 가지는 에폭시 몰드 화합물을 상기 상부 및 하부 층간 절연층으로 안정적으로 채용할 수 있는 장점이 있다.
도 3 내지 도 12는 본 발명의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 본 인쇄회로기판의 제조 방법은, 도 1과 관련하여 상술한 인쇄회로기판(1)의 제조 방법에 적용될 수 있다.
도 3을 참조하면, 캐리어 기판(100)을 준비한다. 캐리어 기판(100)은 절연층(110) 및 절연층(110)의 상면 및 하면에 각각 배치되는 제1 및 제2 구리 포일층(112a, 112b)을 구비한다. 이때, 절연층(110)은 섬유 강화제를 포함할 수 있다. 상기 섬유 강화제는 탄소 섬유 또는 유리 섬유를 포함할 수 있다. 구체적으로, 절연층(110)은 레진, 섬유 강화제, 및 필러를 포함할 수 있다. 상기 필러는 실리카 또는 알루미나를 포함할 수 있다. 절연층(110)은 일 예로서, 프리프레그를 포함할 수 있다. 절연층(110)은 일 예로서, 구리 적층 기판(CCL)일 수 있다.
도 4를 참조하면, 제1 구리 포일층(112a) 상에 도금법에 의해 제1 회로 패턴층(120)을 형성한다. 제1 회로 패턴층(120)은 구리 도금층일 수 있다. 이때, 제1 구리 포일층(112a)은 도금 시드층으로 기능할 수 있다. 상기 도금법은 일 예로서, SAP(semi-additive process) 또는 MSAP(modified semi-additive process)를 적용할 수 있다.
도 5를 참조하면, 제1 회로 패턴층(120) 상에 도금법에 의해 제1 비아(125)를 형성한다. 제1 비아(125)는 구리 도금층일 수 있다. 상기 도금법은 일 예로서, SAP(semi-additive process) 또는 MSAP(modified semi-additive process)를 적용할 수 있다. 제1 비아(125)는 측면 프로파일이 제1 회로 패턴층(120)의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성될 수 있다. 이러한 측면 프로파일은 상기 SAP 또는 MSAP법을 이용하는 도금 공정의 특징에 의해 발생할 수 있다. 즉, 제1 비아(125)가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀 내부를 도금 물질로 채우는 공정을 수행함으로써, 제1 비아(125)를 형성할 수 있다. 이때, 감광 패턴의 홀의 측면 프로파일은 제1 회로 패턴층(120)에 대해 실질적으로 수직인 형태를 가질 수 있다. 제1 비아(125)가 형성된 후에, 상기 홀 타입의 감광 패턴은 제거될 수 있다.
도 6 및 도 7을 참조하면, 제1 구리 포일층(112a) 상에서 제1 회로 패턴층(120)과 제1 비아(125)를 덮는 제1 층간 절연층(130)을 형성한다. 이 때, 제1 층간 절연층(130)은 섬유 강화제를 포함하지 않는다. 또한, 제1 층간 절연층(130)은 에폭시 몰드 화합물을 포함할 수 있다. 한편, 제1 층간 절연층(130)은 에폭시 몰드 화합물 외에 무기질 필러를 더 포함할 수 있다. 상기 무기질 필러는 실리카 또는 알루미나를 포함할 수 있다.
한편, 제1 층간 절연층(130)을 형성하는 과정은 구체적으로 다음과 같은 단계를 따를 수 있다. 먼저, 불완전 경화된 에폭시 성분의 절연재를 준비한다. 이어서, 상기 절연재를 압력과 열을 이용하여, 제1 구리 포일층(112a)에 프레스한다. 그 결과, 도 6에 도시되는 것과 같이, 에폭시 몰드 화합물을 포함하는 상기 절연재가 경화된 형태로 제1 회로 패턴층(120)과 제1 비아(125)를 덮도록 형성될 수 있다. 이어서, 도 7에 도시되는 것과 같이, 제1 비아(125)의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화한다. 그 결과, 제1 구리 포일층(112a) 상에 제1 층간 절연층(130)이 형성될 수 있다. 상기 평탄화 공정은 일 예로서, 식각법 또는 화학적 기계적 연마법이 적용될 수 있다.
도 8을 참조하면, 제1 층간 절연층(130) 상에 도금법에 의해 제2 회로 패턴층(140)을 형성한다. 이때, 제2 회로 패턴층(140) 중 일부분은 제1 비아(125)와 연결될 수 있다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 적용할 수 있다.
도 9를 참조하면, 제1 층간 절연층(130) 상에서 제2 회로 패턴층(140)을 덮도록 배치되는 제2 층간 절연층(150)을 형성한다. 이때, 제2 층간 절연층(150)은 섬유 강화제를 포함한다. 이어서, 제2 층간 절연층(150)을 가공하여, 제2 회로 패턴층(140)을 노출시키는 비아홀(10)을 형성한다. 구체적으로, 상기 섬유 강화제는 탄소 섬유 또는 유리 섬유를 포함할 수 있다. 제2 층간 절연층(150)은 일 예로서, 프리프레그를 포함할 수 있다.
일 실시 예에 있어서, 도 9에 도시되는 구조물을 형성하는 방법은 다음과 같이 진행될 수 있다. 먼저, 비 경화 상태인 레진(150a) 및 섬유 강화제(150b)를 를 포함하는 절연재(150)를 준비한다. 이때, 절연재(150)의 일면 상에는 구리 포일층(151)이 추가적으로 배치될 수 있다. 이어서, 구리 포일층(151) 및 절연재(150)를 압력과 열을 이용하여, 상기 제1 층간 절연층(130)에 프레스한다. 그 결과, 절연재(150)가 경화됨으로써, 제2 층간 절연층(150)으로 변환될 수 있다. 이어서, 구리 포일층(151) 및 제2 층간 절연층(150)을 가공하여 제2 회로 패턴층(140)을 노출시키는 비아홀(10)을 형성할 수 있다. 상기 가공법은 레이저 가공법 또는 기계적 가공법을 적용할 수 있다. 이 때, 비아홀(10)의 측면 프로파일은 제2 층간 절연층(150)의 가공이 시작되는 표면으로부터 내부 방향(즉, 두께 방향)으로 경사 형태를 가질 수 있다. 이러한 경사 형태를 가지는 측면 프로파일은 레이저 가공법 또는 기계적 가공법에 따르는 비아홀 형성의 특징일 수 있다.
도 10을 참조하면, 도금법에 의해 비아홀(10)의 내부를 채우는 제2 비아(155) 및 제2 층간 절연층(150) 상에 배치되는 제3 회로 패턴층(160)을 형성한다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 포함할 수 있다. 상기 도금법을 진행하는 동안, 구리 포일층(151)은 도금 시드층으로 기능할 수 있다. 비아(155) 및 제3 회로 패턴층(160)이 형성된 후에, 제3 회로 패턴층(160) 사이에 위치하는 구리 포일층(151)은 제거될 수 있다. 그 결과, 이웃하는 제3 회로 패턴층(160) 사이에 전기적 단락이 발생하는 것을 방지할 수 있다.
도 11을 참조하면, 제3 회로 패턴층(160) 상에 도금법에 의해 제3 비아(165)를 형성한다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 포함할 수 있다. 제3 비아(165)는 측면 프로파일이 제3 회로 패턴층(160)의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성될 수 있다. 이러한 측면 프로파일은 상기 SAP 또는 MSAP법을 이용하는 도금 공정의 특징에 의해 발생할 수 있다. 즉, 제3 비아(165)가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀 내부를 도금 물질로 채우는 공정을 수행함으로써, 제3 비아(165)를 형성할 수 있다. 이때, 상기 감광 패턴의 홀의 측면 프로파일은 제3 회로 패턴층(160)에 대해 실질적으로 수직인 형태를 가질 수 있다.
도 12를 참조하면, 제2 층간 절연층(150) 상에서 제3 회로 패턴층(160) 및 제3 비아(165)를 덮도록 배치되는 제3 층간 절연층(170)을 형성한다. 제3 층간 절연층(170)은 섬유 강화제를 포함하지 않는다. 구체적으로, 또한, 제3 층간 절연층(170)은 에폭시 몰드 화합물을 포함할 수 있다. 한편, 제3 층간 절연층(170)은 에폭시 몰드 화합물 외에 필러를 더 포함할 수 있다. 상기 필러는 실리카 또는 알루미나를 포함할 수 있다.
한편, 제3 층간 절연층(170)을 형성하는 과정은 구체적으로 다음과 같은 단계를 따를 수 있다. 먼저, 불완전 경화된 에폭시 성분의 절연재를 준비한다. 이어서, 상기 절연재를 압력과 열을 이용하여, 제2 층간 절연층(150)에 프레스한다. 그 결과, 도 12에 도시되는 것과 같이, 에폭시 몰드 화합물을 포함하는 상기 절연재가 경화된 경태로 제3 회로 패턴층(160)과 제3 비아(165)를 덮도록 형성될 수 있다. 이어서, 제3 비아(165)의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화한다. 그 결과, 제2 층간 절연층(150) 상에 제3 층간 절연층(170)이 형성될 수 있다. 상기 평탄화 공정은 일 예로서, 식각법 또는 화학적 기계적 연마법이 적용될 수 있다.
이어서, 캐리어 기판(100)을 제1 회로 패턴층(120)과 분리한다. 구체적으로, 캐리어 기판(100)의 제1 구리 포일층(112a)와 제1 회로 패턴층(120)의 계면을 경계로, 캐리어 기판(100)과 제1 회로 패턴층(120)을 분리할 수 있다. 그 결과, 도 12에 개시되는 인쇄회로기판을 제조할 수 있다.
도시되지 않은 몇몇 실시 예들에 있어서, 제3 층간 절연층(170)의 일면 상에서 제3 비아(165)를 선택적으로 덮는 솔더 레지스트 패턴층을 형성할 수 있다. 또한, 제1 층간 절연층(130)의 일면 상에서, 제1 회로 패턴층(120)을 선택적으로 덮는 솔더 레지스트 패턴층을 형성할 수 있다. 상기 솔더 레지스트 패턴층들에 의해 노출되는 제3 비아(165) 및 제1 회로 패턴층(120)은 다른 소자칩, 패키지, 또는 인쇄회로기판 등과의 전기적 연결을 위한 접속 패드로 기능할 수 있다.
도 13 내지 도 20은 본 발명의 다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 본 인쇄회로기판의 제조 방법은 도 2와 관련하여 상술한 인쇄회로기판(2)의 제조 방법에 적용될 수 있다.
도 13을 참조하면, 코어 기판(200)을 준비한다. 코어 기판(200)은 코어 절연층(210), 코어 절연층(210)의 상면 및 하면에 각각 배치되는 제1 및 제2 구리 포일층(212a, 212b)를 포함한다.
코어 절연층(210)은 레진(210a) 및 섬유 강화제(210b)를 포함할 수 있다. 섬유 강화제(210b)는 탄소 섬유 또는 유리 섬유를 포함할 수 있다. 코어 절연층(210)은 추가적으로 필러를 포함할 수 있다. 상기 필러는 실리카 또는 알루미나를 포함할 수 있다. 코어 절연층(210)은 일 예로서, 프리프레그를 포함할 수 있다. 코어 절연층(210)은 일 예로서, 구리 적층 기판(CCL)일 수 있다.
도 14를 참조하면, 코어 기판(200)을 가공하여 관통 비아홀(20)을 형성한다. 코어 기판(200)을 가공하는 방법은 일 예로서, 레이저 가공법 또는 기계적 가공법을 적용할 수 있다.
일 실시 예에서, 도 14의 'T1' 및 'T2' 방향을 따라, 코어 기판(200)의 상부 및 하부에서, 코어 기판(200)의 내부 방향으로 레이저 가공법에 의해 코어 기판(200)을 가공할 수 있다. 이에 따라, 형성된 관통 비아홀(20)의 측면 프로파일은 코어 기판(200)의 표면으로부터 내부 방향(즉, 두께 방향)으로 경사진 형태를 가질 수 있다. 일 예로서, 도 14에서와 같이, 절구 형태로, 가운데가 오목한 형태의 비아홀(20)의 측면 프로파일이 형성될 수 있다.
도 15를 참조하면, 관통 비아홀(20)을 채우는 관통 비아(215) 및 코어 절연층(210)의 상면 및 하면에 각각 배치되는 제1 회로 패턴층(220a) 및 제2 회로 패턴층(220b)을, 도금법에 의해 형성한다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 포함할 수 있다.
도 16을 참조하면, 제1 회로 패턴층(220a) 상에 도금법에 의해 제1 비아(225a)를 형성한다. 제1 비아(225a)는 일 예로서, 구리 도금층을 포함할 수 있다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 포함할 수 있다. 제1 비아(225a)는 측면 프로파일이 제1 회로 패턴층(220a)의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성될 수 있다. 이러한 측면 프로파일은 상기 SAP 또는 MSAP법을 이용하는 도금 공정의 특징에 의해 발생할 수 있다. 즉, 제1 비아(225a)가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀 내부를 도금 물질로 채우는 공정을 수행함으로써, 제1 비아(225a)를 형성할 수 있다. 이때, 감광 패턴의 홀의 측면 프로파일은 제1 회로 패턴층(220a)에 대해 실질적으로 수직인 형태를 가질 수 있다. 제1 비아(225a)를 형성한 후에, 상기 홀 타입의 감광 패턴은 제거될 수 있다.
도 16을 다시 참조하면, 제2 회로 패턴층(220b) 상에 도금법에 의해 제2 비아(225b)를 형성한다. 제2 비아(225b)는 일 예로서, 구리 도금층을 포함할 수 있다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 포함할 수 있다. 제2 비아(225b)는 측면 프로파일이 제2 회로 패턴층(220b)의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성될 수 있다. 이러한 측면 프로파일은 상기 SAP 또는 MSAP법을 이용하는 도금 공정의 특징에 의해 발생할 수 있다. 즉, 제2 비아(225b)가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀 내부를 도금 물질로 채우는 공정을 수행함으로써, 제2 비아(225b)를 형성할 수 있다. 이때, 감광 패턴의 홀의 측면 프로파일은 제2 회로 패턴층(220b)에 대해 실질적으로 수직인 형태를 가질 수 있다. 제2 비아(225b)를 형성한 후에, 상기 홀 타입의 감광 패턴은 제거될 수 있다.
도 17 및 도 18을 참조하면, 코어 절연층(210)의 상면 상에서 제1 회로 패턴층(220a)과 제1 비아(225a)를 덮도록 배치되는 제1 층간 절연층(230a)를 형성한다. 제1 층간 절연층(230a)은 상술한 섬유 강화제를 포함할 수 있다. 제1 층간 절연층(230a)을 형성하는 공정은 구체적으로 다음과 같이 진행될 수 있다.
먼저, 도 17을 참조하면, 불완전 경화된 에폭시 성분의 절연재를 준비한다. 상기 절연재를 압력과 열을 이용하여, 코어 절연층(210)의 상면에 프레스한다. 이에 따라, 상기 절연재가 경화하여 제1 회로 패턴층(220a)과 제1 비아(225a)를 덮도록 배치된다. 이어서, 도 18을 참조하면, 제1 비아(225a)의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화한다. 그 결과, 제1 층간 절연층(230a)이 형성될 수 있다. 상기 평탄화 공정은 일 예로서, 식각법 또는 화학적 기계적 연마법이 적용될 수 있다.
마찬가지로, 코어 절연층(210)의 하면 상에서 제2 회로 패턴층(220b)과 제2 비아(225b)를 덮도록 배치되는 제2 층간 절연층(230b)를 형성한다. 제2 층간 절연층(230b)은 상술한 섬유 강화제를 포함할 수 있다. 제2 층간 절연층(230b)을 형성하는 공정은 구체적으로 다음과 같이 진행될 수 있다.
먼저, 도 17을 참조하면, 불완전 경화된 에폭시 성분의 절연재를 준비한다. 상기 절연재를 압력과 열을 이용하여, 코어 절연층(210)의 하면에 프레스한다. 이에 따라, 상기 절연재가 경화하여 제2 회로 패턴층(220b)과 제2 비아(225b)를 덮도록 배치된다. 이어서, 도 18을 참조하면, 제2 비아(225b)의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화한다. 그 결과, 제2 층간 절연층(230b)이 형성될 수 있다. 상기 평탄화 공정은 일 예로서, 식각법 또는 화학적 기계적 연마법이 적용될 수 있다.
도 19를 참조하면, 제1 층간 절연층(230a) 상에 도금법에 의해 제3 회로 패턴층(240)을 형성할 수 있다. 상기 도금법은 일 예로서, SAP 또는 MSAP를 포함할 수 있다. 제3 회로 패턴층(240)은 제2 비아(225a)를 통해 제1 회로 패턴층(220a)와 전기적으로 연결될 수 있다.
몇몇 도시되지 않은 실시예들에 있어서, 제1 층간 절연층(230a) 상에서 제3 회로 패턴층(240)을 선택적으로 덮는 솔더 레지스트 패턴층이 더 배치될 수 있다. 또한, 제2 층간 절연층(230b) 상에서 제2 비아(225b)를 선택적으로 덮는 솔더 레지스트 패턴층이 배치될 수 있다. 상기 솔더 레지스트 패턴층들에 의해 노출되는 제3 회로 패턴층(240) 및 제2 비아(225b)는 다른 소자칩, 패키지, 또는 인쇄회로기판 등과의 전기적 연결을 위한 접속 패드로 기능할 수 있다. 상술한 공정을 통해 본 발명의 실시 예에 따르는 인쇄회로기판을 제조할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2: 인쇄회로기판,
10 20: 비아홀
12: 최하부 회로 패턴층, 12v: 하부 비아,
13: 하부 층간 절연층, 14: 하부 회로 패턴층,
15: 중간 절연층, 15a: 레진, 15b: 섬유 강화제,
15S1: 상면, 15S2: 하면, 15v: 중간 비아,
16: 상부 회로 패턴층, 16v: 상부 비아, 17: 상부 층간 절연층,
21: 중간 절연층, 21a: 레진, 21b: 섬유 강화제, 21c: 중간 비아,
21S1: 상면, 21S2: 하면,
22a: 상부 회로 패턴층, 22b: 하부 회로 패턴층,
22c: 상부 비아, 22d: 하부 비아,
23a: 상부 층간 절연층, 23b: 하부 층간 절연층, 24: 최상부 회로 패턴층,
100: 캐리어 기판, 110: 절연층, 112a 112b: 제1 및 제2 구리 포일층,
120: 제1 회로 패턴층, 125: 제1 비아, 130: 제1 층간 절연층, 140: 제2 회로 패턴층,
150: 제2 층간 절연층, 150a: 레진, 150b: 섬유 강화제,
151: 구리 포일층, 155: 제2 비아,
160: 제3 회로 패턴층, 165: 제3 비아, 170: 제3 층간 절연층,
200: 코어 기판, 210: 코어 절연층, 210a: 레진, 210b: 섬유 강화제,
212a 212b: 제1 및 제2 구리 포일층, 215: 관통 비아,
220a 220b: 제1 및 제2 회로 패턴층,
225a 225b: 제1 및 제2 비아,
230a 230b: 제1 및 제2 층간 절연층, 240: 제3 회로 패턴층.

Claims (18)

  1. 섬유 강화제를 포함하는 중간 절연층;
    상기 중간 절연층의 상면 및 하면에 각각 배치되는 상부 회로 패턴층 및 하부 회로 패턴층;
    상기 중간 절연층의 상기 상면 상에서 상기 상부 회로 패턴층을 덮도록 배치되며, 섬유 강화제를 포함하지 않는 상부 층간 절연층; 및
    상기 중간 절연층의 상기 하면 상에서 상기 하부 회로 패턴층을 덮도록 배치되며, 섬유 강화제를 포함하지 않는 하부 층간 절연층을 포함하고,
    상기 중간 절연층은 중간 비아를 구비하며,
    상기 상부 층간 절연층은 상부 비아를 구비하며,
    상기 하부 층간 절연층은 하부 비아를 구비하되,
    상기 중간 비아의 측면 프로파일은 상기 중간 절연층의 표면에서 내부 방향에 대해 경사진 형태를 가지며,
    상기 상부 비아 및 상기 하부 비아의 측면 프로파일은 상기 상부 층간 절연층의 표면 및 상기 하부 층간 절연층의 표면에서 내부 방향에 대해 각각 실질적으로 수직인 형태를 가지는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판.
  2. 제1 항에 있어서,
    상기 섬유 강화제는 탄소 섬유 또는 유리 섬유를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판.
  3. 제1 항에 있어서,
    상기 중간 절연층은 프리프레그를 포함하며,
    상기 상부 및 하부 층간 절연층은 에폭시 몰드 화합물(Epoxy mold compound)을 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판.
  4. 삭제
  5. (a) 섬유 강화제를 포함하는 절연층, 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 구리 포일층을 구비하는 캐리어 기판을 준비하는 단계;
    (b) 상기 제1 구리 포일층 상에 도금법에 의해 제1 회로 패턴층을 형성하는 단계;
    (c) 상기 제1 회로 패턴층 상에 도금법에 의해 제1 비아를 형성하는 단계;
    (d) 상기 제1 구리 포일층 상에서 상기 제1 회로 패턴층과 상기 제1 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제1 층간 절연층을 형성하는 단계;
    (e) 상기 제1 층간 절연층 상에 도금법에 의해 제2 회로 패턴층을 형성하는 단계;
    (f) 상기 제1 층간 절연층 상에 상기 제2 회로 패턴층을 덮도록 배치되고, 섬유 강화제를 포함하는 제2 층간 절연층을 형성하는 단계;
    (g) 상기 제2 층간 절연층을 가공하여, 상기 제2 회로 패턴층을 노출시키는 비아홀을 형성하는 단계;
    (h) 도금법에 의해 상기 비아홀 내부를 채우는 제2 비아 및 상기 제2 층간 절연층 상에 배치되는 제3 회로 패턴층을 형성하는 단계;
    (i) 상기 제3 회로 패턴층 상에 도금법에 의해 제3 비아를 형성하는 단계;
    (j) 상기 제2 층간 절연층 상에서 상기 제3 회로 패턴층 및 상기 제3 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제3 층간 절연층을 형성하는 단계; 및
    (k) 상기 캐리어 기판을 상기 제1 회로 패턴층과 분리하는 단계를 포함하고,
    (c) 단계는 상기 제1 회로 패턴층 상에 상기 제1 비아가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀의 내부를 도금 물질로 채우는 공정을 포함하되, 상기 제1 비아의 측면 프로파일이 상기 제1 회로 패턴층의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성되며,
    (i) 단계는 상기 제3 회로 패턴층 상에 상기 제3 비아가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀의 내부를 도금 물질로 채우는 공정을 포함하되, 상기 제3 비아의 측면 프로파일이 상기 제3 회로 패턴층의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성되는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  6. 제5 항에 있어서,
    상기 섬유 강화제는 탄소 섬유 또는 유리 섬유를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  7. 제5 항에 있어서,
    상기 제1 및 제3 층간 절연층은 에폭시 몰드 화합물을 포함하고,
    상기 제2 층간 절연층은 프리프레그를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  8. 삭제
  9. 제5 항에 있어서,
    (d) 단계의 상기 제1 층간 절연층을 형성하는 단계는
    (d1) 불완전 경화된 에폭시 성분의 절연재를 준비하는 단계;
    (d2) 상기 절연재를 압력과 열을 이용하여, 상기 제1 구리 포일층에 프레스하는 단계; 및
    (d3) 상기 제1 비아의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화하는 단계를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  10. 제5 항에 있어서,
    (g) 단계의 상기 비아홀을 형성하는 단계는
    상기 제2 층간 절연층을 레이저 가공법 또는 기계적 가공법을 이용하여, 상기 제2 층간 절연층을 가공하는 단계를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  11. 제5 항에 있어서,
    (j) 단계의 상기 제3 층간 절연층을 형성하는 단계는
    (j1) 불완전 경화된 에폭시 성분의 절연재를 준비하는 단계;
    (j2) 상기 절연재를 압력과 열을 이용하여, 상기 제2 층간 절연층에 프레스하는 단계; 및
    (j3) 상기 제3 비아의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화하는 단계를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  12. (a) 섬유 강화제를 포함하는 코어 절연층, 및 상기 코어 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 구리 포일층을 구비하는 코어 기판을 준비하는 단계;
    (b) 상기 코어 기판을 가공하여 관통 비아홀을 형성하는 단계;
    (c) 상기 관통 비아홀을 채우는 관통 비아 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 회로 패턴층 및 제2 회로 패턴층을, 도금법에 의해 형성하는 단계;
    (d) 상기 제1 회로 패턴층 상에 도금법에 의해 제1 비아를 형성하는 단계;
    (e) 상기 제2 회로 패턴층 상에 도금법에 의해 제2 비아를 형성하는 단계;
    (f) 상기 코어 절연층의 상면 상에서 상기 제1 회로 패턴층과 상기 제1 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제1 층간 절연층을 형성하는 단계; 및
    (g) 상기 코어 절연층의 하면 상에서 상기 제2 회로 패턴층과 상기 제2 비아를 덮도록 배치되고, 섬유 강화제를 포함하지 않는 제2 층간 절연층을 형성하는 단계를 포함하되,
    (d) 단계는 상기 제1 회로 패턴층 상에 상기 제1 비아가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀의 내부를 도금 물질로 채우는 공정을 포함하되, 상기 제1 비아의 측면 프로파일이 상기 제1 회로 패턴층의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성되며,
    (e) 단계는 상기 제2 회로 패턴층 상에 상기 제2 비아가 형성될 곳에 홀 타입의 감광 패턴을 형성하고, 상기 홀의 내부를 도금 물질로 채우는 공정을 포함하되, 상기 제2 비아의 측면 프로파일이 상기 제2 회로 패턴층의 표면에 대하여 실질적으로 수직인 형태를 가지도록 형성되는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  13. 제12 항에 있어서,
    상기 섬유 강화제는 탄소 섬유 또는 유리 섬유를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  14. 제12 항에 있어서,
    상기 제1 및 제2 층간 절연층은 에폭시 몰드 화합물을 포함하고,
    상기 코어 절연층은 프리프레그를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  15. 제12 항에 있어서,
    (a) 단계의 코어 기판은 구리 적층 기판인
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  16. 제12 항에 있어서,
    (b) 단계의 관통 비아홀을 형성하는 단계는
    상기 코어 기판의 상면과 하면으로부터 내부 방향으로, 레이저 가공법에 의해 상기 코어 기판을 가공하는 단계를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  17. 제12 항에 있어서,
    (f) 단계의 상기 제1 층간 절연층을 형성하는 단계는
    (f1) 불완전 경화된 에폭시 성분의 절연재를 준비하는 단계;
    (f2) 상기 절연재를 압력과 열을 이용하여, 상기 코어 절연층의 상면에 프레스하는 단계; 및
    (f3) 상기 제1 비아의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화하는 단계를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
  18. 제12 항에 있어서,
    (g) 단계의 상기 제2 층간 절연층을 형성하는 단계는
    (g1) 불완전 경화된 에폭시 성분의 절연재를 준비하는 단계;
    (g2) 상기 절연재를 압력과 열을 이용하여, 상기 코어 절연층의 하면에 프레스하는 단계; 및
    (g3) 상기 제2 비아의 상면과 상기 절연재의 상면이 동일 평면에 놓이도록, 상기 절연재를 제거하여 평탄화하는 단계를 포함하는
    서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판의 제조 방법.
KR1020190085739A 2019-07-16 2019-07-16 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법 KR102331487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190085739A KR102331487B1 (ko) 2019-07-16 2019-07-16 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190085739A KR102331487B1 (ko) 2019-07-16 2019-07-16 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210009470A KR20210009470A (ko) 2021-01-27
KR102331487B1 true KR102331487B1 (ko) 2021-11-29

Family

ID=74238167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190085739A KR102331487B1 (ko) 2019-07-16 2019-07-16 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102331487B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017307A (ja) * 2015-06-26 2017-01-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びプリント回路基板の製造方法
KR101709468B1 (ko) 2015-06-19 2017-03-09 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
JP2017135357A (ja) 2016-01-25 2017-08-03 京セラ株式会社 印刷配線板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101709468B1 (ko) 2015-06-19 2017-03-09 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
JP2017017307A (ja) * 2015-06-26 2017-01-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びプリント回路基板の製造方法
JP2017135357A (ja) 2016-01-25 2017-08-03 京セラ株式会社 印刷配線板およびその製造方法

Also Published As

Publication number Publication date
KR20210009470A (ko) 2021-01-27

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
US8561293B2 (en) Method for manufacturing wiring board
TWI475938B (zh) 多層配線板及其製造方法
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
US8163642B1 (en) Package substrate with dual material build-up layers
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TWI530238B (zh) 晶片封裝基板及其製作方法
KR101055586B1 (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
KR20100065689A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20100061026A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102331487B1 (ko) 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
KR102249660B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP7266469B2 (ja) 配線基板の製造方法及び積層構造
KR102101593B1 (ko) 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판
KR102597172B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP7266454B2 (ja) 配線基板、積層型配線基板、及び配線基板の製造方法
KR20190027579A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant