KR101012403B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101012403B1
KR101012403B1 KR1020090099217A KR20090099217A KR101012403B1 KR 101012403 B1 KR101012403 B1 KR 101012403B1 KR 1020090099217 A KR1020090099217 A KR 1020090099217A KR 20090099217 A KR20090099217 A KR 20090099217A KR 101012403 B1 KR101012403 B1 KR 101012403B1
Authority
KR
South Korea
Prior art keywords
layer
primer resin
resin layer
circuit pattern
via hole
Prior art date
Application number
KR1020090099217A
Other languages
English (en)
Inventor
이재석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090099217A priority Critical patent/KR101012403B1/ko
Priority to JP2009288125A priority patent/JP4843707B2/ja
Priority to TW098145375A priority patent/TWI387423B/zh
Priority to CN2009102657695A priority patent/CN102045950B/zh
Priority to US12/651,191 priority patent/US8497434B2/en
Application granted granted Critical
Publication of KR101012403B1 publication Critical patent/KR101012403B1/ko
Priority to US13/953,650 priority patent/US20130312901A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 상기 제조방법은, 프라이머 수지층이 형성된 캐리어를 제공하는 단계; 상기 프라이머 수지층 상에 회로패턴을 형성하는 단계; 상기 캐리어를 절연층에 적층하여, 상기 회로패턴이 상기 절연층에 매립되도록 하는 단계; 상기 캐리어를 제거하는 단계; 표면에 상기 프라이머 수지층이 적층된 상기 절연층에 비아홀을 형성하는 단계; 및 상기 비아홀 및 상기 프라이머 수지층 상에 도금층을 형성하고 상기 도금층 중 상기 프라이머 수지층 상에 형성된 부분을 제거함으로써, 상기 비아홀에 비아를 형성하는 단계를 포함한다.
인쇄회로기판, 프라이머 수지, 캐리어, 매립

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 기판에 전자소자가 실장되는 패키지 기판에 많은 기능들이 집적되는 패키지 기판의 고밀도화가 진행되고 있다. 그에 따라, 기판에 형성되는 회로패턴의 고밀도화가 요구되고 있는 실정이다.
종래기술에 따르면, 회로패턴은 절연체의 표면에 부착되도록 형성되었으나, 이러한 구조로는 회로패턴을 고밀도화 하기에 한계가 존재하여, 최근 절연체에 회로패턴이 매립되는 구조가 제시되었다. 이러한 구조를 구현하기 위해서는, 별도의 캐리어를 준비하고, 준비된 캐리어 위에 회로패턴을 형성한 후, 절연수지에 회로패턴을 전사하는 방법이 이용되었다.
이 때 캐리어와 회로패턴 사이에 금속 재질의 장벽층(barrier)이 존재하게 되는데, 절연수지에 회로패턴을 전사하는 과정에서 상기 장벽층을 에칭하는 공정이 수반되어 공정을 간소화 하는 데에 한계가 존재하는 문제가 있다. 또한, 층간 접속 을 위한 비아를 형성하기 위해 상기 절연수지에 홀을 가공하는 경우, 홀 가공에 앞서 장벽층의 일부를 개방하는 공정을 진행할 필요가 있는데, 장벽층 개방 공정으로 인해 층간 정합도가 하락하는 문제 또한 발생하게 된다.
본 발명은 비아 형성을 위해 노광 및 현상을 이용한 패터닝 공정을 수행할 필요 없어 공정을 간소화 시킬 수 있으며, 노광 공정의 삭제로 인해 층간 정합도를 확보할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 프라이머 수지층이 형성된 캐리어를 제공하는 단계; 상기 프라이머 수지층 상에 회로패턴을 형성하는 단계; 상기 캐리어를 절연층에 적층하여, 상기 회로패턴이 상기 절연층에 매립되도록 하는 단계; 상기 캐리어를 제거하는 단계; 표면에 상기 프라이머 수지층이 적층된 상기 절연층에 비아홀을 형성하는 단계; 및 상기 비아홀 및 상기 프라이머 수지층 상에 도금층을 형성하고 상기 도금층 중 상기 프라이머 수지층 상에 형성된 부분을 제거함으로써, 상기 비아홀에 비아를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
상기 캐리어는 금속 재질일 수 있으며, 상기 비아홀을 가공하는 단계는 상기 프라이머 수지층이 적층된 방향에서 레이저 가공을 수행함으로써 수행될 수 있다. 이 때, 상기 비아홀은 블라인드 비아홀일 수 있다.
본 발명의 다른 측면에 따르면, 양면에 회로패턴이 매립된 절연층; 상기 절연층의 상하를 전기적으로 연결하는 비아; 상기 절연층의 일면에 적층된 프라이머 수지층; 및 상기 프라이머 수지층을 커버하는 솔더 레지스트층을 포함하는 인쇄회로기판이 제공된다.
상기 비아는 블라인드 비아일 수 있다.
본 발명의 바람직한 실시예에 따르면, 비아 형성을 위해 노광 및 현상을 이용한 패터닝 공정을 수행할 필요 없어 공정을 간소화 시킬 수 있으며, 노광 공정의 삭제로 인해 층간 정합도를 확보할 수 있게 된다. 또한, 회로패턴이 프라이머 수지에 의해 커버되므로, 회로패턴과 레진 사이의 균열을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생 략한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 14를 참조하면, 지지체(10), 캐리어(20), 프라이머 수지층(30), 금속박막(40), 도금 레지스트(42), 회로패턴(44), 절연층(50), 비아홀(52), 시드층(54), 도금 금속(56), 비아(58), 내층기판(60), 회로패턴(62)이 도시되어 있다.
우선, 프라이머 수지층(30)이 형성된 캐리어(20)를 준비한 다음(S110), 프라이머 수지층(30) 상에 회로패턴(44)을 형성한다(S120). 이를 위해 먼저 도 2에 도시된 바와 같이, 중앙에 위치한 지지체(10)를 중심으로, 양면에 각각 캐리어(20), 프라이머 수지층(30), 및 금속박막(40)이 순차로 적층된 구조체를 준비한다. 여기서 지지체(10)로는 열 또는 빛을 조사하면 접착력이 약화되는 재질을 이용할 수 있으며, 예를 들면 열가소성 재질을 이용할 수 있다. 지지체(10)의 양면에 적층된 캐리어(20)는 추후에 지지체(10)로부터 분리된다. 금속박막(40)은 구리 재질로 이루어질 수 있으며, 이 밖의 전도성 금속으로 이루어질 수도 있음은 물론이다.
그리고 나서, 도 3에 도시된 바와 같이, 금속박막(40) 상에 패터닝 된 도금 레지스트(42)를 형성한 후 도금을 수행하여 회로패턴(44)을 형성한다. 프라이머 수지층(30) 상에 형성되었던 금속박막(40)이 시드층으로서 기능할 수 있게 되어, 회로패턴(44) 형성을 위한 전해도금이 수행될 수 있게 되는 것이다. 이 후 도금 레지스트(42)를 제거하면, 도 4에 도시된 바와 같이 금속박막(40) 상에 회로패턴(44)이 돌출되도록 형성된다.
이 후, 도 5에 도시된 바와 같이, 지지체(10)에 열 또는 빛을 조사하여, 지지체(10) 상하에 적층되어 있던 캐리어(20)들을 지지체(10)로부터 분리한다. 그 전에, 회로패턴(44)과 절연층(50) 사이의 충분한 접합력을 확보하기 위하여, 회로패턴(44)에 대한 표면처리를 수행한다. 플래시 에칭 등과 같은 방법을 이용하여 표면처리를 수행하게 되면, 회로패턴(44)의 표면에 조도가 형성되어 추후 절연층(50)와의 접합력이 향상될 수 있게 된다. 이 과정에서 프라이머 수지층(30)의 표면에 노출되어 있던 금속박막(40)은 제거된다.
그리고 나서, 도 6 및 도 7 도시된 바와 같이, 분리된 캐리어(20)를 절연층(50)에 적층하여 회로패턴(44)을 절연층(50)에 매립한다(S130). 캐리어(20)의 표면에는 프라이머 수지층(30) 및 회로패턴(44)이 형성되어 있으므로, 캐리어(20)를 절연층(50)에 압착함에 따라 회로패턴(44)은 절연층(50)에 매립된다. 이 때, 반경화 상태의 절연층(50)를 이용하면, 회로패턴(44)이 보다 수월하게 매립될 수 있게 되며, 이 후 절연층(50)를 완전경화 시키면 회로패턴과 절연층(50) 사이의 보다 견고한 결합을 확보할 수 있게 된다.
한편, 도 6을 기준으로, 절연층(50)의 하면에는 또 다른 내층기판(62)이 적층된다. 내층기판(60)의 표면에는 회로패턴(62)이 돌출 형성되며, 절연층(50)와의 압착에 의해 이들 패턴(62) 역시 절연층(50)에 매립된다.
2층 기판을 형성하고자 하는 경우에는, 지지체(10)로부터 분리된 두 개의 캐리어(20)를 각각 절연층(50)의 상하면에 압착하는 방법을 이용할 수도 있을 것이다(도 15 참조). 이 경우, 절연층(50)에 매립되는 회로패턴(44)을 단일 공정을 통해 동시에 형성할 수 있는 장점이 있다.
이 후, 도 8에 도시된 바와 같이, 캐리어(20)를 제거한다(S140). 캐리어(20)가 금속 재질인 경우 에칭액을 이용한 습식 에칭 등과 같은 방법을 통해 캐리어(20)를 제거할 수 있게 된다. 이 경우, 절연층(50)에 매립된 회로패턴(44)의 상면은 프라이머 수지층(30)에 의해 커버되므로, 캐리어(20)를 제거하기 위해 사용되는 에칭액에 의해 회로패턴(44)이 손상되는 것이 방지될 수 있게 된다.
다음으로, 도 9에 도시된 바와 같이, 비아홀(52)을 가공한다(S150). 이러한 비아홀(52)을 가공하기 위해 레이저를 이용할 수 있다. 본 실시예의 경우, 회로패턴(44)이 프라이머 수지층(30)에 의해 커버되어 있으므로, 별도의 윈도우를 가공할 필요 없이 비아홀(52)을 직접 가공할 수 있게 된다. 또한, 비아홀(52)의 저면이 별도의 내층 기판(60)에 형성되었던 회로패턴(62)에 의해 차폐되는 경우, 즉 블라인드(blind) 비아홀인 경우, 비아홀(52)의 깊이를 제어하기가 용이해 질 수 있다.
이 후, 비아홀(52) 내부에 층간 접속을 위한 비아(도 14의 58)를 형성한다(S160). 이에 대해 간략히 설명하면 다음과 같다.
우선, 도 10에 도시된 바와 같이 프라이머 수지층(30)의 표면 및 비아홀(52)의 내벽에 시드층(54)을 형성한다. 이를 위해 무전해 동도금과 같은 공정을 수행할 수 있다.
그리고 나서, 전해도금을 수행하여, 도 11에 도시된 바와 같이 비아홀(52) 내부에 도금 금속(56)을 충전한다. 이렇게 비아홀(52) 내부에 충전된 도금 금속(54)은 추후에 층간 접속을 위한 비아(도 12의 58)로서의 기능을 수행할 수 있게 된다. 비아홀(52) 내부에 충전되는 도금 금속의 예로는 구리를 들 수 있으며, 이 밖에도 전기적 신호를 전송하기에 적합한 물질이라면 어느 것이라도 무방하다.
다음으로, 도 12에 도시된 바와 같이, 도금 금속 중 프라이머 수지층(30) 상에 형성된 부분을 제거한다. 이를 위해 에칭액을 이용한 습식 에칭 공정을 진행할 수 있다. 이 경우, 절연층(50) 표면에 형성된 프라이머 수지층(30)이 에칭장벽(etch-stop)으로서의 기능을 수행할 수 있게 된다.
이 후, 도 13에 도시된 바와 같이, 프라이머 수지층(30)을 남겨둔 상태에서 솔더 레지스트 잉크를 도포하여 솔더레지스트층(70)을 형성한다. 그리고 나서 도 14에 도시된 바와 같이, 외부와의 접속을 위한 패드 부분을 개방한다. 이를 위해 레이저 가공 방법을 이용할 수 있다.
이상의 과정을 거쳐 제조된 인쇄회로기판이 도 14에 도시되어 있다. 도 14를 참조하면, 본 실시예에 따른 인쇄회로기판은, 양면에 회로패턴(44, 62)이 매립된 절연층(50); 상기 절연층(50)의 상하를 전기적으로 연결하는 비아(58); 상기 절연 층(50)의 일면에 적층된 프라이머 수지층(30); 및 상기 프라이머 수지층(30)을 커버하는 솔더 레지스트층(70)을 포함한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 2 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.
도 15는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법의 일 공정을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
10: 지지체
20: 캐리어
30: 프라이머 수지층
40: 금속박막
44: 회로패턴
50: 절연층
52: 비아홀
54: 시드층
56: 도금 금속
58: 비아

Claims (6)

  1. 프라이머 수지층이 형성된 캐리어를 제공하는 단계;
    상기 프라이머 수지층 상에 회로패턴을 형성하는 단계;
    상기 캐리어를 절연층에 적층하여, 상기 회로패턴이 상기 절연층에 매립되도록 하는 단계;
    상기 캐리어를 제거하는 단계;
    표면에 상기 프라이머 수지층이 적층된 상기 절연층에 비아홀을 형성하는 단계; 및
    상기 비아홀 및 상기 프라이머 수지층 상에 도금층을 형성하고 상기 도금층 중 상기 프라이머 수지층 상에 형성된 부분을 제거함으로써, 상기 비아홀에 비아를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 캐리어는 금속 재질인 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 비아홀을 가공하는 단계는 상기 프라이머 수지층이 적층된 방향에서 레 이저 가공을 수행함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제3항에 있어서,
    상기 비아홀은 블라인드 비아홀인 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 양면에 회로패턴이 매립된 절연층;
    상기 절연층의 상하를 전기적으로 연결하는 비아;
    상기 절연층의 일면에 적층된 프라이머 수지층; 및
    상기 프라이머 수지층을 커버하는 솔더 레지스트층을 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 비아는 블라인드 비아인 것을 특징으로 하는 인쇄회로기판.
KR1020090099217A 2009-10-19 2009-10-19 인쇄회로기판 및 그 제조방법 KR101012403B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090099217A KR101012403B1 (ko) 2009-10-19 2009-10-19 인쇄회로기판 및 그 제조방법
JP2009288125A JP4843707B2 (ja) 2009-10-19 2009-12-18 印刷回路基板及びその製造方法
TW098145375A TWI387423B (zh) 2009-10-19 2009-12-28 印刷電路板及其製造方法
CN2009102657695A CN102045950B (zh) 2009-10-19 2009-12-31 印刷电路板及其制造方法
US12/651,191 US8497434B2 (en) 2009-10-19 2009-12-31 Printed circuit board and manufacturing method thereof
US13/953,650 US20130312901A1 (en) 2009-10-19 2013-07-29 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090099217A KR101012403B1 (ko) 2009-10-19 2009-10-19 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101012403B1 true KR101012403B1 (ko) 2011-02-09

Family

ID=43777078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090099217A KR101012403B1 (ko) 2009-10-19 2009-10-19 인쇄회로기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US8497434B2 (ko)
JP (1) JP4843707B2 (ko)
KR (1) KR101012403B1 (ko)
CN (1) CN102045950B (ko)
TW (1) TWI387423B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180041088A (ko) * 2014-12-30 2018-04-23 서키트 호일 룩셈부르크 박리성 동박, 코어리스 기판의 제조방법 및 이 방법으로 얻어진 코어리스 기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326436A (ja) 2000-05-17 2001-11-22 Matsushita Electric Ind Co Ltd 回路形成基板とその製造方法
JP2005064311A (ja) 2003-08-18 2005-03-10 Toray Ind Inc 回路基板形成用転写シート
KR20060133544A (ko) * 2004-01-29 2006-12-26 아토테크더치랜드게엠베하 회로 캐리어 제조 방법 및 이 방법의 사용
KR20070007173A (ko) * 2004-03-31 2007-01-12 다다히로 오미 회로 기판 및 그의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3612594B2 (ja) * 1998-05-29 2005-01-19 三井金属鉱業株式会社 樹脂付複合箔およびその製造方法並びに該複合箔を用いた多層銅張り積層板および多層プリント配線板の製造方法
JP2002026475A (ja) * 2000-07-07 2002-01-25 Mitsui Mining & Smelting Co Ltd キャリア箔付銅箔回路及びそれを用いたプリント配線板の製造方法並びにプリント配線板
US6898850B2 (en) * 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
TWI283152B (en) * 2005-06-20 2007-06-21 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
KR100782407B1 (ko) 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
TWI337058B (en) * 2007-02-16 2011-02-01 Unimicron Technology Corp Circuit board process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326436A (ja) 2000-05-17 2001-11-22 Matsushita Electric Ind Co Ltd 回路形成基板とその製造方法
JP2005064311A (ja) 2003-08-18 2005-03-10 Toray Ind Inc 回路基板形成用転写シート
KR20060133544A (ko) * 2004-01-29 2006-12-26 아토테크더치랜드게엠베하 회로 캐리어 제조 방법 및 이 방법의 사용
KR20070007173A (ko) * 2004-03-31 2007-01-12 다다히로 오미 회로 기판 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180041088A (ko) * 2014-12-30 2018-04-23 서키트 호일 룩셈부르크 박리성 동박, 코어리스 기판의 제조방법 및 이 방법으로 얻어진 코어리스 기판
KR102126611B1 (ko) * 2014-12-30 2020-06-25 서키트 호일 룩셈부르크, 에스에이알엘 박리성 동박, 코어리스 기판의 제조방법 및 이 방법으로 얻어진 코어리스 기판

Also Published As

Publication number Publication date
US8497434B2 (en) 2013-07-30
JP2011086897A (ja) 2011-04-28
CN102045950A (zh) 2011-05-04
TWI387423B (zh) 2013-02-21
JP4843707B2 (ja) 2011-12-21
TW201116184A (en) 2011-05-01
US20110088930A1 (en) 2011-04-21
CN102045950B (zh) 2013-12-11
US20130312901A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
KR101013992B1 (ko) 인쇄회로기판 제조방법
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR100960954B1 (ko) 인쇄회로기판 제조방법
KR101171100B1 (ko) 회로기판 제조방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101597996B1 (ko) 회로기판 및 제조방법
KR100997801B1 (ko) 인쇄회로기판 제조방법
KR20140146447A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2014130992A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR20120044730A (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2013080889A (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee