KR100601485B1 - Ｂｇａ 패키지 기판 및 그 제조방법 - Google Patents

Ｂｇａ 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100601485B1
KR100601485B1 KR1020040116798A KR20040116798A KR100601485B1 KR 100601485 B1 KR100601485 B1 KR 100601485B1 KR 1020040116798 A KR1020040116798 A KR 1020040116798A KR 20040116798 A KR20040116798 A KR 20040116798A KR 100601485 B1 KR100601485 B1 KR 100601485B1
Authority
KR
South Korea
Prior art keywords
layer
blind via
via hole
copper
wire bonding
Prior art date
Application number
KR1020040116798A
Other languages
English (en)
Other versions
KR20060078109A (ko
Inventor
최재민
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040116798A priority Critical patent/KR100601485B1/ko
Priority to TW094105776A priority patent/TWI279011B/zh
Priority to US11/086,625 priority patent/US7387917B2/en
Priority to JP2005137652A priority patent/JP4395098B2/ja
Publication of KR20060078109A publication Critical patent/KR20060078109A/ko
Application granted granted Critical
Publication of KR100601485B1 publication Critical patent/KR100601485B1/ko
Priority to US12/116,679 priority patent/US20080223610A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Abstract

본 발명의 비아홀상에 와이어 본딩 패드(wire bonding pad) 및 솔더 볼 패드(solder ball pad)를 형성함으로써, 회로패턴의 설계 자유도를 높이고 고밀도의 회로패턴을 형성할 수 있는 BGA(Ball Grid Array) 패키지 기판 및 그 제조방법에 관한 것이다.
BGA, 패키지 기판, 블라인드 비아홀, 와이어 본딩 패드, 솔더 볼 패드

Description

ＢＧＡ 패키지 기판 및 그 제조방법{BGA package board and method for manufacturing thereof}
도 1a 내지 도 1g는 종래의 BGA 패키지 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2는 종래의 반도체 소자가 실장된 BGA 패키지 기판의 단면도이다.
도 3은 종래의 BGA 패키지 기판의 문제점을 나타내는 단면도이다.
도 4는 본 발명의 일실시예에 따른 BGA 패키지 기판의 단면도이다.
도 5는 본 발명의 일실시예에 따른 반도체 소자가 실장된 BGA 패키지 기판의 단면도이다.
도 6a 내지 도 6l은 본 발명의 일실시예에 따른 BGA 패키지 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 BGA 패키지 기판의 제조방법의 흐름을 나타내는 단면도이다.
본 발명의 BGA(Ball Grid Array) 패키지 기판 및 그 제조방법에 관한 것으 로, 보다 상세하게는 비아홀상에 와이어 본딩 패드(wire bonding pad) 및 솔더 볼 패드(solder ball pad)를 형성함으로써, 회로패턴의 설계 자유도를 높이고 고밀도의 회로패턴을 형성할 수 있는 BGA 패키지 기판 및 그 제조방법에 관한 것이다.
최근 BGA 패키지 기판은 전자제품의 소형화, 고집적화 및 다기능화에 따라 경박단소 및 고밀도의 미세한 회로패턴을 구현하기 위하여 급속한 기술 개발이 이루어지고 있다. 특히, 경박단소 및 미세한 회로패턴은 반도체 소자가 BGA 패키지 기판상에 실장되는 CSP(Chip-Sized Package) 제품에서 크게 요구되고 있다.
또한, CSP 제품의 주요 응용분야인 휴대폰에서, 기존의 기능에 계속적으로 부가기능을 추가하는 다기능성을 요구함에 따라, 반도체 소자의 신호라인의 수가 급격하게 증가하고 있다. 이에 따라, 많은 수의 신호라인을 갖는 반도체 소자를 실장하기 위하여, BGA 패키지 기판의 높은 설계 자유도가 요구되고 있다.
도 1a 내지 도 1g는 종래의 BGA 패키지 기판의 제조방법의 흐름을 나타내는 단면도이고, 도 2는 종래의 반도체 소자가 실장된 BGA 패키지 기판의 단면도이며, 도 3은 종래의 BGA 패키지 기판의 문제점을 나타내는 단면도이다.
도 1a에서와 같이, 절연수지층(12)의 양면에 동박층(13, 13')이 동박적층판(11)을 준비한 후, 동박적층판(11)의 동박층(13, 13')에 내층 회로패턴을 형성한다. 이후, 내층 회로패턴이 형성된 동박적층판(11)의 양면에 프리프레그(prepreg; 14, 14') 및 동박(15, 15')을 각각 적층한다.
도 1b에서와 같이, 동박층(13, 13') 및 동박(15, 15')간의 회로연결을 위하여, 레이저를 이용하여 동박(13, 13')과 동박층(15, 15')을 연결하는 블라인드 비 아홀(blind via hole; a)을 형성하고, 기계 드릴를 이용하여 상하 동박(15, 15')을 연결하는 관통홀(through hole; b)을 형성한다.
도 1c에서와 같이, 형성된 블라인드 비아홀(a) 및 관통홀(b)의 전기적 연결을 위하여, 상하 동박(15, 15'), 블라인드 비아홀(a)의 내벽 및 관통홀(b)의 내벽에 동도금층(16, 16')을 형성한다.
도 1d에서와 같이, 사진식각 공정(photolithography)을 이용하여, 상하 동박(15, 15') 및 동도금층(16, 16')에 외층 회로패턴을 형성한다.
도 1e에서와 같이, 외층 회로패턴이 형성된 기판의 상하면에 각각 솔더 레지스트(17, 17')를 도포한 후, 가건조시킨다.
도 1f에서와 같이, 사진식각 공정을 이용하여, 와이어 본딩 패드에 대응하는 개구부(c)를 상부 솔더 레지스트(17)에 형성하고, 솔더 볼 패드에 대응하는 개구부(d)를 하부 솔더 레지스트(17')에 형성한다.
도 1g에서와 같이, 상부 솔더 레지스트(17)의 개구부(c)인 와이어 본딩 패드에 금도금층(18)을 형성하고, 하부 솔더 레지스트(17')의 개구부(d)인 와이어 본딩 패드에 금도금층(18')을 형성하면, 종래의 BGA 패키지 기판(10)이 제조된다.
이후, 도 2에 도시된 바와 같이, 종래의 BGA 패키지 기판(10)은 접착제(30)를 이용하여 반도체 소자(20)가 부착되고, 와이어 본딩 패드와 반도체 소자(20)간에 와이어 본딩(40)이 형성되며, 솔더 볼 패드에 솔더 볼(50)이 형성된다.
상술한 종래의 BGA 패키지 기판(10)의 제조방법과 관련하여, 대한민국특허등록번호 제 190,622 호, 제 328,251 호 및 제 340,430 호 등에 개시되어 있다.
이러한 종래의 BGA 패키지 기판(10)은 반도체 소자와 신호라인을 연결하는 와이어 본딩(40)을 형성하기 위하여 와이어 본딩 패드의 표면이 매우 평탄해야 하기 때문에, 와이어 본딩 패드와 이 와이어 본딩 패드를 통하여 전송되는 신호를 다른 회로층에 전송하기 위한 블라인드 비아홀을 각각 다른 위치에 형성해야 했다.
만약, 블라인드 비아홀상에 와이어 본딩 패드를 형성하는 경우, 종래의 BGA 패키지 기판(10)은 블라인드 비아홀의 외층으로 노출된 부분이 평평하지 않기 때문에, 와이어 본딩 패드의 표면이 평평하지 않아 와이어 본딩(40)을 형성하기 어려운 문제점이 발생하였다.
따라서, 종래의 BGA 패키지 기판(10)은 와이어 본딩 패드와 블라인드 비아홀을 각각 다른 위치에 형성해야 하기 때문에, 고밀도화되어 가는 BGA 패키지 기판(10)의 외층 회로패턴에 많은 공간을 점유하는 문제점이 되었다.
또한, 종래의 BGA 패키지 기판(10)은 이후 마더 보드(mother board)와 연결되는 솔더 볼(50)을 형성하기 위하여, 솔더 볼 패드와 이 솔더 볼 패드를 통하여 전송되는 신호를 다른 회로층에 전송하기 위한 블라인드 비아홀을 각각 다른 위치에 형성해야 했다.
만약, 블라인드 비아홀상에 솔더 볼 패드를 형성하는 경우, 종래의 BGA 패키지 기판(10)은 블라인드 비아홀 내부에 솔더 레지스트(17')를 완벽하게 제거하기 어렵기 때문에, 노출된 솔더 레지스트(17')와 솔더 볼(50)간의 접착력이 약하여 솔더 볼(50)이 떨어지기 쉬운 문제점이 발생하였다.
따라서, 종래의 BGA 패키지 기판(10)은 솔더 볼 패드와 블라인드 비아홀을 각각 다른 위치에 형성해야 하기 때문에, 고밀도화되어 가는 BGA 패키지 기판의 외층 회로패턴에 많은 공간을 점유하는 문제점이 되었다.
이러한 문제점을 극복하기 위하여, 도 1c에 도시된 동도금층(16, 16') 형성 공정에서 충진도금(fill plating) 공정을 수행함으로써, 블라인드 비아홀(a)의 내부를 충진하는 방안이 제안되었다.
그러나, 이러한 충진도금 공정은 고가의 특정 약품을 사용하여 블라인드 비아홀(a)의 내부를 충진하기 때문에, BGA 패키지 기판(10)의 제조비용이 상승하는 문제점이 있었다.
또한, 충진도금 공정은 블라인드 비아홀(a)의 크기가 작아짐에 따라 기공(void) 또는 딤플(dimple) 등이 형성되기 쉬운 문제점도 있었다.
부가적으로, 도 3에 도시된 바와 같이, 종래의 BGA 패키지 기판(10)은 경박단소 및 고밀도의 회로패턴이 요구됨에 따라, 점성이 높은 솔더 레지스트(17, 17')가 블라인드 비아홀(a)을 완전하게 채우지 못하여 블라인드 비아홀(a)에 기공(void; e)이 형성되는 문제점이 있었다. 이러한 기공(e)은 반도체 소자(20) 작동시에 BGA 패키지 기판(10)의 온도가 올라감에 따라 그 내부 압력이 증가하기 때문에, 기공(e)의 터짐, 균열, 회로패턴의 오픈 현상 등이 발생하게 되는 원인이 되었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 비아홀상에 와이어 본딩 패드 및 솔더 볼 패드를 형성함으로써, 회로패턴의 설계 자유도를 높이고 고 밀도의 회로패턴을 형성할 수 있는 BGA 패키지 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는 비아홀에 기공 또는 딤플이 형성되지 않는 BGA 패키지 기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 BGA 패키지 기판은 와이어 본딩 패드를 포함하는 제 1 외층; 솔더 볼 패드를 포함하는 제 2 외층; 상기 제 1 외층과 인접하여 있는 제 1 내층; 상기 제 2 외층과 인접하여 있는 제 2 내층; 상기 제 1 외층과 상기 제 1 내층 사이에 위치하는 제 1 절연층; 상기 제 2 외층과 상기 제 2 내층 사이에 위치하는 제 2 절연층; 상기 제 1 내층과 상기 제 2 내층 사이에 위치하는 제 3 절연층; 상기 제 1 절연층을 관통하도록 형성되고, 일면에 중심방향으로 열려진 부분이 상기 제 1 내층과 연결되고, 다른 일면에 외부방향으로 닫혀진 부분이 상기 제 1 외층의 상기 와이어 본딩 패드와 연결되며, 내벽이 전도성 물질로 도금되어 있는 제 1 블라인드 비아홀; 상기 제 2 절연층을 관통하도록 형성되고, 일면에 중심방향으로 열려진 부분이 상기 제 2 내층과 연결되고, 다른 일면에 외부방향으로 닫혀진 부분이 상기 제 2 외층의 상기 솔더 볼 패드와 연결되며, 내벽이 전도성 물질로 도금되어 있는 제 2 블라인드 비아홀; 상기 제 1 외층 및 상기 제 1 절연층상에 형성되며, 상기 제 1 외층의 상기 와이어 본딩 패드에 대응하는 부분에 개구부가 형성되어 있는 상부 솔더 레지스트; 및 상기 제 2 외층 및 상기 제 2 절연층상에 형성되며, 상기 제 2 외층의 상기 솔더 볼 패드에 대 응하는 부분에 개구부가 형성되어 있는 하부 솔더 레지스트를 포함하는 것을 특징으로 한다.
바람직하게는, 본 발명에 따른 BGA 패키지 기판의 상기 와이어 본딩 패드는 상기 제 1 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있다.
또한, 바람직하게는, 본 발명에 따른 BGA 패키지 기판의 상기 솔더 볼 패드는 상기 제 2 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있다.
보다 바람직하게는, 본 발명에 따른 BGA 패키지 기판은 상기 와이어 본딩 패드가 상기 제 1 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있고, 상기 솔더 볼 패드가 상기 제 2 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 BGA 패키지 기판의 제조방법은 (A) 레이저를 이용하여 일면에 열려진 부분을 갖고 다른 일면에 닫혀진 부분을 갖는 블라인드 비아홀을 동박적층판에 형성하는 단계; (B) 상기 동박적층판의 동박층과 상기 블라인드 비아홀의 내벽에 제 1 동도금층을 형성하고, 상기 블라인드 비아홀의 열려진 부분의 동박층 및 제 1 동도금층에 소정의 회로패턴을 형성하는 단계; (C) 상기 (A) 단계 및 상기 (B) 단계를 반복수행하여 블라인드 비아홀 및 일면에 소정의 회로패턴이 형성된 다른 동박적층판을 준비하는 단계; (D) 상기 블라인드 비아홀들의 열려진 부분들이 서로 마주보도록 두 개의 동박적층판을 절연층의 양면에 각각 배치한 후, 상기 두 개의 동박적층판 및 상기 절연층을 압축하여 적층하는 단계; (E) 상기 두 개의 동박적층판에서, 외부로 노출되어 외층을 형성하 는 상하 동박층 및 제 1 동도금층을 관통하는 관통홀을 형성하는 단계; (F) 상기 제 1 동도금층 및 상기 관통홀의 내벽에 제 2 동도금층을 형성하고, 상기 상하 동박층, 상기 제 1 동도금층 및 상기 제 2 동도금층에 와이어 본딩 패드 및 솔더 볼 패드를 포함하는 외층 회로패턴을 형성하는 단계; 및 (G) 상기 외층 회로패턴상에 솔더 레지스트를 도포한 후, 상기 솔더 레지스트에 상기 와이어 본딩 패드 및 상기 솔더 볼 패드에 대응하는 개구부를 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 본 발명에 따른 BGA 패키지 기판의 제조방법은 상기 (C) 단계의 상기 두 개의 동박적층판 및 상기 절연층을 압축하여 적층하는 과정은 블라인드 비아홀 내부의 공기가 외부로 방출되도록 진공 챔버내에서 상기 두 개의 동박적층판 및 상기 절연층을 압축하여 적층한다.
이하, 도면을 참조하여 본 발명에 따른 BGA 패키지 기판 및 그 제조방법을 상세히 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 BGA 패키지 기판의 단면도이고, 도 5는 본 발명의 일실시예에 따른 반도체 소자가 실장된 BGA 패키지 기판의 단면도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 BGA 패키지 기판(100)은 제 1 외층(111), 제 2 외층(112), 제 1 내층(121), 제 2 내층(122), 제 1 절연층(131), 제 2 절연층(132), 제 3 절연층(133), 제 1 블라인드 비아홀(141), 제 2 블라인드 비아홀(142), 상부 솔더 레지스트(151) 및 하부 솔더 레지스트(152)를 포함한다.
제 1 외층(111)은 와이어 본딩 패드(111a)를 포함하는 제 1 외층 회로패턴이 형성되어 있다.
제 2 외층(112)은 솔더 볼 패드(112a)를 포함하는 제 2 외층 회로패턴이 형성되어 있다.
제 1 내층(121)은 제 1 외층(111)과 인접하여 있으며, 제 1 내층 회로패턴이 형성되어 있다.
제 2 내층(122)은 제 2 외층(112)과 인접하여 있으며, 제 2 내층 회로패턴이 형성되어 있다.
제 1 절연층(131)은 제 1 외층(111)과 제 1 내층(121) 사이에 위치하며, 제 1 외층(111)과 제 1 내층(121)을 절연시키는 역할을 한다.
제 2 절연층(132)은 제 2 외층(112)과 제 2 내층(122) 사이에 위치하며, 제 2 외층(112)과 제 2 내층(122)을 절연시키는 역할을 한다.
제 3 절연층(133)은 제 1 내층(121)과 제 2 내층(122) 사이에 위치하며, 제 1 내층(121)과 제 2 내층(122)을 절연시키는 역할을 한다.
본 발명에 따른 실시예에서, 4층 구조의 BGA 패키지 기판(100)이 도시되어 있으나, 사용 목적이나 용도에 따라 5층 이상 구조의 BGA 패키지 기판(100)이 사용될 수 있다. 이 경우, 제 3 절연층(133) 내부에 소정의 회로패턴이 형성된 적어도 하나의 회로층을 더 포함한다.
제 1 블라인드 비아홀(141)은 제 1 절연층(131)을 관통하도록 형성되고, 일면에 중심방향으로 열려진 부분은 제 1 내층(121)과 연결되고, 다른 일면에 외부방향으로 닫혀진 부분은 제 1 외층(111)의 와이어 본딩 패드(111a)와 연결되며, 내벽이 전도성 물질(예를 들면, 구리)로 도금되어 있어 제 1 내층(121)과 제 1 외층 (111)의 와이어 본딩 패드(111a)를 전기적으로 연결한다.
제 2 블라인드 비아홀(142)은 제 2 절연층(132)을 관통하도록 형성되고, 일면에 중심방향으로 열려진 부분은 제 2 내층(122)과 연결되고, 다른 일면에 외부방향으로 닫혀진 부분은 제 2 외층(112)의 솔더 볼 패드(112a)와 연결되며, 내벽이 전도성 물질(예를 들면, 구리)로 도금되어 있어 제 2 내층(122)과 제 2 외층(112)의 솔더 볼 패드(112a)를 전기적으로 연결한다.
상부 솔더 레지스트(151)는 제 1 외층(111) 및 제 1 절연층(131)에 형성되며, 와이어 본딩 패드(111a)에 대응하는 부분에 개구부가 형성되어 있다. 여기서 와이어 본딩 패드(111a)는 산화방지를 위하여 표면처리(161)(예를 들면, 금도금층)가 되어 있다.
하부 솔더 레지스트(152)는 제 2 외층(112) 및 제 2 절연층(132)에 형성되며, 솔더 볼 패드(112a)에 대응하는 부분에 개구부가 형성되어 있다. 여기서 솔더 볼 패드(112a)는 산화방지를 위하여 표면처리(162)(예를 들면, 금도금층)가 되어 있다.
상술한 바와 같이, 본 발명에 따른 BGA 패키지 기판(100)은 블라인드 비아홀(141, 142)의 평평한 닫혀진 부분에 와이어 본딩 패드(111a) 및 솔더 볼 패드(112a)가 연결되기 때문에, 와이어 본딩 패드(111a) 및 솔더 볼 패드(112a)를 블라인드 비아홀(141, 142)상에 형성할 수 있다.
따라서, 본 발명에 따른 BGA 패키지 기판(100)은 외층(111, 112)에 블라인드 비아홀(141, 142)을 위한 별도의 공간이 필요 없으므로, 설계 자유도가 높고 고밀 도의 회로패턴을 형성할 수 있다.
도 5에 도시된 바와 같이, 본 발명에 따른 BGA 패키지 기판(100)은 접착제(400)를 이용하여 반도체 소자(300)가 부착되고, 와이어 본딩 패드(111a)와 반도체 소자(300)간에 와이어 본딩(500)이 형성되어 있으며, 솔더 볼 패드(112a)에 솔더 볼(600)이 형성되어 있다.
도시된 바와 같이, 본 발명에 따른 BGA 패키지 기판(100)은 제 1 외층(111)에 제 1 블라인드 비아홀(141)을 위한 별도의 공간이 필요 없어 고밀도의 와이어 본딩 패드(111a)를 형성할 수 있으므로, 많은 수의 신호라인을 갖는 반도체 소자(300)와 와이어 본딩(500)을 통하여 연결될 수 있다.
또한, 본 발명에 따른 BGA 패키지 기판(100)은 제 2 외층(112)에 제 2 블라인드 비아홀(142)을 위한 별도의 공간이 필요 없어 고밀도의 솔더 볼 패드(112a)를 형성할 수 있으므로, 마더 보드(mother board; 도시되지 않음)와 보다 많은 수의 솔더 볼(600)을 통하여 보다 많은 전기신호를 송수신할 수 있다.
도 6a 내지 도 6l은 본 발명의 일실시예에 따른 BGA 패키지 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 6a에서와 같이, 절연수지층(211)의 양면에 동박층(212, 213)이 입혀진 동박적층판(210)을 준비한다.
여기서 동박적층판(210)은 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(flexible copper clad laminate), 복합 동박적층판 등을 사용할 수 있다.
도 6b에서와 같이, 동박적층판(210)의 상하 동박층(212, 213)의 회로 연결을 위하여, 레이저를 사용하여 블라인드 비아홀(blind via hole; A)을 형성한다.
여기서 레이저는 YAG 레이저(Yttrium Aluminum Garnet laser) 및 이산화탄소 레이저(CO2 laser) 등이 사용한다.
만약, YAG 레이저를 사용하는 경우, 상부 동박층(212)과 절연수지층(211)을 동시에 가공하여 블라인드 비아홀(A)을 형성한다.
한편, 이산화탄소 레이저를 사용하는 경우, 사진식각 공정(photolithography)을 이용하여 블라인드 비아홀(A)이 형성될 부분의 상부 동박층(212)을 식각한 후, 이산화탄소 레이저를 이용하여 절연수지층(211)을 가공하여 블라인드 비아홀(A)을 형성한다.
바람직한 실시예에서, 블라인드 비아홀(A)을 형성한 후에, 형성 시 발생하는 열로 인하여 절연수지층(211)이 녹아서 블라인드 비아홀(A)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 더 수행하는 것이 바람직하다.
도 6c에서와 같이, 형성된 블라인드 비아홀(A)의 전기적 연결을 위하여, 동박적층판(210)의 상하 동박층(212, 213) 및 블라인드 비아홀(A)의 내벽에 제 1 동도금층(221, 222)을 형성한다.
여기서 동박적층판(210)의 블라인드 비아홀(A)의 내벽이 절연수지층(211)이 노출되어 있으므로, 바로 전해 동도금을 수행할 수 없다. 따라서, 형성된 블라인드 비아홀(A)의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금을 수 행한다.
일실시예로, 무전해 동도금 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함하는 촉매 석출 방식을 이용할 수 있다.
다른 실시예로, 무전해 동도금 공정은 플라즈마(plasma) 등에 의하여 발생되는 기체의 이온 입자(예를 들면, Ar+)를 구리 타겟(copper target)에 충돌시킴으로써, 상하 동박층(212, 213) 및 블라인드 비아홀(A)의 내벽에 무전해 동도금층을 형성하는 스퍼터링(sputtering) 방식를 이용할 수도 있다.
이러한 무전해 동도금 공정이 완료된 후, 동박적층판(210)을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
도 6d에서와 같이, 동박적층판(210)의 상부 동박층(212) 및 제 1 동도금층(221)에 소정의 회로패턴을 형성한다.
여기서 상부 동박층(212) 및 제 1 동도금층(221)에 소정의 회로패턴을 형성하는 공정은 드라이 필름(dry film)을 이용한 사진식각 공정을 사용하는 것이 바람직하다.
이 경우, 드라이 필름을 동박적층판(210)의 상부 제 1 동도금층(221)에 도포 한다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성한다. 그 다음으로, 소정의 패턴이 형성된 드라이 필름을 에칭 레지스트로 사용하고, 상부 동박층(212) 및 제 1 동도금층(221)에 에칭액을 분무시킴으로써, 드라이 필름의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상부 동박층(212) 및 제 1 동도금층(221)을 에칭하여 제거한다. 그 후, 드라이 필름을 제거한다.
도 6e에서와 같이, 도 6a 내지 도 6d에 도시된 과정을 반복수행하여 블라인드 비아홀 및 일면에 소정의 회로패턴이 형성된 다른 동박적층판(210')을 준비한 후, 블라인드 비아홀(A)의 열려진 부분들이 서로 마주보도록 두 개의 동박적층판(210, 210')을 배치한다. 다음으로, 두 개의 동박적층판(210, 210') 사이에 절연층(230)을 삽입한 후, 두 개의 동박적층판(210, 210') 및 절연층(230)을 정렬시킨다.
도 6f에서와 같이, 절연층(230)에 각각 블라인드 비아홀(A)의 중심방향으로 열려진 부분이 적층되도록, 절연층(230)의 양면에 각각 동박적층판(210, 210')을 적층한다.
바람직한 실시예에서, 도 6e 및 도 6f에 도시된 과정은 진공 챔버(vacuum chamber)를 구비한 프레스를 이용하는 것이 바람직하다. 이 경우, 진공 챔버 내부의 공기가 진공 펌프에 의하여 외부로 방출되므로, 블라인드 비아홀(A)의 내부의 공기도 외부로 방출된다. 따라서, 도 6f에 도시된 적층 공정에서, 절연층(230)의 수지가 블라인드 비아홀(A)의 내부를 완벽하게 충진하게 되므로, 블라인드 비아홀 (A)의 내부에 기공(void) 또는 딤플(dimple)이 발생하지 않는다.
도 6g에서와 같이, 외부로 노출되어 외층을 형성하는 상하 동박층(213, 213') 및 제 1 동도금층(222, 222')의 회로 연결을 위하여 관통홀(through hole; B)을 형성한다.
여기서 관통홀(B)을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill)을 사용하여 사전에 설정된 위치에 따라 관통홀(B)을 형성하는 방식을 사용하는 것이 바람직하다.
바람직한 실시예에서, CNC 드릴을 이용하여 관통홀(B)을 가공한 후에, 드릴링 시 발생하는 상하 동박층(213, 213') 및 제 1 동도금층(222, 222')의 버(burr), 관통홀(B) 내벽의 먼지, 제 1 동도금층(222, 222') 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 더 수행하는 것이 바람직하다. 이 경우, 제 1 동도금층(222, 222') 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
보다 바람직한 실시예에서, CNC 드릴을 이용하여 관통홀(B)을 형성한 후에, 드릴링 시 발생하는 열로 인하여 절연수지층(211, 211') 및 절연층(230)이 녹아서 관통홀(B)의 내벽에 발생하는 스미어를 제거하는 디스미어 공정을 더 수행하는 것이 바람직하다.
도 6h에서와 같이, 형성된 관통홀(B)의 전기적 연결을 위하여, 상하 제 1 동도금층(222, 222') 및 관통홀(B)의 내벽에 제 2 동도금층(240, 240')을 형성한다.
여기서 관통홀(B)의 내벽이 절연수지층(211, 211') 및 절연층(230)이 노출되 어 있으므로, 촉매 석출 방식 및 스퍼터링 방식 등으로 무전해 동도금 공정을 수행한 후, 전해 동도금층 수행하는 것이 바람직하다.
도 6i에서와 같이, 상하 동박층(213, 213'), 제 1 동도금층(222, 222') 및 제 2 동도금층(240, 240')에 외층 회로패턴을 형성한다.
여기서 상하 동박층(213, 213'), 제 1 동도금층(222, 222') 및 제 2 동도금층(240, 240')에 외층 회로패턴을 형성하는 공정은 드라이 필름을 이용한 사진식각 공정을 사용하는 것이 바람직하다.
도 6j에서와 같이, 외층 회로패턴이 형성된 기판의 양면에 각각 솔더 레지스트(250, 250')를 도포한 후, 가건조시킨다.
여기서 솔더 레지스트(250, 250')를 도포하는 방식은 스크린 인쇄(screen printing) 방식, 롤러 코팅(roller coating) 방식, 커튼 코팅(curtain coating) 방식, 스프레이 코팅(spray coating) 방식 등을 사용할 수 있다.
바람직한 실시예에서, 외층 회로패턴이 형성된 기판에 지문, 기름, 먼지 등이 묻어 있는 경우, 솔더 레지스트(250, 250')와 기판이 완전히 밀착되지 않는 문제가 발생할 수 있다. 따라서, 솔더 레지스트(250, 250')를 도포하기 전에, 솔더 레지스트(250, 250')와 기판간의 밀착력을 향상시키기 위하여 기판 표면을 세정하고 기판 표면에 거칠기를 부여하는 전처리를 더 수행하는 것이 바람직하다.
도 6k에서와 같이, 와이어 본딩 패드에 대응하는 개구부(C)를 상부 솔더 레지스트(250)에 형성하고, 솔더 볼 패드에 대응하는 개구부(D)를 하부 솔더 레지스트(250')에 형성한다. 다음으로, 상하 솔더 레지스트(250, 250')에 자외선을 조사 하여 자외선 경화시킨 후, 열을 가하여 완전 경화시킨다.
여기서 상하 솔더 레지스트(250, 250')에 개구부(C, D)를 형성하는 공정은 드라이 필름을 이용한 사진식각 공정을 사용하는 것이 바람직하다.
바람직한 실시예에서, 상하 솔더 레지스트(250, 250')의 개구부(C, D)에 노출된 와이어 본딩 패드 및 솔더 볼 패드에 잔존하는 솔더 레지스트(250, 250')의 잔사, 이물질 등을 플라즈마을 이용하여 제거하는 후처리 공정을 더 수행하는 것이 바람직하다.
도 6l에서와 같이, 상부 솔더 레지스트(250)의 개구부(C)인 와이어 본딩 패드에 표면처리로 금도금층(260)을 형성하고, 하부 솔더 레지스트(250')의 개구부(D)인 솔더 볼 패드에 표면처리로 금도금층(260')을 형성한다.
여기서 금도금층(260, 260')을 형성하는 공정은 기판을 금도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 금도금을 수행하여 금도금층(260, 260')을 형성하는 것이 바람직하며, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 가하여 금을 석출하는 방식을 사용하는 것이 보다 바람직하다.
또한, 금과 접착성을 높이기 위하여, 니켈을 얇게 도금한 후, 금도금층(260, 260')을 형성하는 것이 보다 바람직하다.
이후, 라우터(router) 또는 파워 프레스(power press) 등을 이용하여 원판의 외곽 형성을 수행하면, 본 발명에 따른 BGA 패키지 기판(200)이 제조된다.
한편, 바람직한 실시예에서, 본 발명에 따른 BGA 패키지 기판(200)의 제조방법은 도 6c에 도시된 제 1 동도금층(221, 222) 형성공정에서, 하부 동박층(213)에 에칭 레지스트를 도포함으로써, 하부 동도금층(222)을 형성하지 않을 수 있다. 이 경우, 도 6i에 도시된 외층 회로패턴 형성 공정에서, 상하 동박층(213, 213') 및 제 2 동도금층(240, 240')만 식각하기 때문에, 보다 미세한 외층 회로패턴을 형성할 수 있는 장점이 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 BGA 패키지 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 7a에서와 같이, 제 1 절연층(1131)의 양면에 각각 제 1 외층(1111) 및 소정의 회로패턴이 형성된 제 1 내층(1121)을 구비하고, 제 1 절연층(1131)을 관통하는 제 1 블라인드 비아홀(1141)을 포함하는 제 1 동박적층판(1001), 및 제 2 절연층(1132)의 양면에 각각 제 2 외층(1112) 및 소정의 회로패턴이 형성된 제 2 내층(1122)을 구비하고, 제 2 절연층(1132)을 관통하는 제 2 블라인드 비아홀(1142)을 포함하는 제 2 동박적층판(1002)을 준비한다. 다음으로, 블라인드 비아홀(1141, 1142)의 열려진 부분들이 서로 마주보도록 두 개의 동박적층판(1001, 1002)을 배치한다. 그 다음으로, 두 개의 동박적층판(1001, 1002) 사이에 제 3 절연층(1133)을 삽입한 후, 제 3 절연층(1133)의 양면에 각각 동박적층판(1001, 1002)을 적층한다.
여기서 제 3 절연층(1133)은 기계적 드릴을 이용하여 관통홀을 형성한 후에 전도성 페이스트를 충진된 연결부(1133a)를 포함한다. 이 연결부(1133a)는 적층되는 두 개의 동박적층판(1001, 1002)에 각각 형성된 제 1 내층(1121) 및 제 2 내층(1122)을 전기적으로 연결하는 역할을 한다.
도 7b에서와 같이, 관통홀(1170) 형성 및 동도금 공정, 제 1 외층(1111) 및 제 2 외층(1112)에 소정의 회로패턴 형성 공정, 솔더 레지스트(1151, 1152) 도포 공정, 와이어 본딩 패드(1111a) 및 솔더 볼 패드(1112a)에 대응하는 솔더레지스트(1151, 1152)의 개구부 형성 공정, 및 와이어 본딩 패드(1111a) 및 솔더 볼 패드(1112a)에 금도금 공정 등을 수행하면 본 발명에 따른 BGA 패키지 기판(1000)이 제조된다.
상술한 바와 같이, 제 3 절연층(1133)에 연결부(1133a)를 형성함으로써, 제 1 내층(1121)과 제 2 내층(1122)간에 선택적인 전기적인 신호 전송이 가능하다.
다른 실시예에서, 본 발명에 따른 BGA 패키지 기판(1000)은 내벽에 동도금된 관통홀(1170)을 이용하여 제 1 외층(1111)과 제 2 외층(1112)간의 전기적 연결, 전체 회로층들(1111, 1112, 1121, 1122)간의 전기적 연결, 및 전체 회로층들(1111, 1112, 1121, 1122) 중 선택적으로 두 개 이상의 회로층간의 전기적 연결도 할 수 있다.
한편, 바람직한 실시예에서, 본 발명에 따른 BGA 패키지 기판의 동박층 또는 동도금층은 순수한 동에 한정되는 것이 아니고, 동을 주성분으로 하는 도금층을 의미한다. 이는 EDAX(Energy Dispersive Analysis of X-rays)와 같은 분석장비를 통하여 그 화학적 조성을 분석함으로써 확인할 수 있다.
또 다른 바람직한 실시예에서, 본 발명에 따른 BGA 패키지 기판의 도금층은 동(Cu)에 한정되는 것이 아니고, 사용 목적 또는 용도에 따라 금(Au), 니켈(Ni), 주석(Sn) 등의 전도성 물질을 주성분으로 하는 도금층을 형성할 수도 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발 명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 BGA 패키지 기판 및 그 제조방법은 비아홀상에 와이어 본딩 패드 및 솔더 볼 패드를 형성하여, 블라인드 비아홀을 위한 별도의 공간이 필요 없으므로, 회로패턴의 설계 자유도가 높고 고밀도의 회로패턴을 형성할 수 있는 효과가 있다.
또한, 본 발명에 따른 BGA 패키지 기판 및 그 제조방법은 진공 챔버내에서 적층 공정을 수행하기 때문에, 블라인드 비아홀의 내부에 기공 및 딤플이 발생하지 않는 효과도 있다.

Claims (9)

  1. 와이어 본딩 패드를 포함하는 제 1 외층;
    솔더 볼 패드를 포함하는 제 2 외층;
    상기 제 1 외층과 인접하여 있는 제 1 내층;
    상기 제 2 외층과 인접하여 있는 제 2 내층;
    상기 제 1 외층과 상기 제 1 내층 사이에 위치하는 제 1 절연층;
    상기 제 2 외층과 상기 제 2 내층 사이에 위치하는 제 2 절연층;
    상기 제 1 내층과 상기 제 2 내층 사이에 위치하는 제 3 절연층;
    상기 제 1 절연층을 관통하도록 형성되고, 일면에 중심방향으로 열려진 부분이 상기 제 1 내층과 연결되고, 다른 일면에 외부방향으로 닫혀진 부분이 상기 제 1 외층의 상기 와이어 본딩 패드와 연결되며, 내벽이 전도성 물질로 도금되어 있는 제 1 블라인드 비아홀;
    상기 제 2 절연층을 관통하도록 형성되고, 일면에 중심방향으로 열려진 부분이 상기 제 2 내층과 연결되고, 다른 일면에 외부방향으로 닫혀진 부분이 상기 제 2 외층의 상기 솔더 볼 패드와 연결되며, 내벽이 전도성 물질로 도금되어 있는 제 2 블라인드 비아홀;
    상기 제 1 외층 및 상기 제 1 절연층상에 형성되며, 상기 제 1 외층의 상기 와이어 본딩 패드에 대응하는 부분에 개구부가 형성되어 있는 상부 솔더 레지스트; 및
    상기 제 2 외층 및 상기 제 2 절연층상에 형성되며, 상기 제 2 외층의 상기 솔더 볼 패드에 대응하는 부분에 개구부가 형성되어 있는 하부 솔더 레지스트를 포함하는 것을 특징으로 하는 BGA 패키지 기판.
  2. 제 1 항에 있어서,
    상기 와이어 본딩 패드는 상기 제 1 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있는 것을 특징으로 하는 BGA 패키지 기판.
  3. 제 1 항에 있어서,
    상기 솔더 볼 패드는 상기 제 2 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있는 것을 특징으로 하는 BGA 패키지 기판.
  4. 제 1 항에 있어서,
    상기 와이어 본딩 패드는 상기 제 1 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있고,
    상기 솔더 볼 패드는 상기 제 2 블라인드 비아홀의 외부방향으로 닫혀진 부분상에 형성되어 있는 것을 특징으로 하는 BGA 패키지 기판.
  5. 제 1 항에 있어서,
    상기 제 3 절연층은 내부에 소정의 회로패턴이 형성된 적어도 하나의 회로층 을 더 포함하는 것을 특징으로 하는 BGA 패키지 기판.
  6. (A) 레이저를 이용하여 일면에 열려진 부분을 갖고 다른 일면에 닫혀진 부분을 갖는 블라인드 비아홀을 동박적층판에 형성하는 단계;
    (B) 상기 동박적층판의 동박층과 상기 블라인드 비아홀의 내벽에 제 1 동도금층을 형성하고, 상기 블라인드 비아홀의 열려진 부분의 동박층 및 제 1 동도금층에 소정의 회로패턴을 형성하는 단계;
    (C) 상기 (A) 단계 및 상기 (B) 단계를 반복수행하여 블라인드 비아홀 및 일면에 소정의 회로패턴이 형성된 다른 동박적층판을 준비하는 단계;
    (D) 상기 블라인드 비아홀들의 열려진 부분들이 서로 마주보도록 두 개의 동박적층판을 절연층의 양면에 각각 배치한 후, 상기 두 개의 동박적층판 및 상기 절연층을 압축하여 적층하는 단계;
    (E) 상기 두 개의 동박적층판에서, 외부로 노출되어 외층을 형성하는 상하 동박층 및 제 1 동도금층을 관통하는 관통홀을 형성하는 단계;
    (F) 상기 제 1 동도금층 및 상기 관통홀의 내벽에 제 2 동도금층을 형성하고, 상기 상하 동박층, 상기 제 1 동도금층 및 상기 제 2 동도금층에 와이어 본딩 패드 및 솔더 볼 패드를 포함하는 외층 회로패턴을 형성하는 단계; 및
    (G) 상기 외층 회로패턴상에 솔더 레지스트를 도포한 후, 상기 솔더 레지스트에 상기 와이어 본딩 패드 및 상기 솔더 볼 패드에 대응하는 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 BGA 패키지 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 (C) 단계의 상기 두 개의 동박적층판 및 상기 절연층을 압축하여 적층하는 과정은 블라인드 비아홀 내부의 공기가 외부로 방출되도록 진공 챔버내에서 상기 두 개의 동박적층판 및 상기 절연층을 압축하여 적층하는 것을 특징으로 하는 BGA 패키지 기판의 제조방법.
  8. 제 6 항에 있어서,
    상기 (F) 단계에서, 상기 와이어 본딩 패드는 상기 블라인드 비아홀의 닫혀진 부분상에 형성되는 것을 특징으로 하는 BGA 패키지 기판의 제조방법.
  9. 제 6 항에 있어서,
    상기 (F) 단계에서, 상기 솔더 볼 패드는 상기 블라인드 비아홀의 닫혀진 부분상에 형성되는 것을 특징으로 하는 BGA 패키지 기판의 제조방법.
KR1020040116798A 2004-12-30 2004-12-30 Ｂｇａ 패키지 기판 및 그 제조방법 KR100601485B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040116798A KR100601485B1 (ko) 2004-12-30 2004-12-30 Ｂｇａ 패키지 기판 및 그 제조방법
TW094105776A TWI279011B (en) 2004-12-30 2005-02-25 BGA package substrate and method of fabricating same
US11/086,625 US7387917B2 (en) 2004-12-30 2005-03-22 BGA package substrate and method of fabricating same
JP2005137652A JP4395098B2 (ja) 2004-12-30 2005-05-10 Ｂｇａパッケージおよびその製造方法
US12/116,679 US20080223610A1 (en) 2004-12-30 2008-05-07 Bga package substrate and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116798A KR100601485B1 (ko) 2004-12-30 2004-12-30 Ｂｇａ 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060078109A KR20060078109A (ko) 2006-07-05
KR100601485B1 true KR100601485B1 (ko) 2006-07-18

Family

ID=36639486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116798A KR100601485B1 (ko) 2004-12-30 2004-12-30 Ｂｇａ 패키지 기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US7387917B2 (ko)
JP (1) JP4395098B2 (ko)
KR (1) KR100601485B1 (ko)
TW (1) TWI279011B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075677B1 (ko) 2009-06-11 2011-10-21 삼성전기주식회사 Ｌｇａ 기판 및 그 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
US7317245B1 (en) * 2006-04-07 2008-01-08 Amkor Technology, Inc. Method for manufacturing a semiconductor device substrate
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101032704B1 (ko) * 2009-04-14 2011-05-06 삼성전기주식회사 인쇄회로기판 제조방법
KR101012403B1 (ko) * 2009-10-19 2011-02-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101985404B1 (ko) * 2012-09-13 2019-06-03 해성디에스 주식회사 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
FR3006551B1 (fr) * 2013-05-30 2016-12-09 Linxens Holding Procede de fabrication d'un circuit imprime, circuit imprime obtenu par ce procede et module electronique comportant un tel circuit imprime
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150046615A (ko) * 2013-10-22 2015-04-30 삼성전기주식회사 다층 인쇄회로기판
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2016127068A (ja) * 2014-12-26 2016-07-11 富士通株式会社 配線基板とその製造方法
KR102497595B1 (ko) * 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
US11335712B2 (en) * 2019-05-13 2022-05-17 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN114501853B (zh) * 2020-10-26 2023-08-11 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194695A (ja) * 1987-10-06 1989-04-13 Meiko Denshi Kogyo Kk 導体回路板の製造方法
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
KR20000058317A (ko) * 2000-04-11 2000-10-05 구자홍 다층 인쇄회로기판 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
JP2002261204A (ja) * 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4493923B2 (ja) * 2003-02-26 2010-06-30 イビデン株式会社 プリント配線板
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194695A (ja) * 1987-10-06 1989-04-13 Meiko Denshi Kogyo Kk 導体回路板の製造方法
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
KR20000058317A (ko) * 2000-04-11 2000-10-05 구자홍 다층 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075677B1 (ko) 2009-06-11 2011-10-21 삼성전기주식회사 Ｌｇａ 기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2006190928A (ja) 2006-07-20
TW200623432A (en) 2006-07-01
US20080223610A1 (en) 2008-09-18
TWI279011B (en) 2007-04-11
US20060145345A1 (en) 2006-07-06
KR20060078109A (ko) 2006-07-05
US7387917B2 (en) 2008-06-17
JP4395098B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
JP4395098B2 (ja) Ｂｇａパッケージおよびその製造方法
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US7802361B2 (en) Method for manufacturing the BGA package board
US20070074902A1 (en) Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
WO2001042006A1 (fr) Plaquette laminee cuivree et plaquette de circuit imprime et son procede de fabrication
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP4907216B2 (ja) プリント配線板及びプリント配線板の製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP4376891B2 (ja) 半導体モジュール
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
TW200814893A (en) Multilayer circuit board having cable section, and manufacturing method thereof
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2004186354A (ja) 多層配線基板の製造方法
JP3582704B2 (ja) 多層プリント配線板の製造方法
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
CN114190010B (zh) Pad位于盲槽底的载板加工工艺
JP2004031828A (ja) 多層プリント配線板
KR100632545B1 (ko) 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드어레이 기판의 제조방법
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
JP2007059951A (ja) 半導体チップ実装用回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee