TWI474450B - 封裝載板及其製作方法 - Google Patents

封裝載板及其製作方法 Download PDF

Info

Publication number
TWI474450B
TWI474450B TW102135022A TW102135022A TWI474450B TW I474450 B TWI474450 B TW I474450B TW 102135022 A TW102135022 A TW 102135022A TW 102135022 A TW102135022 A TW 102135022A TW I474450 B TWI474450 B TW I474450B
Authority
TW
Taiwan
Prior art keywords
layer
layers
metal
patterned
package carrier
Prior art date
Application number
TW102135022A
Other languages
English (en)
Other versions
TW201513283A (zh
Inventor
Shih Hao Sun
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW102135022A priority Critical patent/TWI474450B/zh
Priority to US14/097,269 priority patent/US9578750B2/en
Priority to JP2014119418A priority patent/JP5945564B2/ja
Application granted granted Critical
Publication of TWI474450B publication Critical patent/TWI474450B/zh
Publication of TW201513283A publication Critical patent/TW201513283A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Description

封裝載板及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種封裝載板及其製作方法。
晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式而安裝至一封裝載板，以使晶片上的接點可電性連接至封裝載板。因此，晶片的接點分佈可藉由封裝載板重新配置，以符合下一層級的外部元件的接點分佈。
一般來說，封裝載板的製作通常是以核心(core)介電層作為蕊材，並利用全加成法(fully additive process)、半加成法(semi-additive process)、減成法(subtractive process)或其他方式，將圖案化線路層與圖案化介電層交錯堆疊於核心介電層上。如此一來，核心介電層在封裝載板的整體厚度上便會佔著相當大的比例。因此，若無法有效地縮減核心介電層的厚度，勢必會使 封裝結構於厚度縮減上產生極大的障礙。
本發明提供一種封裝載板，適於承載一晶片，且使用此封裝載板之封裝結構的封裝厚度較小。
本發明提供一種封裝載板的製作方法，用以製作上述之封裝載板。
本發明的封裝載板的製作方法包括下列步驟：首先，接合兩基底金屬層。接著，分別壓合兩支撐層於兩基底金屬層上。之後，分別設置兩離型金屬膜於兩支撐層上，其中，各離型金屬膜包括可彼此分離之第一金屬箔層以及第二金屬箔層。接著，分別形成兩第一圖案化金屬層於兩離型金屬膜上。各第一圖案化金屬層包括接墊圖案。接著，分別形成兩介電層於兩離型金屬膜上並覆蓋對應的第一圖案化金屬層，且各介電層具有導通孔，分別連接對應的接墊圖案。接著，分別形成兩第二圖案化金屬層於兩介電層上。各第二圖案化金屬層至少覆蓋對應的導通孔的上表面。之後，令兩基底金屬層分離，以形成各自獨立的兩封裝載板。
本發明的封裝載板適於承載一晶片，其包括一支撐層、一基底金屬層、一離型金屬膜、一第一圖案化金屬層、一介電層以及一第二圖案化金屬層。支撐層包括一第一表面以及相對第一表面的一第二表面。基底金屬層設置於支撐層的第一表面上。離型金屬膜設置於支撐層的第二表面上。離型金屬膜包括可彼此分 離之一第一金屬箔層以及一第二金屬箔層，其中第二金屬箔層與支撐層接合。第一圖案化金屬層設置於離型金屬膜上並包括至少一接墊圖案。介電層設置於離型金屬膜上並覆蓋第一圖案化金屬層。介電層具有至少一導通孔，連接對應的接墊圖案。第二圖案化金屬層設置於介電層上並至少覆蓋對應的導通孔的一上表面。晶片適於設置於第二圖案化金屬層上並與其電性連接。
基於上述，本發明的封裝載板採用對稱的方式分別於兩彼此接合的基底金屬層上進行封裝載板的製程，因此，在兩基底金屬層上分別形成堆疊結構後，將兩彼此接合的基底金屬層分離，即可同時得到兩個各自獨立的封裝載板，有效節省製程時間，並提高生產效能。此外，本發明利用壓合介電層於支撐層上並於介電層上形成導通孔及圖案化金屬層的方法來形成承載及電性連接晶片的疊構，並且將離型金屬膜連接於支撐層以及圖案化金屬層之間，使支撐層適於透過離型金屬膜的可分離特性而輕易被移除。因此，相較於習知的封裝載板而言，本發明的封裝載板可使後續完成的封裝結構具有較薄的封裝厚度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、10a‧‧‧封裝結構
100‧‧‧封裝載板
105‧‧‧膠層
110‧‧‧基底金屬層
120‧‧‧支撐層
122‧‧‧第一表面
124‧‧‧第二表面
130‧‧‧離型金屬膜
132‧‧‧第一金屬箔層
134‧‧‧第二金屬箔層
140‧‧‧蝕刻終止層
150‧‧‧第一圖案化金屬層
152‧‧‧接墊圖案
160‧‧‧介電層
162‧‧‧導通孔
164‧‧‧通孔
166‧‧‧導電層
170‧‧‧第二圖案化金屬層
172‧‧‧表面處理層
174‧‧‧晶片接墊
176‧‧‧接合接墊
180‧‧‧圖案化防焊層
200‧‧‧晶片
210‧‧‧導線
220‧‧‧封裝膠體
230‧‧‧焊球
圖1A至圖1H是依照本發明的一實施例的一種封裝載板的製 程步驟的剖面示意圖。
圖2A至圖2C為圖1H之封裝載板承載一晶片之製程步驟的剖面示意圖。
圖3是依照本發明的另一實施例的封裝載板承載一晶片的剖面示意圖。
圖1A至圖1H是依照本發明的一實施例的一種封裝載板的製程步驟的剖面示意圖。在本實施例中，封裝載板的製作方法包括下列步驟：首先，請參照圖1A，接合兩基底金屬層110。在本實施例中，兩基底金屬層110可分別為兩銅箔層，並藉由將膠層105塗佈於兩基底金屬層110的周緣來接合兩基底金屬層110，並於兩基底金屬層110的周緣形成一密合區，使兩基底金屬層110暫時地接合在一起，以避免後續製程中所使用的藥劑滲入於兩基底金屬層110之間。
請接續參照圖1B，分別壓合兩支撐層120於兩基底金屬層110上。接著，再分別設置兩離型金屬膜130於兩支撐層120上，其中，各離型金屬膜130包括可彼此分離之第一金屬箔層132及第二金屬箔層134。在本實施例中，第二金屬箔層134的厚度實質上大於第一金屬箔層132的厚度。具體而言，第二金屬箔層134的厚度約為18微米(μm)，第一金屬箔層132的厚度約為5微米(μm)。當然，本實施例僅用以舉例說明而並不以此為限。
接著，請同時參照圖1C，分別形成兩第一圖案化金屬層150於兩離型金屬膜130上，其中，各第一圖案化金屬層150包括至少一接墊圖案152。在此，圖1C所示的第一圖案化金屬層150僅用以舉例說明，本實施例並不限定接墊圖案152的數量。第一圖案化金屬層150可透過圖案化電鍍等加成法(additive process)而形成，當然，在本發明的其他實施例中，圖案化金屬層150亦可透過蝕刻製程等減成法(subtractive process)形成。
此外，在本發明的一實施例中，可在形成圖案化金屬層150之前，先分別形成如圖1C所示的兩蝕刻終止層140於離型金屬膜130上。蝕刻終止層140例如為一鎳層，並可透過電鍍的方式形成於離型金屬膜130上。
接著，請同時參照圖1D以及圖1E，分別形成兩介電層160於兩離型金屬膜130上，兩介電層160如圖1D所示覆蓋對應的第一圖案化金屬層150。接著，如圖1E所示，形成至少一通孔164於各介電層160上，其中，各通孔164暴露對應的接墊圖案152。接著，再形成一導電層166於各通孔164內，以形成至少一導通孔162於各介電層160上，以使各介電層160具有至少一導通孔162，其分別連接對應的接墊圖案152。在本實施例中，通孔164可例如透過雷射鑽孔形成於介電層160上，再透過例如化學鍍等方法形成導電層166於通孔164內。此外，在其他實施例中，導電層166亦可透過電鍍等方法填充於通孔164內。本發明並不限制導通孔162的形成方式。
接著，請再參照圖1F，分別形成兩第二圖案化金屬層170於兩介電層160上，其中，各第二圖案化金屬層170至少覆蓋對應的導通孔162的上表面。在本實施例中，若各第二圖案化金屬層170的一寬度約介於15微米至35微米之間，意即，第二圖案化金屬層170可視為一種細線路，則第二圖案化金屬層170的形成方式可例如透過圖案化電鍍等加成法(additive process)而形成。詳細而言，第二圖案化金屬層170的形成方法可包括下列步驟：首先，分別形成兩圖案化光阻層於兩介電層160上，各圖案化光阻層暴露對應的部份介電層160以及對應的導通孔162。接著，再以圖案化光阻層為電鍍罩幕，分別透過電鍍形成第二圖案化金屬層170於暴露的部份介電層160上。之後，再移除圖案化光阻層即可。
此外，本實施例亦可在移除圖案化光阻層之前，先分別形成如圖1F所示的兩表面處理層172於兩第二圖案化金屬層170的上表面上。在本實施例中，表面處理層172可包括一電鍍金層、一電鍍銀層、一還原金層、一還原銀層、一電鍍鎳鈀金層、一化鎳鈀金層或一有機保焊劑(organic solderability preservatives,OSP)層，當然，本實施例並不以此為限。之後，再移除圖案化光阻層，即可形成如圖1F所示的第二圖案化金屬層170及表面處理層172於介電層160上。
當然，在其他實施例中，第二圖案化金屬層170亦可透過蝕刻製程等減成法(subtractive process)形成。詳細而言，若 各第二圖案化金屬層170的寬度例如為35微米以上，則第二圖案化金屬層170的形成方法可例如包括下列步驟：首先，分別形成兩第二金屬層於兩介電層160上，各第二金屬層全面性覆蓋對應的介電層160，接著，在分別形成兩圖案化光阻層於兩第二金屬層上，各圖案化光阻層覆蓋對應的部份第二金屬層以及對應的導通孔162的上表面，之後，再移除未被兩圖案化光阻層覆蓋的部份兩第二金屬層，以形成第二圖案化金屬層170。當然，本發明並不限制第二圖案化金屬層170的形成方法及其線寬。
此外，本實施例亦可在形成圖案化光阻層於第二金屬層上之前，先分別形兩表面處理層172於第二金屬層上。在本實施例中，表面處理層172可包括一電鍍金層、一電鍍銀層、一還原金層、一還原銀層、一電鍍鎳鈀金層、一化鎳鈀金層或一有機保焊劑(organic solderability preservatives,OSP)層，當然，本實施例並不以此為限。之後，再對第二金屬層以及表面處理層172一起進行後續的圖案化製程，即可形成如圖1F所示的第二圖案化金屬層170及表面處理層172於介電層160上。
接著，請再參照圖1G，分別形成兩圖案化防焊層180於兩介電層160上，各圖案化防焊層180如圖1G所示具有多個開口，以暴露對應的第二圖案化金屬層170。接著，再如圖1H所示，分離兩基底金屬層110的密合區，以令兩基底金屬層110分離而形成各自獨立的兩封裝載板100。如此，依上述製作方法所形成的各封裝載板100包括一支撐層120、一基底金屬層110、一離型金 屬膜130、一第一圖案化金屬層150、一介電層160以及一第二圖案化金屬層170。支撐層120包括一第一表面122以及相對第一表面122的一第二表面124。基底金屬層110設置於支撐層120的第一表面122上，而離型金屬膜130則設置於支撐層120的第二表面124上。離型金屬膜130包括可彼此分離的一第一金屬箔層132以及一第二金屬箔層134，其中，第二金屬箔層134與支撐層120接合，而第一圖案化金屬層150則設置於離型金屬膜130的第一金屬箔層132上並包括至少一接墊圖案152。介電層160設置於離型金屬膜130上並覆蓋第一圖案化金屬層150。介電層160具有至少一導通孔162，連接對應的接墊圖案152。第二圖案化金屬層170則設置於介電層160上並至少覆蓋對應的導通孔162的上表面。
在此需說明的是，本實施例的封裝載板100僅說明堆疊單層介電層的製作方法，當然，本發明並不限定封裝載板100的疊構層數，任何所屬技術領域中具有通常知識者皆可依產品的需求對封裝載板100的疊構層數自行做變動及調整。並且，由於本實施例是採用對稱的方式來進行封裝載板的製程，因此於拆板後(即分離兩基底金屬層110之後)，可同時得到兩個各自獨立的封裝載板，可有效節省製程時間，並提高生產效能。
圖2A至圖2C為圖1H之封裝載板承載一晶片之製程步驟的剖面示意圖。請先參考圖2A，在本實施例中，前述製作方法所形成的封裝載板100適用於承載以及電性連接一晶片200。在本實施例中，晶片200例如是單一晶片或是一晶片模組。本實施例 並不限定晶片200的種類，而第二圖案化金屬層170可包括至少一晶片接墊174以及多個接合接墊176，晶片200可透過一黏著層而配置於晶片接墊174上，且晶片200可例如透過至少一導線210與第二圖案化金屬層170的接合接墊176電性連接。也就是說，本實施例之晶片200是透過打線接合而電性連接至第二圖案化金屬層170。
接著，如圖2B所示，進行一封膠製程，以形成封裝膠體220於封裝載板100上，其中，封裝膠體220包覆晶片200、導線210以及封裝載板100的上表面。之後，再使第一金屬箔層132以及第二金屬箔層134彼此分離，以移除支撐層120，並透過蝕刻製程移除殘留於介電層160上的離型金屬膜130(例如為第一金屬箔層132)，以暴露出介電層160以及第一圖案化金屬層150的下表面。
在此，由於本實施例在形成第一圖案化金屬層150之前，先形成蝕刻終止層140於離型金屬膜130上，也就是說，蝕刻終止層140位於第一圖案化金屬層150與離型金屬膜130之間。因此，在透過蝕刻製程移除殘留的離型金屬膜130時，蝕刻製程會停止於蝕刻終止層140而不會傷害到第一圖案化金屬層150。最後，再移除蝕刻終止層140即可形成如圖2C所示的封裝結構10。
圖3是依照本發明的另一實施例的封裝載板承載一晶片的剖面示意圖。在此必須說明的是，圖3的實施例與圖2C之封裝結構10相似，因此沿用前述實施例的元件標號與部分內容，其中 採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
請先參照圖3，本實施例的封裝載板適於承載多個晶片200(繪示為兩個)，基此，各第一圖案化金屬層150可包括對應於晶片200的多個接墊圖案152，而介電層160則對應包括與接墊圖案152連接的多個導通孔162，第二圖案化金屬層170亦對應包括多個晶片接墊174。晶片200分別設置於晶片接墊174上，並透過多條導線210分別與第二圖案化金屬層170的多個接合接墊176電性連接，之後，封裝結構10a再例如透過多個焊球230與外部電子元件電性連接。除此之外，本實施例更可選擇性地形成圖案化防焊層180於介電層160上，各圖案化防焊層180如圖3所示具有多個開口，以暴露對應的第二圖案化金屬層170，而導通孔162可如圖3所示透過雷射鑽孔形成微通孔(micro via)於介電層160上，再透過例如化學鍍等方法形成導電層於微通孔內。或者，在其他實施例中，導通孔162亦可例如透過電鍍等方法而形成導電凸柱(conductive post)。當然，本發明並不限制導通孔162的形成方式，更不限定封裝載板承載晶片的數量。
綜上所述，本發明的封裝載板採用對稱的方式分別於兩彼此接合的基底金屬層上進行封裝載板的製程，因此，在封裝載板的製程完成後，將兩彼此接合的基底金屬層，即可同時得到兩個各自獨立的封裝載板，有效節省製程時間，並提高生產效能。 此外，本發明利用壓合介電層於支撐層上並於介電層上形成導通孔及圖案化金屬層的方法來形成承載及電性連接晶片的疊構，並且將離型金屬膜連接於支撐層以及圖案化金屬層之間，使支撐層在完成晶片的封膠製程後可透過離型金屬膜的分離特性而輕易被移除。因此，相較於習知由多層圖案化線路層與圖案化介電層交錯堆疊於核心介電層所構成之封裝載板而言，本發明的封裝載板可使後續完成的封裝結構具有較薄的封裝厚度。因此，本發明的封裝載板不僅可有效節省製程時間，提高生產效能，更可有效減少其後續完成的封裝結構的封裝厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧封裝載板
110‧‧‧基底金屬層
120‧‧‧支撐層
122‧‧‧第一表面
124‧‧‧第二表面
130‧‧‧離型金屬膜
140‧‧‧蝕刻終止層
150‧‧‧第一圖案化金屬層
152‧‧‧接墊圖案
160‧‧‧介電層
162‧‧‧導通孔
170‧‧‧第二圖案化金屬層
172‧‧‧表面處理層
180‧‧‧圖案化防焊層

Claims (20)

  1. 一種封裝載板的製作方法，包括：接合兩基底金屬層；分別壓合兩支撐層於該兩基底金屬層上；分別設置兩離型金屬膜於該兩支撐層上，其中各該離型金屬膜包括可彼此分離之一第一金屬箔層以及一第二金屬箔層；分別形成兩第一圖案化金屬層於該兩離型金屬膜上，各該第一圖案化金屬層包括至少一接墊圖案；分別形成兩介電層於該兩離型金屬膜上並覆蓋對應的該第一圖案化金屬層，各該介電層具有至少一導通孔，分別連接對應的接墊圖案；分別形成兩第二圖案化金屬層於該兩介電層上，各該第二圖案化金屬層至少覆蓋對應的導通孔的一上表面；以及令該兩基底金屬層分離，以形成各自獨立的兩封裝載板。
  2. 如申請專利範圍第1項所述的封裝載板的製作方法，其中該第二金屬箔層的厚度實質上大於該第一金屬箔層的厚度。
  3. 如申請專利範圍第1項所述的封裝載板的製作方法，其中各該介電層具有至少一導通孔的步驟更包括：形成至少一通孔於各該介電層上，其中各該通孔暴露對應的接墊圖案；以及形成一導電層於各該通孔內，以形成該至少一導通孔於各該介電層上。
  4. 如申請專利範圍第3項所述的封裝載板的製作方法，其中形成該導電層於各該通孔內的方法包括化學鍍或電鍍。
  5. 如申請專利範圍第1項所述的封裝載板的製作方法，其中分別形成該兩第二圖案化金屬層於該兩介電層上的步驟包括：分別形成兩圖案化光阻層於該兩介電層上，各該圖案化光阻層暴露對應的部份介電層以及對應的導通孔；以該兩圖案化光阻層為罩幕，分別形成該兩第二圖案化金屬層於暴露的部份該兩介電層上；以及移除該兩圖案化光阻層。
  6. 如申請專利範圍第5項所述的封裝載板的製作方法，其中各該第二圖案化金屬層的一寬度實質上介於15微米至35微米之間。
  7. 如申請專利範圍第1項所述的封裝載板的製作方法，其中分別形成該兩第二圖案化金屬層於該兩介電層上的步驟包括：分別形成兩第二金屬層於該兩介電層上；分別形成兩圖案化光阻層於該兩第二金屬層上，各該圖案化光阻層覆蓋對應的部份第二金屬層以及對應的導通孔；以及移除未被該兩圖案化光阻層覆蓋的部份該兩第二金屬層，以形成該兩第二圖案化金屬層於該兩介電層上。
  8. 如申請專利範圍第7項所述的封裝載板的製作方法，其中各該第二圖案化金屬層的一寬度實質上為35微米以上。
  9. 如申請專利範圍第1項所述的封裝載板的製作方法，更包 括：在分別形成該兩第一圖案化金屬層於該兩離型金屬膜上之前，分別形成兩蝕刻終止層於該兩離型金屬膜上。
  10. 如申請專利範圍第9項所述的封裝載板的製作方法，其中該兩蝕刻終止層包括電鍍鎳層。
  11. 如申請專利範圍第1項所述的封裝載板的製作方法，更包括：在分別形成該兩第二圖案化金屬層於該兩介電層上之後，分別形成兩圖案化防焊層於該兩介電層上，並暴露對應的第二圖案化金屬層。
  12. 如申請專利範圍第1項所述的封裝載板的製作方法，更包括：在分別形成該兩第二圖案化金屬層於該兩介電層上之後，分別形成兩表面處理層於該兩第二圖案化金屬層上。
  13. 如申請專利範圍第12項所述的封裝載板的製作方法，其中各該表面處理層包括電鍍金層、電鍍銀層、還原金層、還原銀層、電鍍鎳鈀金層、化鎳鈀金層或有機保焊劑(organic solderability preservatives,OSP)層。
  14. 一種封裝載板，適於承載一晶片，包括：一支撐層，包括一第一表面以及相對該第一表面的一第二表面；一基底金屬層，設置於該支撐層的該第一表面上； 一離型金屬膜，設置於該支撐層的該第二表面上，該離型金屬膜包括可彼此分離之一第一金屬箔層以及一第二金屬箔層，該第二金屬箔層與該支撐層接合；一第一圖案化金屬層，設置於該離型金屬膜上並包括至少一接墊圖案，其中該第一圖案化金屬層設置於該第一金屬箔層上；一介電層，設置於該離型金屬膜上並覆蓋該第一圖案化金屬層，該介電層具有至少一導通孔，連接對應的接墊圖案；以及一第二圖案化金屬層，設置於該介電層上並至少覆蓋對應的導通孔的一上表面，其中該晶片適於設置於該第二圖案化金屬層上並與其電性連接。
  15. 如申請專利範圍第14項所述的封裝載板，其中該第二金屬箔層的厚度實質上大於該第一金屬箔層的厚度。
  16. 如申請專利範圍第14項所述的封裝載板，更包括一蝕刻終止層，設置於該離型金屬膜與該圖案化金屬層之間。
  17. 如申請專利範圍第16項所述的封裝載板，其中該蝕刻終止層包括電鍍鎳層。
  18. 如申請專利範圍第14項所述的封裝載板，更包括一表面處理層，覆蓋該圖案化金屬層的一上表面。
  19. 如申請專利範圍第18項所述的封裝載板，其中該表面處理層包括電鍍金層、電鍍銀層、還原金層、還原銀層、電鍍鎳鈀金層、化鎳鈀金層或有機保焊劑(organic solderability preservatives,OSP)層。
  20. 如申請專利範圍第14項所述的封裝載板，更包括一防焊層，設置於該介電層上並暴露該第二圖案化金屬層。
TW102135022A 2013-09-27 2013-09-27 封裝載板及其製作方法 TWI474450B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102135022A TWI474450B (zh) 2013-09-27 2013-09-27 封裝載板及其製作方法
US14/097,269 US9578750B2 (en) 2013-09-27 2013-12-05 Package carrier and manufacturing method thereof
JP2014119418A JP5945564B2 (ja) 2013-09-27 2014-06-10 パッケージキャリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102135022A TWI474450B (zh) 2013-09-27 2013-09-27 封裝載板及其製作方法

Publications (2)

Publication Number Publication Date
TWI474450B true TWI474450B (zh) 2015-02-21
TW201513283A TW201513283A (zh) 2015-04-01

Family

ID=52738967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135022A TWI474450B (zh) 2013-09-27 2013-09-27 封裝載板及其製作方法

Country Status (3)

Country Link
US (1) US9578750B2 (zh)
JP (1) JP5945564B2 (zh)
TW (1) TWI474450B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
CN108735680A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 包含可去除载体的可布线电铸衬底

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474449B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US9564389B2 (en) * 2014-03-18 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated die paddles for power stage
JP6358887B2 (ja) * 2014-07-31 2018-07-18 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
TWI571994B (zh) 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
CN106486382B (zh) * 2015-08-28 2019-06-18 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
JP2017050464A (ja) * 2015-09-03 2017-03-09 凸版印刷株式会社 配線基板積層体、その製造方法及び半導体装置の製造方法
US20190043776A1 (en) * 2016-04-02 2019-02-07 Intel Corporation Dual-sided package assembly processing
TWI679926B (zh) * 2019-01-09 2019-12-11 欣興電子股份有限公司 基板結構及其製作方法
TWI739182B (zh) * 2019-10-24 2021-09-11 欣興電子股份有限公司 載板結構及其製作方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539776A (en) * 2004-05-12 2005-12-01 Nec Corp Wiring board and semiconductor package using the same
TW200845340A (en) * 2007-02-28 2008-11-16 Shinko Electric Ind Co Method of manufacturing wiring substrate and method of manufacturing electronic component device
TW201117681A (en) * 2009-11-09 2011-05-16 Advance Materials Corp Pad structure and manufacturing method thereof
TW201218323A (en) * 2010-09-29 2012-05-01 Hitachi Chemical Co Ltd Method for manufacturing package substrate for semiconductor element mounting

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400164B2 (ja) * 1995-01-23 2003-04-28 三井金属鉱業株式会社 多層プリント配線板およびその製造方法
US6323118B1 (en) * 1998-07-13 2001-11-27 Taiwan Semiconductor For Manufacturing Company Borderless dual damascene contact
US6353997B1 (en) * 1999-10-07 2002-03-12 Subtron Technology Co., Ltd. Layer build-up method for manufacturing multi-layer board
JP2008283226A (ja) 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2004515610A (ja) * 2000-12-12 2004-05-27 シュリ ディクシャ コーポレイション 伝導性制約コアを含む軽量回路板
US6808773B2 (en) * 2001-05-24 2004-10-26 Kyodo Printing Co., Ltd. Shielding base member and method of manufacturing the same
JP3446957B1 (ja) 2002-08-30 2003-09-16 日本ビクター株式会社 配線基板の製造方法
US20040120129A1 (en) * 2002-12-24 2004-06-24 Louis Soto Multi-layer laminated structures for mounting electrical devices and method for fabricating such structures
TWI311035B (en) * 2005-12-29 2009-06-11 Subtron Technology Co Ltd Process and structure of printed wiring board
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2008004862A (ja) 2006-06-26 2008-01-10 Cmk Corp プリント配線板及びその製造方法
CN101507373A (zh) 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP4994988B2 (ja) 2007-07-31 2012-08-08 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
US20100270653A1 (en) * 2009-04-24 2010-10-28 Christopher Leitz Crystalline thin-film photovoltaic structures and methods for forming the same
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
KR101012403B1 (ko) * 2009-10-19 2011-02-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
US8510936B2 (en) * 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
US8264849B2 (en) * 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
KR101216926B1 (ko) 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
US9532466B2 (en) * 2011-12-22 2016-12-27 Haesung Ds Co., Ltd. Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
JP2013138115A (ja) 2011-12-28 2013-07-11 Kinko Denshi Kofun Yugenkoshi 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法
US9245834B2 (en) * 2012-03-16 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of forming compliant conductive interconnect structure in flipchip package
TWI533424B (zh) * 2012-04-26 2016-05-11 旭德科技股份有限公司 封裝載板
TWI458402B (zh) * 2012-08-01 2014-10-21 Zhen Ding Technology Co Ltd 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法
US8866287B2 (en) * 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
TWI474449B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539776A (en) * 2004-05-12 2005-12-01 Nec Corp Wiring board and semiconductor package using the same
TW200845340A (en) * 2007-02-28 2008-11-16 Shinko Electric Ind Co Method of manufacturing wiring substrate and method of manufacturing electronic component device
TW201117681A (en) * 2009-11-09 2011-05-16 Advance Materials Corp Pad structure and manufacturing method thereof
TW201218323A (en) * 2010-09-29 2012-05-01 Hitachi Chemical Co Ltd Method for manufacturing package substrate for semiconductor element mounting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
CN108735680A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 包含可去除载体的可布线电铸衬底

Also Published As

Publication number Publication date
JP5945564B2 (ja) 2016-07-05
US9578750B2 (en) 2017-02-21
JP2015070263A (ja) 2015-04-13
TW201513283A (zh) 2015-04-01
US20150090476A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
TWI474450B (zh) 封裝載板及其製作方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI400025B (zh) 線路基板及其製作方法
TWI474449B (zh) 封裝載板及其製作方法
TWI533380B (zh) 封裝結構及其製作方法
JP2014123725A (ja) 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
TWI530238B (zh) 晶片封裝基板及其製作方法
TW201327735A (zh) 封裝載板及其製作方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
TWI758167B (zh) 封裝結構及其製作方法
TW201407723A (zh) 半導體封裝件及其製法
CN104576402B (zh) 封装载板及其制作方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
US9955578B2 (en) Circuit structure
JP5382889B2 (ja) パッケージ構造の製造方法
TWI632624B (zh) 封裝基板結構及其製法
KR101302380B1 (ko) 박형 인쇄회로기판 및 이의 제조 방법
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
CN104576403B (zh) 封装载板及其制作方法
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
TWI474413B (zh) 晶片封裝結構的製程