JP4431123B2 - 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 - Google Patents
電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP4431123B2 JP4431123B2 JP2006141336A JP2006141336A JP4431123B2 JP 4431123 B2 JP4431123 B2 JP 4431123B2 JP 2006141336 A JP2006141336 A JP 2006141336A JP 2006141336 A JP2006141336 A JP 2006141336A JP 4431123 B2 JP4431123 B2 JP 4431123B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- substrate
- layer
- external connection
- electrical insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 260
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- 238000007747 plating Methods 0.000 claims description 148
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 78
- 239000004020 conductor Substances 0.000 claims description 70
- 239000011889 copper foil Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 54
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 50
- 239000011888 foil Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 47
- 239000000615 nonconductor Substances 0.000 claims description 36
- 229910045601 alloy Inorganic materials 0.000 claims description 33
- 239000000956 alloy Substances 0.000 claims description 33
- 229910000679 solder Inorganic materials 0.000 claims description 25
- 229910052759 nickel Inorganic materials 0.000 claims description 23
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 239000004642 Polyimide Substances 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 229920001721 polyimide Polymers 0.000 claims description 18
- 229910052718 tin Inorganic materials 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 238000004090 dissolution Methods 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 9
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000010935 stainless steel Substances 0.000 claims description 8
- 229910001220 stainless steel Inorganic materials 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910001111 Fine metal Inorganic materials 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 3
- 229910000570 Cupronickel Inorganic materials 0.000 claims description 2
- 239000004593 Epoxy Substances 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 237
- 239000010408 film Substances 0.000 description 168
- 230000000694 effects Effects 0.000 description 24
- 239000002356 single layer Substances 0.000 description 14
- 239000011135 tin Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 10
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- -1 etc. Chemical compound 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- RYGMFSIKBFXOCR-YPZZEJLDSA-N copper-62 Chemical compound [62Cu] RYGMFSIKBFXOCR-YPZZEJLDSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- RYGMFSIKBFXOCR-BJUDXGSMSA-N copper-63 Chemical compound [63Cu] RYGMFSIKBFXOCR-BJUDXGSMSA-N 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(1)前記コア基板は、金属箔から形成され、前記外部接続配線層は、前記金属箔を補強する。
(2)前記ビアホール導体は、前記内部導体パターンと電気的に接続する導体めっきと、前記複数のめっき膜の最上部の、電子部品を搭載するめっきとを含む。
(3)前記電子部品を搭載するめっきに、前記電子部品との接続に必要な表面処理が施されている。
(4)前記回路配線層は、前記回路配線層の表面上に外部導体パターンが形成されている。
(5)前記外部導体パターンは、銅箔で構成されている。
(6)前記コア基板を、金属を素材としたキャリア層と、前記キャリア層上に形成した剥離層と、前記剥離層上に形成した金属層とを備え、前記金属層が前記外部接続配線層側に配置されるようにしてもよい。
(7)前記剥離層を介した前記金属層と前記キャリア層との接着力が、前記金属層と前記外部接続配線層との接着力よりも小さい。
(8)前記剥離層は、有機系剥離層又は無機系剥離層である。
(9)前記金属層は、銅およびその合金箔、ステンレス箔、アルミニウムおよびその合金箔、ニッケルおよびその合金箔、錫およびその合金箔である。
(10)前記コア基板は、支持基板が貼着されている。
(11)前記支持基板は、絶縁フィルムである。
(12)前記第2の電気絶縁物は、ソルダーレジスト又はフォトソルダーレジストである。
(13)前記第2の電気絶縁物は、前記コア基板と反対の最上層ではポリイミド又はエポキシであり、前記最上層以外の層ではソルダーレジスト又はフォトソルダーレジストである。
(14)前記内部導体パターンは、銅、銅合金、ニッケル又はニッケル合金である。
(15)前記複数のめっき膜はそれぞれ、金、銀、銅、銅合金、ニッケル、ニッケル合金、及びパラジウムから選択される材料からなるめっき膜である。
(16)前記外部接続端子は、前記第1の電気絶縁物の開口に形成された外部接続用めっき膜を有して構成されている。
(17)前記外部接続配線層は、前記第1の電気絶縁物の開口に形成された錫拡散防止用めっき膜を有しており、前記錫拡散防止用めっき膜は、前記外部接続用めっき膜と一体化されている。
(18)前記錫拡散防止用めっき膜は、銅またはその合金めっきを5μm以上、あるいはニッケルまたはその合金めっきを3μm以上から構成されている。
(1)前記第5の工程は、前記第2の電気絶縁物として銅箔付きの電気絶縁基板を用い、前記銅箔付きの電気絶縁基板を前記第1の電気絶縁物の最上層に積層し、前記銅箔を加工して外部導体パターンを形成する工程を含む。
(2)前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用いる。
(3)前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用い、前記複合基板に支持基板を一体化する。
(4)前記支持基板は、接着剤付きの電気絶縁フィルムであり、前記接着剤を用いて前記複合基板に一体化させる。
(5)前記第1の電気絶縁物は、前記コア基板に塗工または圧接により接着される。
(1)前記電子装置用基板の前記外部接続端子には、半田ボールが接続されている。
(2)前記電子部品は、前記電子装置用基板と金属細線を介して電気的に接続されている。
(3)前記電子部品は、前記電子装置用基板とバンプを介して電気的に接続されている。
(1)前記コア基板を除去する工程は、化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより前記コア基板を除去する。
(2)前記コア基板を除去する工程は、前記コア基板が剥離層を介挿した複数の層からなるとき、少なくとも前記キャリア層と前記剥離層を含む層を、前記金属層を含む層から物理的に引き剥がした後、前記金属層を化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより除去する。
(電子装置用基板の構成)
図1は、本発明の第1の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板10は、薄板状の金属コア基板11と、コア基板11上に設けられた外部接続配線層100と、さらに外部接続配線層100上に設けられた電子部品搭載層110とを備える。
金属コア基板11は、入手のし易さ、コスト、電気伝導性の高さ、最終工程における除去のし易さ等の点から、銅箔が最も良いが、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、錫またはその合金箔であってもよい。
外部接続配線層100は、金属コア基板11上に設けられ、電気絶縁物であるフォトソルダーレジスト(以下、PSRという。)膜101に設けられた開口102に導体めっき(金属コア基板11側から第1のめっき膜103、第2のめっき膜104、第3のめっき膜105)が施された構成を有する。導体めっき最上部の第3のめっき膜105は、その表面がPSR膜101の表面と同一平面にある。
電子部品搭載層110は、外部接続配線層100上に設けられ、PSR膜111に設けられた開口112に導電膜113および導体めっき膜(第4のめっき膜114、第5のめっき膜115、第6のめっき膜116)が施された構成を有する。第4〜6のめっき膜114〜116は、電子部品の搭載や金属細線による電気的接合を考慮した構成としている。
次に、第1の実施の形態に係る電子装置用基板の製造方法について説明する。図2および図3は、図1の電子装置用基板の製造フローを示す説明図である。
本実施の形態によれば、以下の効果を奏する。
(1)本実施の形態に係る電子装置用基板は、薄板状の電気絶縁物を穿孔し、開口させた中に導電物を形成し、導体パターンとビアホール導体を兼用させて単層板とし、同様にして形成された単層板を、上述の導電物を上下層で接触させることで上下配線間の導通をとりながら、複数層積層した構造を有している。このような構造をとることにより、従来電気絶縁物の上下面にあった配線パターンを電気絶縁層の中に埋設しているため、電気絶縁層の厚みのみが多層基板を構成する単層の厚みとなるため、単層の厚みは、通常の基板と比べ配線パターンの厚み分薄くなる。従って、コア基板レスパッケージに見ることの出来る非常に薄い基板を持つことと、多層配線構造の両立を実現した、非常に薄い電子装置を提供することができる。
(電子装置の構成)
図4は、本発明の第2の実施の形態に係る電子装置の断面図である。図4(a)は第1の実施の形態に係る電子装置用基板を用いた電子装置を示し、図4(b)は第1の実施の形態に係る電子装置用基板の変形例を用いた電子装置を示す。第1の実施の形態に係る電子装置用基板の変形例とは、外部接続配線層100の導電めっき膜(103〜105)の幅を広くし、電子部品搭載層110の導電膜113と導電めっき膜(114〜116)の幅を狭くしてその端部を電子装置端から中心寄りにした(電子装置端からの距離を広げた)例である。
次に、図5を参照して第2の実施の形態に係る電子装置の製造方法について説明する。図5は、図4(a)の電子装置の製造フローを示す説明図である。
本実施の形態によれば、以下の効果を奏する。
(1)第1の実施の形態に係る電子装置用基板を使用したことにより、薄い電子装置を得ることができる。また、小型の電子装置を得ることができる。
(電子装置用基板の構成)
図6は、本発明の第3の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板20は、上述の第1の実施の形態におけるコア基板である金属コア基板11をキャリア付き銅箔21に代替したものであり、その他の外部接続配線層100、電子部品搭載層110の構成は同じである。
次に、第3の実施の形態に係る電子装置用基板の製造方法について説明する。図7および図8は、図6の電子装置用基板の製造フローを示す説明図である。
本実施の形態によれば、本発明の第1の実施の形態の効果と同様の効果を奏する。
更に、本実施の形態ではキャリア付銅箔21を用いることで、コア基板であるキャリア付き銅箔21の除去工程に物理的な剥離法を使用可能となり、この剥離後に残る金属層22を除去する時間を短縮できる。
(電子装置の構成)
電子装置用基板20を用いた電子装置は、その製造工程において、コア基板であるキャリア付き銅箔21が除去されるため、上述の第2の実施の形態と同じ構成の電子装置となる。
次に、図9を参照して第4の実施の形態に係る電子装置の製造方法について説明する。図9は、第3の実施の形態に係る電子装置用基板を用いた電子装置の製造フローを示す説明図である。
本実施の形態によれば、本発明の第2の実施の形態の効果と同様の効果を奏する。
更に、本実施の形態ではキャリア付銅箔21を使用するため、第3の実施の形態の効果で述べたとおり、コア基板除去工程の時間短縮を図れる。
(電子装置用基板の構成)
図10は、本発明の第5の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板30は、上述の第3の実施の形態において、キャリア付き銅箔21の外部接続配線層100と面する側とは反対面にテープ部材31を備えたものであり、その他の構成は第3の実施の形態と同じである。なお、図10において、金属層22とキャリア層24の間に剥離層23を有するキャリア付き銅箔21を便宜上、一層として図示した。
次に、第5の実施の形態に係る電子装置用基板の製造方法について説明する。図11および図12は、図10の電子装置用基板の製造フローを示す説明図である。なお、図11および図12において、金属層22とキャリア層24の間に剥離層23を有するキャリア付き銅箔21を便宜上、一層として図示することがある。
本実施の形態によれば、本発明の第1の実施の形態の効果と同様の効果を奏する。
更に、本実施の形態ではキャリア付銅箔21とテープ部材31をコア基板としているために、基板全体の物理的強度が増し、基板製造工程における基板へのストレスに強くなり、製造工程中の基板の扱いが容易になる。
(電子装置の構成)
電子装置用基板30を用いた電子装置は、その製造工程において、コア基板であるキャリア付き銅箔21と支持基板であるテープ材31が除去されるため、上述の第2の実施の形態と同じ構成の電子装置となる。
次に、図13を参照して第6の実施の形態に係る電子装置の製造方法について説明する。図13は、第5の実施の形態に係る電子装置用基板を用いた電子装置の製造フローを示す説明図である。なお、図13において、金属層22とキャリア層24の間に剥離層23を有するキャリア付き銅箔21を便宜上、一層として図示することがある。
本実施の形態によれば、本発明の第2の実施の形態の効果と同様の効果を奏する。
更に、キャリア付き銅箔21を用いることで第4の実施の工程で述べたコア基板除去時間の短縮を図りながら、キャリア付き銅箔21にテープ部材31を付けているため、第5の実施の形態で述べた基板の物理強度を上げ、電子装置製造工程中のストレスで基板が裂ける等の不具合を回避できる。
(電子装置用基板の構成)
図14は、本発明の第7の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板40は、上述の第5の実施の形態において、上述の電子部品搭載層110に替えて銅箔132を付属したポリイミド材131を用いた電子部品搭載層130を備えたものであり、その他の構成は第5の実施の形態と同じである。なお、図14において、金属層22とキャリア層24の間に剥離層23を有するキャリア付き銅箔21を便宜上、一層として図示した。
外部接続配線層100の上に、導電膜113と上部に銅箔132を有するポリイミド材131が設けられ、導電膜113の上に第7のめっき膜135が形成されている。導電膜113と第7のめっき膜135の総厚はポリイミド材131の厚さ以下に構成されており、導電膜113は外部接続配線層100の最上部の第3のめっき膜105と少なくとも一部が電気的に接続され、第7のめっき膜135は導電膜113と少なくとも一部が電気的に接続された構成である。
次に、第7の実施の形態に係る電子装置用基板の製造方法について説明する。図15および図16は、図14の電子装置用基板の製造フローを示す説明図である。なお、図15および図16において、金属層22とキャリア層24の間に剥離層23を有するキャリア付き銅箔21を便宜上、一層として図示することがある。
本実施の形態によれば、本発明の第5の実施の形態の効果と同様の効果を奏する。
更に、積層単層材の電子部品搭載層130を銅箔132付きポリイミド材131とすることで、第5の実施の形態とほぼ同様の工法を採りながら、配線層の層数を1層増やすことが出来る。
(電子装置の構成)
図17は、本発明の第8の実施の形態に係る電子装置の断面図である。図17(a)は第7の実施の形態に係る電子装置用基板を用いた電子装置を示し、図17(b)は第7の実施の形態に係る電子装置用基板の変形例を用いた電子装置を示す。第7の実施の形態に係る電子装置用基板の変形例とは、電子部品搭載層130の導電膜113の幅を狭くしてその端部を電子装置端から中心寄りにした(電子装置端からの距離を広げた)例である。
次に、図18を参照して第8の実施の形態に係る電子装置の製造方法について説明する。図18は、第7の実施の形態に係る電子装置用基板を用いた電子装置の製造フローを示す説明図である。なお、図18において、金属層22とキャリア層24の間に剥離層23を有するキャリア付き銅箔21を便宜上、一層として図示することがある。
本実施の形態によれば、本発明の第2の実施の形態の効果と同様の効果を奏する。
更に、第7の実施の形態で述べた通り、積層単層材の電子部品搭載層130を銅箔132付きポリイミド材131とすることで配線層を1層増やすことが出来るため、より高機能な電子装置を構成できるようになる。
本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
11:金属コア基板
21:キャリア付き銅箔
22:金属層
23:剥離層
24:キャリア層
31:テープ部材
32:接着剤
33:ポリイミドテープ
61:層間絶縁層
62:銅
63:ビア
64:めっき
65:ビア・ランド
66:配線
100,100A,100B:外部接続配線層
101:PSR膜
102:開口
103:第1のめっき膜
104:第2のめっき膜
105:第3のめっき膜
107:フォトマスク
108:紫外線
110:電子部品搭載層
111:PSR膜
112:開口
113:導電膜
114:第4のめっき膜
115:第5のめっき膜
116:第6のめっき膜
122:マスク
123:フォトマスク
130:電子部品搭載層
131:ポリイミド材
132:銅箔
133:マスク
134:開口
135:第7のめっき膜
136:第8のめっき膜
137:第9のめっき膜
200A,200B,300A,300B:電子装置
201:電子部品
202:バンプ
203:接着剤
204:封止樹脂
205:半田ボール
206:金線
301a,301b:ロール
400,500:電子装置
Claims (32)
- 銅箔、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、錫またはその合金箔の何れかからなるコア基板と、前記コア基板上に設けられ、外部接続端子および第1の電気絶縁物を含んで構成される外部接続配線層と、
内部導体パターンおよび第2の電気絶縁物を含み、前記第2の電気絶縁物に設けられた開口をビアホール導体で埋めて構成され、前記外部接続配線層上に設けられる回路配線層と
を備え、
前記内部導体パターンは、前記外部接続端子と電気的に接続すると共に、前記内部導体パターンの表面が前記第2の電気絶縁物の表面と同一平面上にあり、
前記ビアホール導体は、複数のめっき膜を含んで形成されると共に、前記内部導体パターンと一体化し、
前記回路配線層は、前記外部接続配線上に1層以上積層されていることを特徴とする電子装置用基板。 - 前記コア基板は、金属箔から形成され、
前記外部接続配線層は、前記金属箔を補強する請求項1記載の電子装置用基板。 - 前記ビアホール導体は、
前記内部導体パターンと電気的に接続する導体めっきと、
前記複数のめっき膜の最上部の、電子部品を搭載するめっきと
を含むことを特徴とする請求項2記載の電子装置用基板。 - 前記電子部品を搭載するめっきに、前記電子部品との接続に必要な表面処理が施されていることを特徴とする請求項3記載の電子装置用基板。
- 前記回路配線層は、前記回路配線層の表面上に外部導体パターンが形成されていることを特徴とする請求項3記載の電子装置用基板。
- 前記外部導体パターンは、銅箔で構成されていることを特徴とする請求項5記載の電子装置用基板。
- 金属を素材としたキャリア層と、前記キャリア層上に形成した剥離層と、前記剥離層上に形成した金属層とを備え、前記金属層が前記外部接続配線層側に配置されるコア基板と、前記コア基板上に設けられ、外部接続端子および第1の電気絶縁物を含んで構成される外部接続配線層と、
内部導体パターンおよび第2の電気絶縁物を含み、前記第2の電気絶縁物に設けられた開口をビアホール導体で埋めて構成され、前記外部接続配線層上に設けられる回路配線層と
を備え、
前記内部導体パターンは、前記外部接続端子と電気的に接続すると共に、前記内部導体パターンの表面が前記第2の電気絶縁物の表面と同一平面上にあり、
前記ビアホール導体は、複数のめっき膜を含んで形成されると共に、前記内部導体パターンと一体化し、
前記回路配線層は、前記外部接続配線上に1層以上積層されていることを特徴とする電子装置用基板。 - 前記剥離層を介した前記金属層と前記キャリア層との接着力が、前記金属層と前記外部接続配線層との接着力よりも小さいことを特徴とする請求項7記載の電子装置用基板。
- 前記剥離層は、有機系剥離層又は無機系剥離層であることを特徴とする請求項7記載の電子装置用基板。
- 前記金属層は、銅およびその合金箔、ステンレス箔、アルミニウムおよびその合金箔、ニッケルおよびその合金箔、錫およびその合金箔であることを特徴とする請求項7記載の電子装置用基板。
- 前記コア基板は、支持基板が貼着されていることを特徴とする請求項1記載の電子装置用基板。
- 前記支持基板は、絶縁フィルムであることを特徴とする請求項11記載の電子装置用基板。
- 前記第2の電気絶縁物は、ソルダーレジスト又はフォトソルダーレジストであることを特徴とする請求項1記載の電子装置用基板。
- 前記第2の電気絶縁物は、前記コア基板と反対の最上層ではポリイミド又はエポキシであり、前記最上層以外の層ではソルダーレジスト又はフォトソルダーレジストであることを特徴とする請求項5記載の電子装置用基板。
- 前記内部導体パターンは、銅、銅合金、ニッケル又はニッケル合金であることを特徴とする請求項1記載の電子装置用基板。
- 前記複数のめっき膜はそれぞれ、金、銀、銅、銅合金、ニッケル、ニッケル合金、及びパラジウムから選択される材料からなるめっき膜であることを特徴とする請求項2記載の電子装置用基板。
- 前記外部接続端子は、前記第1の電気絶縁物の開口に形成された外部接続用めっき膜を有して構成されていることを特徴とする請求項1記載の電子装置用基板。
- 前記外部接続配線層は、前記第1の電気絶縁物の開口に形成された錫拡散防止用めっき膜を有しており、前記錫拡散防止用めっき膜は、前記外部接続用めっき膜と一体化されていることを特徴とする請求項17記載の電子装置用基板。
- 前記錫拡散防止用めっき膜は、銅またはその合金めっきを5μm以上、あるいはニッケルまたはその合金めっきを3μm以上から構成されていることを特徴とする請求項18記載の電子装置用基板。
- 銅箔、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、錫またはその合金箔の何れかからなる金属箔から形成されるコア基板の片面に第1の電気絶縁物を形成する第1の工程と、
前記第1の電気絶縁物に開口を形成する第2の工程と、
前記開口に外部接続端子を形成する第3の工程と、
前記第1の電気絶縁物上に前記外部接続端子と電気的に接続する内部導体パターンを形成する第4の工程と、
前記第1の電気絶縁物上に第2の電気絶縁物をその表面が前記内部導体パターンの表面と同一平面上となるように形成する第5の工程と、
前記第2の電気絶縁物に開口を設け、該開口を、複数のめっき膜を含んで形成されるビアホール導体で埋めることにより、前記ビアホール導体と前記内部導体パターンとを一体化させる工程と
を備えることを特徴とする電子装置用基板の製造方法。 - 前記第5の工程は、前記第2の電気絶縁物として銅箔付きの電気絶縁基板を用い、前記銅箔付きの電気絶縁基板を前記第1の電気絶縁物の最上層に積層し、前記銅箔を加工して外部導体パターンを形成する工程を含むことを特徴とする請求項20記載の電子装置用基板の製造方法。
- 前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用いることを特徴とする請求20記載の電子装置用基板の製造方法。
- 前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用い、前記複合基板に支持基板を一体化することを特徴とする請求項20記載の電子装置用基板の製造方法。
- 前記支持基板は、接着剤付きの電気絶縁フィルムであり、前記接着剤を用いて前記複合基板に一体化させることを特徴とする請求項23記載の電子装置用基板の製造方法。
- 前記第1の電気絶縁物は、前記コア基板に塗工または圧接により接着されることを特徴とする請求項20記載の電子装置用基板の製造方法。
- 前記コア基板が除去された請求項1乃至請求項19のいずれか1項に記載の電子装置用基板と、前記電子装置用基板上に設けられた電子部品とを備えたことを特徴とする電子装置。
- 前記電子装置用基板の前記外部接続端子には、半田ボールが接続されていることを特徴とする請求項26記載の電子装置。
- 前記電子部品は、前記電子装置用基板と金属細線を介して電気的に接続されていることを特徴とする請求項26記載の電子装置。
- 前記電子部品は、前記電子装置用基板とバンプを介して電気的に接続されていることを特徴とする請求項26記載の電子装置。
- 請求項1乃至請求項19のいずれか1項に記載の電子装置用基板を使用した電子装置の製造方法であって、
前記電子装置用基板に電子部品を搭載する工程と、前記電子部品の所定の電極と前記外部接続配線層とを電気的に接続する工程と、少なくとも前記電子部品と外部接続配線層との電気的接続部を絶縁性被覆材料で被覆する工程と、前記電子装置用基板から前記コア基板を除去する工程とを有することを特徴とする電子装置の製造方法。 - 前記コア基板を除去する工程は、化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより前記コア基板を除去することを特徴とする請求項30記載の電子装置の製造方法。
- 前記コア基板を除去する工程は、前記コア基板が剥離層を介挿した複数の層からなるとき、少なくとも前記キャリア層と前記剥離層を含む層を、前記金属層を含む層から物理的に引き剥がした後、前記金属層を化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより除去することを特徴とする請求項30記載の電子装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141336A JP4431123B2 (ja) | 2006-05-22 | 2006-05-22 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
US11/701,337 US7939935B2 (en) | 2006-05-22 | 2007-02-01 | Electronic device substrate, electronic device and methods for fabricating the same |
KR1020070015952A KR100878649B1 (ko) | 2006-05-22 | 2007-02-15 | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141336A JP4431123B2 (ja) | 2006-05-22 | 2006-05-22 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311688A JP2007311688A (ja) | 2007-11-29 |
JP4431123B2 true JP4431123B2 (ja) | 2010-03-10 |
Family
ID=38711780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141336A Expired - Fee Related JP4431123B2 (ja) | 2006-05-22 | 2006-05-22 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7939935B2 (ja) |
JP (1) | JP4431123B2 (ja) |
KR (1) | KR100878649B1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7872350B2 (en) * | 2007-04-10 | 2011-01-18 | Qimonda Ag | Multi-chip module |
KR100905566B1 (ko) * | 2007-04-30 | 2009-07-02 | 삼성전기주식회사 | 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법 |
KR101052867B1 (ko) * | 2008-01-08 | 2011-07-29 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
JP5140565B2 (ja) * | 2008-11-28 | 2013-02-06 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュール、および携帯機器 |
TW201110275A (en) * | 2009-05-13 | 2011-03-16 | Seiko Instr Inc | Electronic component, manufacturing method for electronic component, and electronic device |
KR101153675B1 (ko) * | 2009-09-14 | 2012-06-18 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8703546B2 (en) * | 2010-05-20 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Activation treatments in plating processes |
US20120139095A1 (en) * | 2010-12-03 | 2012-06-07 | Manusharow Mathew J | Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US8810025B2 (en) * | 2011-03-17 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reinforcement structure for flip-chip packaging |
US8628636B2 (en) * | 2012-01-13 | 2014-01-14 | Advance Materials Corporation | Method of manufacturing a package substrate |
JP5190553B1 (ja) * | 2012-03-06 | 2013-04-24 | フリージア・マクロス株式会社 | キャリア付き金属箔 |
TWI637467B (zh) * | 2012-05-24 | 2018-10-01 | 欣興電子股份有限公司 | 中介基材及其製作方法 |
JP6068175B2 (ja) * | 2013-02-12 | 2017-01-25 | 新光電気工業株式会社 | 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 |
US9087777B2 (en) * | 2013-03-14 | 2015-07-21 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
TWI474450B (zh) | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
TWI474449B (zh) | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
JP2015130443A (ja) * | 2014-01-08 | 2015-07-16 | 富士通株式会社 | 部品内蔵基板の製造方法 |
CN105140198B (zh) | 2014-05-29 | 2017-11-28 | 日月光半导体制造股份有限公司 | 半导体衬底、半导体封装结构及其制造方法 |
TWI559829B (zh) * | 2014-10-22 | 2016-11-21 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
JP6552811B2 (ja) * | 2014-11-28 | 2019-07-31 | マクセルホールディングス株式会社 | パッケージ基板とその製造方法、および半導体装置 |
CN104465418B (zh) * | 2014-12-24 | 2017-12-19 | 通富微电子股份有限公司 | 一种扇出晶圆级封装方法 |
US10276422B2 (en) * | 2014-12-25 | 2019-04-30 | Ohkuchi Materials Co., Ltd. | Semiconductor device substrate, semiconductor device wiring member and method for manufacturing them, and method for manufacturing semiconductor device using semiconductor device substrate |
US10515884B2 (en) | 2015-02-17 | 2019-12-24 | Advanced Semiconductor Engineering, Inc. | Substrate having a conductive structure within photo-sensitive resin |
US10002843B2 (en) | 2015-03-24 | 2018-06-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate structure, semiconductor package and method of manufacturing the same |
US9997439B2 (en) * | 2015-04-30 | 2018-06-12 | Qualcomm Incorporated | Method for fabricating an advanced routable quad flat no-lead package |
KR20160132229A (ko) * | 2015-05-07 | 2016-11-17 | 삼성전자주식회사 | 패키지 기판, 반도체 패키지 및 이를 제조하는 방법 |
CN105161436B (zh) * | 2015-09-11 | 2018-05-22 | 柯全 | 倒装芯片的封装方法 |
KR102497595B1 (ko) * | 2016-01-05 | 2023-02-08 | 삼성전자주식회사 | 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 |
US9820386B2 (en) | 2016-03-18 | 2017-11-14 | Intel Corporation | Plasma etching of solder resist openings |
JP6512609B2 (ja) * | 2016-05-20 | 2019-05-15 | 大口マテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP6512610B2 (ja) * | 2016-05-20 | 2019-05-15 | 大口マテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
CN107920415B (zh) * | 2016-10-06 | 2020-11-03 | 鹏鼎控股(深圳)股份有限公司 | 具厚铜线路的电路板及其制作方法 |
TWI664706B (zh) * | 2017-04-21 | 2019-07-01 | 新加坡商先進科技新加坡有限公司 | 包含可去除載體的可佈線電鑄襯底 |
US12084766B2 (en) | 2018-07-10 | 2024-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, method, and tool of manufacture |
CN109545691B (zh) * | 2018-11-16 | 2021-03-26 | 华进半导体封装先导技术研发中心有限公司 | 一种超薄扇出型封装结构的制造方法 |
US10910336B2 (en) * | 2019-01-29 | 2021-02-02 | Shih-Chi Chen | Chip package structure |
JP7382175B2 (ja) * | 2019-08-26 | 2023-11-16 | ローム株式会社 | 半導体装置 |
US12044965B2 (en) * | 2020-02-12 | 2024-07-23 | Hutchinson Technology Incorporated | Method for forming components without adding tabs during etching |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188338A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | 回路基板装置及びその製造方法 |
JP2004039867A (ja) | 2002-07-03 | 2004-02-05 | Sony Corp | 多層配線回路モジュール及びその製造方法 |
JP3983146B2 (ja) | 2002-09-17 | 2007-09-26 | Necエレクトロニクス株式会社 | 多層配線基板の製造方法 |
US6743990B1 (en) * | 2002-12-12 | 2004-06-01 | Agilent Technologies, Inc. | Volume adjustment apparatus and method for use |
JP4245370B2 (ja) | 2003-02-21 | 2009-03-25 | 大日本印刷株式会社 | 半導体装置の製造方法 |
JP4768994B2 (ja) * | 2005-02-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 配線基板および半導体装置 |
-
2006
- 2006-05-22 JP JP2006141336A patent/JP4431123B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-01 US US11/701,337 patent/US7939935B2/en not_active Expired - Fee Related
- 2007-02-15 KR KR1020070015952A patent/KR100878649B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100878649B1 (ko) | 2009-01-15 |
US7939935B2 (en) | 2011-05-10 |
KR20070112702A (ko) | 2007-11-27 |
US20070268675A1 (en) | 2007-11-22 |
JP2007311688A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP4271590B2 (ja) | 半導体装置及びその製造方法 | |
JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP4361826B2 (ja) | 半導体装置 | |
US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
KR100838440B1 (ko) | 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법 | |
JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
US20080023819A1 (en) | Package structure having semiconductor chip embedded therein and method for fabricating the same | |
JP2000323613A (ja) | 半導体装置用多層基板及びその製造方法 | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
JP4489821B2 (ja) | 半導体装置及びその製造方法 | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
JP2015159197A (ja) | 配線基板及びその製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP5238182B2 (ja) | 積層配線基板の製造方法 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2009146940A (ja) | 積層配線基板及びその製造方法 | |
JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
JP2010087021A (ja) | 混成回路装置及びその製造方法並びに混成回路積層体 | |
JP5285385B2 (ja) | 積層配線基板の製造方法 | |
JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 | |
JP4528018B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |