JP2007311688A - 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 - Google Patents

電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 Download PDF

Info

Publication number
JP2007311688A
JP2007311688A JP2006141336A JP2006141336A JP2007311688A JP 2007311688 A JP2007311688 A JP 2007311688A JP 2006141336 A JP2006141336 A JP 2006141336A JP 2006141336 A JP2006141336 A JP 2006141336A JP 2007311688 A JP2007311688 A JP 2007311688A
Authority
JP
Japan
Prior art keywords
electronic device
substrate
layer
external connection
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006141336A
Other languages
English (en)
Other versions
JP4431123B2 (ja
Inventor
Satoshi Chinda
聡 珍田
Nobuaki Miyamoto
宣明 宮本
Hiroki Hirasawa
宏希 平沢
Kenji Uchida
建次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Hitachi Cable Ltd
Original Assignee
NEC Electronics Corp
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, Hitachi Cable Ltd filed Critical NEC Electronics Corp
Priority to JP2006141336A priority Critical patent/JP4431123B2/ja
Priority to US11/701,337 priority patent/US7939935B2/en
Priority to KR1020070015952A priority patent/KR100878649B1/ko
Publication of JP2007311688A publication Critical patent/JP2007311688A/ja
Application granted granted Critical
Publication of JP4431123B2 publication Critical patent/JP4431123B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板レスパッケージにある非常に薄い基板を持ちながら多層配線が可能な電子装置用基板、該電子装置用基板を備えた電子装置、及びそれらの製造方法を提供することにある。
【解決手段】金属コア基板１１と、金属コア基板１１上に設けられ、外部接続端子としての第１のめっき膜１０３および電気絶縁物としてのＰＳＲ膜１０１を含んで構成される外部接続配線層１００と、外部接続配線層１００上に設けられ、内部導体パターンとしての導電膜１１３および電気絶縁物としてのＰＳＲ膜１１１を含んで構成される電子部品搭載層１１０とを備え、前記導電膜１１３の表面がＰＳＲ膜１１１の表面と同一平面上である電子装置用基板１０を用いてコア基板レスの電子装置を製造する。
【選択図】図１

Description

本発明は、電子装置用基板およびその製造方法、並びに当該電子装置用基板を用いた電子装置およびその製造方法に関し、特に、物理的な引き剥がしと、化学的または電気化学的溶解法若しくは機械的研磨作業とを併用することでコア基板除去工程の負荷を軽減したコア基板レスパッケージにおいて、内部電気配線を持つコア基板レスパッケージを可能とする電子装置用基板およびその製造方法、並びに当該電子装置用基板を用いた電子装置およびその製造方法に関する。
近年の技術の発展に伴い、電子装置用のパッケージも薄型を要求されており、このためコア基板レスパッケージと呼ばれる電子装置が実用化されている。
一般的なコア基板レスパッケージの例として、例えば、特許文献１(図３)に記載されている従来の電子装置がある。この電子装置では、コア基板の上に金属電極を接続した基板を用いて、この基板の上に電子部品を搭載し、金属細線で所定の電極に電気的に接続し、樹脂封止を行い、コア基板を物理的に引き剥がし、金属電極をパッケージの下面に露出させるという工法を採用している。
この電子装置は封止樹脂に覆われ、裏面には金属電極が露出したリードレス構造となっているため、基板にあたる部分が金属電極のみであり、電子装置は非常に薄いものになっている。
また、ほかのコア基板レスパッケージの例として、例えば、特許文献２（図１）に記載されている電子装置も提案されている。この電子装置では、第１の層間絶縁層の上に第１の配線層を配置し、更に第２の層間絶縁層を配置し、この層間絶縁層の所定の位置に穿孔してビア導体を配置し、この上に順次配線層とビア導体を持った層間絶縁層を所望の回数だけ配置し、層上に金属支持枠体を構成する基板構造となっている。
特許文献２（段落番号〔００３８〕）には、さらに、その後この基板に半導体を、金属バンプを介して接続する一般的なフリップチップの製造方法で電子装置を構成することが記されている。
特開２００４−２５３６７４号公報（図３、図５） 特開２００４−１１１５３６号公報（図１、段落番号〔００３８〕）
しかしながら、特許文献１記載の構造によれば、金属電極の周囲に保持物が存在しないため、配線を多層化することが困難であるという問題がある。
また、特許文献２記載の構造によれば、層間絶縁膜が存在するため多層配線は可能であるが、特許文献１にあるような非常に薄い基板が不可能となってしまう。
このように、一般的なコア基板レスパッケージに見ることの出来る非常に薄い基板を持つことと、多層配線構造を採用することが両立しない、という第１の問題点がある。この原因は、多層配線構造を作る上でビア導体を作ることに起因する。その理由を以下に述べる。
上述したように、特許文献２記載の構造では層間絶縁層の存在で多層基板は作成可能ではあるが、この多層基板は、各単層板の層間絶縁層の上下面に銅を積層し、ここに配線パターンを作る構造をとっているため、この上下面に作成された配線パターン間を結線するためにビア導体が必要となる。図２２（ａ）にビア加工と導通めっきの工程を簡略に説明するための断面図を示す。まず、層間絶縁層６１の上下面に銅６２が積層された基板に（図２２（ａ−１））、ビア６３を形成する（図２２（ａ−２））。次に、図２２（ａ−３）に示すように、ビア６３の上下面にある銅６２（配線パターン）を結線するために導通めっき６４を施している。このことは、各単層板の厚みにはこの層間絶縁層６１の厚みの他に上下の配線パターンの厚みが必要なことを意味する。更に、ビア導体作成の過程で、ビア６３の側面に導電物(通常は銅)をメッキで作る場合、微小な穴のためにメッキ液の循環が良くない上、絶縁物の上にメッキをするためメッキ成長が難しく、接続信頼度を確保するためにそのメッキ厚は配線パターン上で厚さ１０μｍ程度は必要となる。このため元からある配線パターンと合わせて、通常、約２５〜３０μｍ程度の配線パターン厚となる。多層基板を作成する場合、配線層の数だけ、この配線パターンの厚みが必要となってしまう。
第２の問題点は、配線部分のサイズが大きくなる、ということである。この原因もビア導体に起因する。その理由は、ビア穿孔工程と配線パターン形成工程が同一工程でないため、この２つの工程での夫々の形成物の位置ズレを吸収するために、形成物の大きさに余裕を持たせる必要が出てくるためである。図２２（ｂ）にビア周辺の概略平面図を示す。ビア６３の周りを囲むように導通部(ビア・ランド６５)が配置され、ビア・ランド６５の一部より導通されたパターンが配線（配線６６）されている場合、ビア導体と結線する配線パターンを確実に結線するために、ビア形成の位置精度とパターン形成の位置精度を加味して、通常、ビア径より片側約５０μｍ以上、直径では実に１００μｍ以上の余裕を持たせたビア・ランド６５を作っている。
なお、電子装置の小型・薄型化の一手法として、バンプを介して電子部品と基板を接続する、所謂フリップチップ工法がある。これは、電子部品と基板を金属細線で接続する場合に比べて、電子部品の内側に基板の接続電極を形成可能なため小型化できる。さらに、金属細線で上述の接続を形成する場合、金属細線を張るための高さが必要であるが、フリップチップ工法ではこの高さがバンプの高さのみですむため薄型になる。一方で、フリップチップ工法では、電子部品上の電極はその微細加工のために小さく、間隔も密であるため、電子装置としては事実上基板に内部配線を形成し、電子装置が実装されるマザーボード上で実装可能なように外部電極の位置を構成する必要がある。このため、通常のコア基板レスパッケージ同様の薄型かつ小型の基板を多層で作成することは、フリップチップ工法を通常のコア基板レスパッケージで採用できることを意味し、電子装置の小型・薄型化を推進する上で非常に重要である。
従って、本発明の目的は、コア基板レスパッケージにある非常に薄い基板を持ちながら多層配線が可能な電子装置用基板、該電子装置用基板を備えた電子装置、及びそれらの製造方法を提供することにある。
本発明は、上記目的を達成するため、コア基板と、前記コア基板上に設けられ、外部接続端子および第１の電気絶縁物を含んで構成される外部接続配線層と、前記外部接続配線層上に設けられ、内部導体パターンおよび第２の電気絶縁物を含んで構成される回路配線層とを備えた電子装置用基板において、前記回路配線層は、１層又は２層以上積層されており、前記内部導体パターンの表面が前記第２の電気絶縁物の表面と同一平面上であることを特徴とする電子装置用基板を提供する。
上記本発明に係る電子装置用基板は、下記の１つ以上の特徴と有する発明を包含する。
（１）前記回路配線層は、前記第２の電気絶縁物の開口に設けられたビアホール導体を有しており、前記ビアホール導体は、前記内部導体パターンと一体化されている。
（２）前記ビアホール導体は、１層以上のめっき膜から構成されている。
（３）前記回路配線層の最上層は、電子部品搭載層であり、当該電子部品搭載層における前記めっき膜の最上層は電子部品との接続に必要な表面処理がなされている。
（４）前記回路配線層の最上層は、電子部品搭載層であり、電子部品搭載側の表面上に外部導体パターンが形成されている。
（５）前記外部導体パターンは、銅箔で構成されている。
（６）前記コア基板は、銅箔、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、錫またはその合金箔の何れかである。
（７）前記コア基板は、金属を素材としたキャリア層と、前記キャリア層上に形成した剥離層と、前記剥離層上に形成した金属層とを備え、前記金属層が前記外部接続配線層側に配置される。
（８）前記剥離層を介した前記金属層と前記キャリア層との接着力が、前記金属層と前記外部接続配線層との接着力よりも小さい。
（９）前記剥離層は、有機系剥離層又は無機系剥離層である。
（１０）前記金属層は、銅およびその合金箔、ステンレス箔、アルミニウムおよびその合金箔、ニッケルおよびその合金箔、錫およびその合金箔である。
（１１）前記コア基板は、支持基板が貼着されている。
（１２）前記支持基板は、絶縁フィルムである。
（１３）前記第２の電気絶縁物は、ソルダーレジスト又はフォトソルダーレジストである。
（１４）前記第２の電気絶縁物は、前記コア基板と反対の最上層ではポリイミド又はエポキシであり、前記最上層以外の層ではソルダーレジスト又はフォトソルダーレジストである。
（１５）前記内部導体パターンは、銅、銅合金、ニッケル又はニッケル合金である。
（１６）前記ビアホール導体は、金、銀、銅、銅合金、ニッケル、ニッケル合金又はパラジウムの単層、或いは積層したものである。
（１７）前記外部接続端子は、前記第１の電気絶縁物の開口に形成された外部接続用めっき膜により構成されている。
（１８）前記外部接続配線層は、前記第１の電気絶縁物の開口に形成された錫拡散防止用めっき膜を有しており、前記錫拡散防止用めっき膜は、前記外部接続用めっき膜と一体化されている。
（１９）前記錫拡散防止用めっき膜は、銅またはその合金めっきを５μｍ以上、あるいはニッケルまたはその合金めっきを３μｍ以上から構成されている。
また、本発明は、上記目的を達成するため、コア基板の片面に第１の電気絶縁物を形成する第１の工程と、前記第１の電気絶縁物に開口を形成する第２の工程と、前記開口に外部接続端子を形成する第３の工程と、前記第１の電気絶縁物上に内部導体パターンを形成する第４の工程と、前記第１の電気絶縁物上に第２の電気絶縁物をその表面が前記内部導体パターンの表面と同一平面上となるように形成する第５の工程とを含むことを特徴とする電子装置用基板の製造方法を提供する。
上記本発明に係る電子装置用基板の製造方法は、下記の１つ以上の特徴と有する発明を包含する。
（１）前記第２の電気絶縁物に開口を設け、該開口にビアホール導体を前記内部導体パターンと一体化させて形成する工程を含むことを特徴とする請求項２１記載の電子装置用基板の製造方法。
（２）銅箔付きの電気絶縁基板を最上層に積層し、前記銅箔を加工して外部導体パターンを形成する工程を含む。
（３）前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用いる。
（４）前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用い、前記複合基板に支持基板を一体化する。
（５）前記支持基板は、接着剤付きの電気絶縁フィルムであり、前記接着剤を用いて前記複合基板に一体化させる。
（６）前記第１の電気絶縁物は、前記コア基板に塗工または圧接により接着される。
また、本発明は、上記目的を達成するため、前記コア基板が除去された上記本発明に係る電子装置用基板と、該電子装置用基板上に設けられた電子部品とを備えたことを特徴とする電子装置を提供する。
上記本発明に係る電子装置は、下記の１つ以上の特徴と有する発明を包含する。
（１）前記電子装置用基板の前記外部接続端子には、半田ボールが接続されている。
（２）前記電子部品は、前記電子装置用基板と金属細線を介して電気的に接続されている。
（３）前記電子部品は、前記電子装置用基板とバンプを介して電気的に接続されている。
また、本発明は、上記目的を達成するため、上記本発明に係る電子装置用基板を使用した電子装置の製造方法であって、前記電子装置用基板に電子部品を搭載する工程と、前記電子部品の所定の電極と前記外部接続配線層とを電気的に接続する工程と、少なくとも前記電子部品と外部接続配線層との電気的接続部を絶縁性被覆材料で被覆する工程と、前記電子装置用基板から前記コア基板を除去する工程とを有することを特徴とする電子装置の製造方法を提供する。
上記本発明に係る電子装置の製造方法は、下記の１つ以上の特徴と有する発明を包含する。
（１）前記コア基板を除去する工程は、化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより前記コア基板を除去する。
（２）前記コア基板を除去する工程は、前記コア基板が剥離層を介挿した複数の層からなるとき、少なくとも前記キャリア層と前記剥離層を含む層を、前記金属層を含む層から物理的に引き剥がした後、前記金属層を化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより除去する。
なお、本発明において、電子部品とは、ＩＣ以外にコンデンサ、トランジスタ、ダイオード、電気的フィルター等の各チップ部品を含むものである。
本発明によれば、コア基板レスパッケージにある非常に薄い基板を持ちながら多層配線が可能な電子装置用基板および該電子装置用基板を備えた電子装置を得ることができる。
〔本発明の第１の実施の形態〕
（電子装置用基板の構成）
図１は、本発明の第１の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板１０は、薄板状の金属コア基板１１と、コア基板１１上に設けられた外部接続配線層１００と、さらに外部接続配線層１００上に設けられた電子部品搭載層１１０とを備える。
Ａ．金属コア基板１１
金属コア基板１１は、入手のし易さ、コスト、電気伝導性の高さ、最終工程における除去のし易さ等の点から、銅箔が最も良いが、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、錫またはその合金箔であってもよい。
なお、金属コア基板１１は、搬送や加工において機械的耐久性が必要なことから、その厚さを２０μｍ以上とする必要がある。一方で、電子装置用基板１０を用いて電子装置を製造する際には、最後に金属コア基板１１を除去する必要があり、その際金属コア基板１１が厚いと、化学的溶解法でも機械的研磨法でも、処理に長い時間を要する。これを解決するため、外部接続配線層１００（ＰＳＲ膜１０１）で補強することにより、金属コア基板１１の厚さを薄くして、除去の際の溶解または研磨に要する時間を短くすることができる。例えば、厚さ１２μｍの銅箔を使用して、機械的耐久性と除去作業時間の短縮を図る。
Ｂ．外部接続配線層１００
外部接続配線層１００は、金属コア基板１１上に設けられ、電気絶縁物であるフォトソルダーレジスト（以下、ＰＳＲという。）膜１０１に設けられた開口１０２に導体めっき（金属コア基板１１側から第１のめっき膜１０３、第２のめっき膜１０４、第３のめっき膜１０５）が施された構成を有する。導体めっき最上部の第３のめっき膜１０５は、その表面がＰＳＲ膜１０１の表面と同一平面にある。
第１〜３のめっき１０３〜１０５とＰＳＲ膜１０１による組み合わせは、外部接続配線層１００を構成し、外部接続配線層１００の厚みは、電子装置の薄型化が可能なように、３０μｍ以下とする。
ＰＳＲ１０１膜には、有機レジスト膜、例えば不溶解性のソルダーレジストまたはフォトレジストを用いることができる。
第１のめっき膜１０３には、電子装置が完成したときに、この電子装置と外部との接続に必要な表面処理が施されている。半田付けにより実装する場合は、金、銀、パラジウム、ニッケル、錫、半田めっき等が適しており、異方導電フィルム（ＡＣＦ）、異方導電ペースト（ＡＣＰ）、非導電ペースト（ＡＣＰ）、非導電フィルム（ＮＣＦ）、非導電ペースト（ＮＣＰ）等で圧接して実装する場合は、金、銀、パラジウム、ニッケル等が適している。
第２のめっき膜１０４は、本実施の形態の基板を後述する第２の実施の形態等に記載の方法で電子装置を製造した後、この電子装置を実装用基板と接続する際に用いる半田中の錫の金などに対する拡散防止のバリア層として設けられ、その材質には銅またはその合金めっき、ニッケルまたはその合金めっき等を用いることができる。その厚さは、例えば、銅またはその合金めっきの場合は５μｍ以上とし、ニッケルまたはその合金めっきの場合は３μｍ以上とする。
第３のめっき膜１０５は、後述する電子部品搭載層１１０の最下部の導電膜１１３と少なくとも一部において電気的な接続をとるために設けられる。この材料としては、電気伝導性の高さ、コスト等の点から銅が最も良いが、銅合金、ニッケル、ニッケル合金等であってもよい。第３のめっき膜１０５は第２のめっき膜１０４と同一の金属種でもよく、第２のめっき膜１０４をその表面がＰＳＲ膜１０１の表面と同一平面となるまで形成してもよい。
Ｃ．電子部品搭載層１１０
電子部品搭載層１１０は、外部接続配線層１００上に設けられ、ＰＳＲ膜１１１に設けられた開口１１２に導電膜１１３および導体めっき膜（第４のめっき膜１１４、第５のめっき膜１１５、第６のめっき膜１１６）が施された構成を有する。第４〜６のめっき膜１１４〜１１６は、電子部品の搭載や金属細線による電気的接合を考慮した構成としている。
導電膜１１３、第４〜６のめっき膜１１４〜１１６およびＰＳＲ膜１１１による組合せは、電子部品搭載層１１０を構成し、電子部品搭載層１１０の厚みは、電子装置の薄型化が可能なように、３０μｍ以下とする。
ＰＳＲ膜１１１には、ＰＳＲ１０１膜と同様、有機レジスト膜、例えば不溶解性のソルダーレジストまたはフォトレジストを用いることができる。
導電膜１１３は、外部接続配線層１００の最上部の第３のめっき膜１０５と少なくとも一部において電気的な接続をとるために設けられる。この材料としては、電気伝導性の高さ、コスト等の点から銅が最も良いが、銅合金、ニッケル、ニッケル合金等であってもよい。
第４のめっき膜１１４は、導電膜１１３と第５のめっき膜１１５の電気的な接続をとるための中間的な導体めっきとして設けられる。この材料としては、電気伝導性の高さ、コスト等の点で銅めっきを用いることができる（例えば厚さ１０μｍ）。その他の材料としては、銅合金、ニッケル、ニッケル合金などであってもよい。第４のめっき膜１１４は、第５のめっき膜１１５と同一の金属種でもよい。
第５のめっき膜１１５には、その上層の第６のめっき膜１１６に電子部品２０１のバンプ２０２を超音波、熱圧着あるいはその複合を用いて電気的な接続をするため、硬い材質を用いることが要求される。この材料としては、例えば比較的硬い材料であるニッケルを用いる（例えば厚さ０．７５μｍ）。第５のめっき膜１１５の材料としては、ニッケル、パラジウムが適しているが、電子部品の接続方法等によりその限りではない。
第６のめっき膜１１６は、電子部品２０１を搭載する電子部品搭載層１１０の最上部となり、電子部品との接続に必要な表面処理が施されており、電子部品２０１のバンプ２０２と電気的な接続をとるために設けられる。この材料としては、金、銀、パラジウム等を用いることができる。なお、金バンプや半田バンプを形成済みの電子部品をフリップチップ接続する場合は、金、錫、パラジウム若しくは半田めっき等が必要である。
（電子装置用基板の製造方法）
次に、第１の実施の形態に係る電子装置用基板の製造方法について説明する。図２および図３は、図１の電子装置用基板の製造フローを示す説明図である。
まず、図２（ａ）に示すように、例えば、厚さ１２μｍの銅箔を金属コア基板１１として用意し、この金属コア基板１１の片面に、図２（ｂ）に示すように、スクリーン印刷法等によりＰＳＲ膜１０１を例えば１５μｍに塗工する。塗工に替えて、圧接によりＰＳＲ膜１０１を接着してもよい。
次に、図２（ｃ）に示すように、ＰＳＲ膜１０１上にフォトマスク１０７を被せ、外部接続端子となる位置に紫外線１０８を照射し、現像処理により図２（ｄ）に示すように、ＰＳＲ膜１０１に所望の形状に開口１０２を形成する。
次に、図２（ｅ），（ｆ）に示すように、開口１０２に第１のめっき膜１０３、第２のめっき膜１０４、第３のめっき膜１０５を順に電解めっきする。導体めっき膜（１０３〜１０５）は、開口１０２にＰＳＲ１０１の表面と同一平面となる厚さまで施す。
次に、図２（ｇ）に示すように、ＰＳＲ膜１０１と第３のめっき膜１０５の上面全面に銅などの導電膜１１３を蒸着法により箔状に形成する。この蒸着膜を形成した後、エッチング等により所望の形状に加工する。導電膜１１３の形成には、蒸着法のほか、導電性の接着剤を用いて導電箔を接合する手法をとってもよいし、スパッタ法でも可能である。また、無電解めっき法を用いて銅薄膜を全面に成長させ、その後に電解めっき法により所望の厚さに膜形成することも可能である。
次に、図３（ｈ），（ｉ）に示すように、導電膜１１３をマスク１２２により電子部品搭載を行う所定の形状に配線形成した後、図３（ｊ）に示すように、ＰＳＲ膜１０１および導電膜１１３の上面にＰＳＲ膜１１１を塗布する。
次に、図３（ｋ），（ｌ）に示すように、外部接続配線層１１０の開口処理と同様にして、フォトマスク１２３を用い、導電膜１１３の位置に開口１１２を形成する。
次に、図３（ｍ），（ｎ）に示すように、第４のめっき膜１１４、第５のめっき膜１１５、第６のめっき膜１１６の構成により、開口１１２に導体めっきを施し、電子装置用基板１０を製造する。
（本発明の第１の実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
（１）本実施の形態に係る電子装置用基板は、薄板状の電気絶縁物を穿孔し、開口させた中に導電物を形成し、導体パターンとビアホール導体を兼用させて単層板とし、同様にして形成された単層板を、上述の導電物を上下層で接触させることで上下配線間の導通をとりながら、複数層積層した構造を有している。このような構造をとることにより、従来電気絶縁物の上下面にあった配線パターンを電気絶縁層の中に埋設しているため、電気絶縁層の厚みのみが多層基板を構成する単層の厚みとなるため、単層の厚みは、通常の基板と比べ配線パターンの厚み分薄くなる。従って、コア基板レスパッケージに見ることの出来る非常に薄い基板を持つことと、多層配線構造の両立を実現した、非常に薄い電子装置を提供することができる。
（２）上記のような単層板を上下に直接積層することで、上下層間の配線パターンを接続しているため、ビア構造が不要となる。このため、電子部品搭載層と外部接続配線層を電気的に接続するためのビアホール用のランドも不要となり、多層基板を使用しながら配線パターンの面積が縮小でき、より小型の電子装置の提供ができる。
（３）従来の多層基板の構造では、外部接続端子となる層とビアホールとなる層が各々単独で必要であったものが、本実施の形態によれば一つにすることが可能となり、基板の厚さを薄くする効果がある。
〔本発明の第２の実施の形態〕
（電子装置の構成）
図４は、本発明の第２の実施の形態に係る電子装置の断面図である。図４（ａ）は第１の実施の形態に係る電子装置用基板を用いた電子装置を示し、図４（ｂ）は第１の実施の形態に係る電子装置用基板の変形例を用いた電子装置を示す。第１の実施の形態に係る電子装置用基板の変形例とは、外部接続配線層１００の導電めっき膜（１０３〜１０５）の幅を広くし、電子部品搭載層１１０の導電膜１１３と導電めっき膜（１１４〜１１６）の幅を狭くしてその端部を電子装置端から中心寄りにした（電子装置端からの距離を広げた）例である。
図４（ａ）に示す電子装置２００Ａは、第１の実施の形態に係る電子装置用基板１０と、当該電子装置用基板１０の電子部品搭載層１１０にバンプ２０２を介して電気的接続された電子部品２０１とを備える。ただし、電子装置用基板１０の金属コア基板１１は除去されている。
電子部品２０１と電子部品搭載層１１０は、バンプ２０２と電子部品搭載層１１０の電気的接続を補強するため、接着剤２０３を用いて固定されている。また、電子部品２０１の保護のため、その周囲が封止樹脂２０４で覆われている。
電子装置用基板１０の外部接続配線層１００の導体めっきは、外部接続に使われる第１のめっき膜１０３と、完成した電子装置を外部基板（実装基板：マザーボード）と実装する際に使用する半田中のＳｎがこの外部端子の金属中に拡散して接続強度が劣化するトラブルを防ぐためのバリア層として機能する第２のめっき膜１０４と、電子部品搭載層１１０との電気的接続に使われる第３のめっき膜１０５とを共有した一体物からなる。電子部品搭載層１１０は、第３のめっき膜１０５と電気的に接続される導電膜１１３と、ビアホール導体としての第４〜６のめっき膜１１４〜１１６とを共有した一体物からなり、導電膜１１３は内部回路配線（導体パターン）としての機能のほか、電気接続用ビアホール導体としての機能も併せ持つ。つまり、電子部品２０１の電気的信号は、バンプ２０２、電子部品搭載層１１０の導体めっき膜１１４〜１１６と導電膜１１３、および外部接続配線層１００の第３のめっき膜１０５と第２のめっき膜１０４を介して、第１のめっき膜１０３へ伝達されることが可能である。
図４（ｂ）に示す電子装置２００Ｂも、第１の実施の形態に係る電子装置用基板１０の変形例を用いた以外は、上記電子装置２００Ａと同様の構成・機能を有する。
（電子装置の製造方法）
次に、図５を参照して第２の実施の形態に係る電子装置の製造方法について説明する。図５は、図４（ａ）の電子装置の製造フローを示す説明図である。
まず、第１の実施の形態に係る電子装置用基板１０を用意し、また、図５（ａ）に示すように、電子部品２０１の出力電極にバンプ２０２を設ける。
次に、図５（ｂ）に示すように、電子装置用基板１０の電子部品搭載層１１０の第６のめっき膜１１６に電子部品２０１をフリップチップ接続する。バンプ２０２と電子部品搭載層１１０の電気的接続を補強するため、図５（ｃ）に示すように、接着剤２０３を用いて電子部品２０１と電子部品搭載層１１０とを固定する。
次に、図５（ｄ）に示すように、電子部品２０１の保護のため、トランスファモールドなどの方法により封止樹脂２０４で電子部品２０１および電子部品搭載層１１０の電子部品搭載面などを覆う。
最後に、図５（ｅ）に示すように、金属コア基板１１を化学的溶解、電気化学的溶解または機械的研磨、或いは、これらの組み合わせにより除去し、コア基板レス多層配線の電子装置２００Ａを得る。
図４（ｂ）に示す電子装置２００Ｂも、上記電子装置２００Ａと同様にして製造できる。
（本発明の第２の実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
（１）第１の実施の形態に係る電子装置用基板を使用したことにより、薄い電子装置を得ることができる。また、小型の電子装置を得ることができる。
（２）第１の実施の形態に係る電子装置用基板を使用することにより、コア基板レスパッケージを使用しながらフリップチップ実装が可能となる。これは、従来のコア基板レスパッケージでは外部電極と内部配線が同一であるため形成が不可能であった(例えば、特許文献１の図１)。本実施の形態では、配線部分をコア基板レスパッケージにて二層配線構造としているため、外部電極と内部配線を分離できるため、電子部品上の狭ピッチの電極から内部配線を利用して電子装置実装に必要なピッチまで外部電極間隔を変更できる。
（３）電子装置２００Ｂ特有の効果として、電子部品搭載層１１０の導電膜１１３と導電めっき膜（１１４〜１１６）の幅を縮小し電子装置端から中心に寄せているため、電子装置の面積を電子装置２００Ａに比べ縮小できる効果がある。
〔本発明の第３の実施の形態〕
（電子装置用基板の構成）
図６は、本発明の第３の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板２０は、上述の第１の実施の形態におけるコア基板である金属コア基板１１をキャリア付き銅箔２１に代替したものであり、その他の外部接続配線層１００、電子部品搭載層１１０の構成は同じである。
キャリア付き銅箔２１は、金属層２２とキャリア層２４の間に剥離層２３を備えた構成を有する。金属層２２は、外部接続配線層１００のＰＳＲ膜１０１と第１のめっき膜１０３に面している。
（電子装置用基板の製造方法）
次に、第３の実施の形態に係る電子装置用基板の製造方法について説明する。図７および図８は、図６の電子装置用基板の製造フローを示す説明図である。
まず、金属層２２とキャリア層２４の間に剥離層２３を有する３層構成のキャリア付き銅箔２１を準備し（図７（ａ））、図７（ｂ）に示すように、金属層２２側に、上述の第１の実施の形態と同様に、スクリーン印刷法などにより電気絶縁物であるＰＳＲ膜１０１を例えば１５μｍ塗工する。
キャリア付き銅箔２１とは、金属箔（ここでは銅箔）を提供するために、１８μｍ以上の厚い金属箔（ここでは銅箔）である金属層２２に、後工程で剥離できる程度に弱い接着性を有する剥離層２３を形成した後、電解法で薄い（例えば１〜５μｍ）金属箔であるキャリア層２４を形成した基材である。金属層２２としては、銅箔のほか、銅合金箔、ステンレス箔、アルミニウムおよびその合金箔、錫およびその合金箔を用いることができる。
なお、剥離層２３とキャリア層２４との密着力を、剥離層２３と金属層２２の密着力より大きくすることで、後の工程において金属層２２と剥離層２３の間を機械的な剥離によって切り離すことができる。この剥離層２３は、上記密着力差を有するものであれば、有機系剥離層、無機系剥離層のいずれであってもよいが、電子装置を製造する上で、加熱工程を含む場合は耐熱性を考慮し、無機系剥離層を選択することが望ましい。
このあとの製造工程（図７（ｃ）以降）は、上述の第１の実施の形態と同様であるため、説明を省略する。
（本発明の第３の実施の形態の効果）
本実施の形態によれば、本発明の第１の実施の形態の効果と同様の効果を奏する。
更に、本実施の形態ではキャリア付銅箔２１を用いることで、コア基板であるキャリア付き銅箔２１の除去工程に物理的な剥離法を使用可能となり、この剥離後に残る金属層２２を除去する時間を短縮できる。
〔本発明の第４の実施の形態〕
（電子装置の構成）
電子装置用基板２０を用いた電子装置は、その製造工程において、コア基板であるキャリア付き銅箔２１が除去されるため、上述の第２の実施の形態と同じ構成の電子装置となる。
（電子装置の製造方法）
次に、図９を参照して第４の実施の形態に係る電子装置の製造方法について説明する。図９は、第３の実施の形態に係る電子装置用基板を用いた電子装置の製造フローを示す説明図である。
まず、第３の実施の形態に係る電子装置用基板２０を用意し、また、図９（ａ）に示すように、電子部品２０１の出力電極にバンプ２０２を設ける。
図９（ｂ）〜（ｄ）の製造工程は、上述の第２の実施の形態と同様であるため、説明を省略する。
次に、図９（ｅ）に示すように、キャリア付き銅箔２１の金属層２２から剥離層２３およびキャリア層２４を機械的な剥離によって除去することにより、図９（ｆ）に示すように、薄い金属層２２が残る。
次に、金属層２２に硫酸−過酸化水素混合水溶液を噴射して、金属層２２を化学的に溶解除去する（図９（ｇ））。金属層２２のエッチングは、外部接続配線層１００の第１のめっき膜１０３が露出するまで行う。第１のめっき膜１０３は、金属層２２のエッチングのストッパーとしても機能している。以上のようにして、コア基板レス多層配線の電子装置２００Ａを得る。同様にして電子装置２００Ｂを得ることもできる。
（本発明の第４の実施の形態の効果）
本実施の形態によれば、本発明の第２の実施の形態の効果と同様の効果を奏する。
更に、本実施の形態ではキャリア付銅箔２１を使用するため、第３の実施の形態の効果で述べたとおり、コア基板除去工程の時間短縮を図れる。
〔本発明の第５の実施の形態〕
（電子装置用基板の構成）
図１０は、本発明の第５の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板３０は、上述の第３の実施の形態において、キャリア付き銅箔２１の外部接続配線層１００と面する側とは反対面にテープ部材３１を備えたものであり、その他の構成は第３の実施の形態と同じである。なお、図１０において、金属層２２とキャリア層２４の間に剥離層２３を有するキャリア付き銅箔２１を便宜上、一層として図示した。
テープ部材３１は、絶縁フィルムとしてのポリイミドテープ３３に、接着剤３２を例えば１２μｍの厚みに塗工したものである。テープ部材３１は、支持基板としての機能（保持機能）を有し、電子装置の組立製造における電子装置用基板の搬送を容易にする。
（電子装置用基板の製造方法）
次に、第５の実施の形態に係る電子装置用基板の製造方法について説明する。図１１および図１２は、図１０の電子装置用基板の製造フローを示す説明図である。なお、図１１および図１２において、金属層２２とキャリア層２４の間に剥離層２３を有するキャリア付き銅箔２１を便宜上、一層として図示することがある。
まず、第３の実施の形態と同様に金属層２２／剥離層２３／キャリア層２４の３層構成を有するキャリア付き銅箔２１を準備し（図１１（ａ））、さらにポリイミドテープ３３に接着剤３２を例えば１２μｍの厚みに塗工したテープ材３１を支持基板として用意する（図１１（ｂ））。
これらを図１１（ｃ）に示すように、キャリア付き銅箔２１のキャリア層１２３とテープ材３１の接着剤３２とを向かい合わせに重ねて、一対のロール３１０ａ，３１０ｂの間に通し、キャリア付き銅箔２１とテープ材３１とをロールラミネート法で貼り合わせる。これにより、テープ材３１は、接着剤３２がキャリア層２４表面と接合された状態となる。
このあとの製造工程（図１１（ｄ）以降）は、上述の第１，３の実施の形態と同様であるため、説明を省略する。
（本発明の第５の実施の形態の効果）
本実施の形態によれば、本発明の第１の実施の形態の効果と同様の効果を奏する。
更に、本実施の形態ではキャリア付銅箔２１とテープ部材３１をコア基板としているために、基板全体の物理的強度が増し、基板製造工程における基板へのストレスに強くなり、製造工程中の基板の扱いが容易になる。
〔本発明の第６の実施の形態〕
（電子装置の構成）
電子装置用基板３０を用いた電子装置は、その製造工程において、コア基板であるキャリア付き銅箔２１と支持基板であるテープ材３１が除去されるため、上述の第２の実施の形態と同じ構成の電子装置となる。
（電子装置の製造方法）
次に、図１３を参照して第６の実施の形態に係る電子装置の製造方法について説明する。図１３は、第５の実施の形態に係る電子装置用基板を用いた電子装置の製造フローを示す説明図である。なお、図１３において、金属層２２とキャリア層２４の間に剥離層２３を有するキャリア付き銅箔２１を便宜上、一層として図示することがある。
まず、第５の実施の形態に係る電子装置用基板３０を用意し、また、図１３（ａ）に示すように、電子部品２０１の出力電極にバンプ２０２を設ける。
図１３（ｂ）〜（ｄ）の製造工程は、上述の第２の実施の形態と同様であるため、説明を省略する。
次に、図１３（ｅ）に示すように、キャリア付き銅箔２１の金属層２２から剥離層２３、キャリア層２４およびテープ材３１を機械的な剥離によって除去することにより、図１３（ｆ）に示すように、薄い金属層２２が残る。
図１３（ｇ）の製造工程は、上述の第４の実施の形態と同様であるため、説明を省略する。
（本発明の第６の実施の形態の効果）
本実施の形態によれば、本発明の第２の実施の形態の効果と同様の効果を奏する。
更に、キャリア付き銅箔２１を用いることで第４の実施の工程で述べたコア基板除去時間の短縮を図りながら、キャリア付き銅箔２１にテープ部材３１を付けているため、第５の実施の形態で述べた基板の物理強度を上げ、電子装置製造工程中のストレスで基板が裂ける等の不具合を回避できる。
〔本発明の第７の実施の形態〕
（電子装置用基板の構成）
図１４は、本発明の第７の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板４０は、上述の第５の実施の形態において、上述の電子部品搭載層１１０に替えて銅箔１３２を付属したポリイミド材１３１を用いた電子部品搭載層１３０を備えたものであり、その他の構成は第５の実施の形態と同じである。なお、図１４において、金属層２２とキャリア層２４の間に剥離層２３を有するキャリア付き銅箔２１を便宜上、一層として図示した。
電子装置用基板４０は、テープ部材３１を支持基板として有するキャリア付き銅箔２１の上部に外部接続配線層１００が設けられ、さらにその上部に電子部品搭載層１３０が設けられた構造となっている。
電子部品搭載層１３０の構成について以下に説明する。
外部接続配線層１００の上に、導電膜１１３と上部に銅箔１３２を有するポリイミド材１３１が設けられ、導電膜１１３の上に第７のめっき膜１３５が形成されている。導電膜１１３と第７のめっき膜１３５の総厚はポリイミド材１３１の厚さ以下に構成されており、導電膜１１３は外部接続配線層１００の最上部の第３のめっき膜１０５と少なくとも一部が電気的に接続され、第７のめっき膜１３５は導電膜１１３と少なくとも一部が電気的に接続された構成である。
ポリイミド材１３１の上部には、銅箔１３２および第７のめっき膜１３５と同じまたはそれより大きい範囲に第８のめっき膜１３６が施されており、銅箔１３２と第７のめっき膜１３５は電気的に接続されている。
更に、第８のめっき膜１３６を覆うように第９のめっき膜１３７が施された構成となっている。
導電膜１１３、第７〜９のめっき膜１３５〜１３７、銅箔１３２およびポリイミド材１３１の組合せは、電子部品搭載層１３０を構成し、その厚みは、電子装置の薄型化が可能なように、５０μｍ以下とする。
第７〜９のめっき膜１３５〜１３７は、電子部品の搭載や金属細線による電気的接合を考慮した構成としている。
第７のめっき膜１３５は、導電膜１１３と第８のめっき膜１３６の電気的な接続をとるための中間的な導体めっきとして設けられる。この材料としては、電気伝導性の高さ、コスト等の点で銅めっきが望ましい。その他の材料として銅合金、ニッケル、ニッケル合金等であってもよい。その厚みは、ポリイミド材１３１の表面と同一平面となる厚さとする。
第８のめっき膜１３６は、その上層の第９のめっき膜１３７に電子部品２０１のバンプ２０２を超音波、熱圧着あるいはその複合を用いて電気的は接続をするため、硬い材質が要求される。この材料としては、例えば比較的硬い材料であるニッケルを用いる（例えば厚さ０．７５μｍ）。第８のめっき膜１３６の材料としては、ニッケル、パラジウムが適しているが、電子部品の接続方法等によりその限りではない。
第９のめっき膜１３７は、電子部品２０１を搭載する電子部品搭載層１３０の最上部となり、電子部品２０１のバンプ２０２と電気的な接続をとるために設けられる。この材料としては、金、銀、パラジウム等を用いることができる。なお、金バンプや半田バンプを形成済みの電子部品をフリップチップ接続する場合は、金、錫、パラジウム若しくは半田めっき等が必要である。
（電子装置用基板の製造方法）
次に、第７の実施の形態に係る電子装置用基板の製造方法について説明する。図１５および図１６は、図１４の電子装置用基板の製造フローを示す説明図である。なお、図１５および図１６において、金属層２２とキャリア層２４の間に剥離層２３を有するキャリア付き銅箔２１を便宜上、一層として図示することがある。
図１５（ａ）〜図１６（ｋ）の製造工程は、上述の第５の実施の形態と同様であるため、説明を省略する。
図１６（ｌ）に示すような、絶縁フィルムとしてのポリイミド材１３１に、接着剤または蒸着法等により銅箔１３２を付属させた材料を用い、導電膜１１３を含め外部接続配線層１００の表面を覆う。続いて、熱圧着法により、外部接続配線層１００および導電膜１１３と接触しているポリイミド材１３１を融着する。
次に、図１６（ｍ），（ｎ）に示すように、マスク１３３を用いて開口１３４を形成する。この開口１３４を形成する方法としてエッチング法を用いる。銅箔１３２とポリイミド材１３１のエッチング液は各々異なるが、マスク１３３は１つのものを流用できる。その他の手法として、レーザによる処理でも開口１３４の形成は可能である。ただし、銅箔１３２の厚さは限定される。
次に、図１６（ｏ）に示すように、開口１３４が形成された銅箔１３２をエッチング等により、電子部品搭載を行う所望の形状に形成する。
次に、図１６（ｐ），（ｑ）に示すように、第７のめっき膜１３５、第８のめっき膜１３６、第９のめっき膜１３７の構成により、開口１３４に導体めっきを施し、銅箔１３２付きポリイミド材１３１を用いて構成した電子部品搭載層１３０をもつ電子装置用基板４０を製造する。
（本発明の第７の実施の形態の効果）
本実施の形態によれば、本発明の第５の実施の形態の効果と同様の効果を奏する。
更に、積層単層材の電子部品搭載層１３０を銅箔１３２付きポリイミド材１３１とすることで、第５の実施の形態とほぼ同様の工法を採りながら、配線層の層数を１層増やすことが出来る。
〔本発明の第８の実施の形態〕
（電子装置の構成）
図１７は、本発明の第８の実施の形態に係る電子装置の断面図である。図１７（ａ）は第７の実施の形態に係る電子装置用基板を用いた電子装置を示し、図１７（ｂ）は第７の実施の形態に係る電子装置用基板の変形例を用いた電子装置を示す。第７の実施の形態に係る電子装置用基板の変形例とは、電子部品搭載層１３０の導電膜１１３の幅を狭くしてその端部を電子装置端から中心寄りにした（電子装置端からの距離を広げた）例である。
図１７（ａ）に示す電子装置３００Ａは、第７の実施の形態に係る電子装置用基板４０と、当該電子装置用基板４０の電子部品搭載層１３０にバンプ２０２を介して電気的接続された電子部品２０１とを備える。ただし、電子装置用基板４０のキャリア付き銅箔２１とテープ部材３１は除去されている。
電子部品２０１と電子部品搭載層１３０は、バンプ２０２と電子部品搭載層１３０の電気的接続を補強するため、接着剤２０３を用いて固定されている。また、電子部品２０１の保護のため、その周囲が封止樹脂２０４で覆われている。
電子装置用基板４０の外部接続配線層１００の導体めっきは、外部接続に使われる第１のめっき膜１０３と、完成した電子装置を外部基板（実装基板：マザーボード）と実装する際に使用する半田中のＳｎがこの外部端子の金属中に拡散して接続強度が劣化するトラブルを防ぐためのバリア層として機能する第２のめっき膜１０４と、電子部品搭載層１１０との電気的接続に使われる第３のめっき膜１０５とを共有した一体物からなる。電子部品搭載層１３０は、第３のめっき膜１０５と電気的に接続される導電膜１１３と、ビアホール導体としての第７のめっき膜１３５とを共有した一体物、回路配線（導体パターン）としての銅箔１３２、および第７のめっき膜１３５と銅箔１３２と電気的に接続された第８〜９のめっき膜１３６〜１３７からなり、導電膜１１３は内部回路配線（導体パターン）としての機能のほか、電気接続用ビアホール導体としての機能も併せ持つ。つまり、電子部品２０１の電気的信号は、バンプ２０２、電子部品搭載層１３０の導体めっき膜１３５〜１３７と導電膜１１３、および外部接続配線層１００の第３のめっき膜１０５と第２のめっき膜１０４を介して、第１のめっき膜１０３へ伝達されることが可能である。
図１７（ｂ）に示す電子装置３００Ｂも、第７の実施の形態に係る電子装置用基板４０の変形例を用いた以外は、上記電子装置３００Ａと同様の構成・機能と有する。
（電子装置の製造方法）
次に、図１８を参照して第８の実施の形態に係る電子装置の製造方法について説明する。図１８は、第７の実施の形態に係る電子装置用基板を用いた電子装置の製造フローを示す説明図である。なお、図１８において、金属層２２とキャリア層２４の間に剥離層２３を有するキャリア付き銅箔２１を便宜上、一層として図示することがある。
図１８（ａ）〜（ｇ）の製造工程は、電子装置用基板３０に替えて電子部品搭載層１３０をもつ電子装置用基板４０を使用した以外は上述の第６の実施の形態と同様であるため、説明を省略する。
（本発明の第８の実施の形態の効果）
本実施の形態によれば、本発明の第２の実施の形態の効果と同様の効果を奏する。
更に、第７の実施の形態で述べた通り、積層単層材の電子部品搭載層１３０を銅箔１３２付きポリイミド材１３１とすることで配線層を１層増やすことが出来るため、より高機能な電子装置を構成できるようになる。
また、電子装置３００Ｂの特有の効果として、電子部品搭載層１３０の導電膜１１３の幅を縮小し電子装置端から中心に寄せているため、電子装置の面積を電子装置３００Ａに比べ縮小できる効果がある。
〔本発明のその他の実施の形態〕
本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
（１）図１９は、本発明の実施の形態に係るＢＧＡ型の電子装置の断面図である。上記各実施の形態において、外部出力端子は、めっきのままの構成であるＬＧＡ（Land Grid Array）の構造の電子装置を例に示したが、図１９に示した電子装置４００のように、外部出力端子に半田ボール２０５を使用したＢＧＡ（Ball Grid Array）の形態をとってもよい。この場合、電子装置と実装基板の接続を半田ボールにより、容易に実装できる利点がある。
（２）図２０は、本発明の実施の形態に係るワイヤボンディング接続方式の電子装置の断面図である。上記各実施の形態において、電子部品２０１の搭載にバンプ２０２を用いたフリップチップ工法以外に、図２０に示した電子装置５００のように、電子部品搭載層１１０へ電子部品２０１をダイボンディングし、金属細線(例えば、金線２０６)を使ったワイヤボンディングによる電気信号の接続を行なってもよい。この場合、フリップチップ工法より汎用性の高いワイヤボンディング工法を使用できる利点がある。
（３）上記各実施の形態において、１個の電子部品２０１を用いた例を示したが、複数個の部品を搭載するいわゆるマルチチップパッケージであっても何ら差し支えはない。
（４）単位エリアに複数個の電子部品をアレイ状に搭載し、一括で樹脂封止した後、ダイシング等で単位装置に相当するように個片に切り分ける電子装置についても本発明を適用できる。この場合、電子装置製造工程がバッチ処理可能となり、電子装置を個々に製造する場合に比べ１個当りの製造に要する時間を短縮できる。
（５）上記各実施の形態において、二配線層基板の構造の例を示したが、三配線層以上の積層も可能であり多配線層基板に本発明を適用できる。例えば、図２１（ａ）は本発明の実施の形態に係る電子装置用基板（４層）の断面図であり、図２１（ｂ）は本発明の実施の形態に係る電子装置用基板（３層）の断面図である。
図２１（ａ）に示す電子装置用基板（４層）５０Ａは、外部接続配線層１００Ａと電子部品搭載層１１０の間に、内部配線層１および内部配線層２を備える。内部配線層１および内部配線層２はそれぞれ、ＰＳＲ膜１１１の開口に回路配線（配線パターン）としての導電膜１１３と、ビアホール導体としての第４のめっき膜１１４および第５のめっき膜１１５とを有する（第５のめっき膜１１５は設けなくてもよい）。内部配線層１と電子部品搭載層１１０の間に内部配線層２が存在することで、内部配線層１と電子部品搭載層１１０の配線をねじれの位置関係で配置でき、回路の短絡を回避しつつ、かつ電子装置面積の増大化を防止することができる。また、内部配線層１を外部接続配線層１００Ａ上に有することで、電子装置とした際に回路配線部分が装置の裏面に露出することがないため、実装用の半田で配線間が短絡することを防ぐことができる。
一方、図２１（ｂ）に示す電子装置用基板（３層）５０Ｂは、外部接続配線層１００Ｂと電子部品搭載層１１０の間に、内部配線層２のみを備える。外部接続配線層１００Ｂは、上記電子装置用基板５０Ａにおける内部配線層１と外部接続配線層１００Ａの機能を兼用させた構成となっており、上記電子装置用基板５０Ａに比べて層構成を１層減らすことができるというメリットを有する。第１のめっき膜１０３は、外部接続配線層１００Ｂの中心寄りの部分が回路配線を構成しており、電子装置製造時に該回路配線が露出されることから、実装時の半田等によって回路の短絡が生じるのを防止するための処理が施されていることが望ましい。
５層以上についても３層や４層の場合と同様に、内部配線層を積み上げていくことにより実現できる。
（６）上記各実施の形態においては、半導体装置を例にあげているが、半導体装置の他にコンデンサ、抵抗、コイルなどの電子部品やセンサ、マイクなどの機能部品に用いる基板としても利用ができる。特に、薄型小型を要求される携帯電話やＩＣカードに使用される電子装置に好適に適用できる。
第１の実施の形態に係る電子装置用基板の断面図である。 図１の電子装置用基板の製造フローを示す説明図である。 図１の電子装置用基板の製造フローを示す説明図である。 第２の実施の形態に係る電子装置の断面図であり、（ａ）は第１の実施の形態に係る電子装置用基板を用いた電子装置を示し、（ｂ）は第１の実施の形態に係る電子装置用基板の変形例を用いた電子装置を示す。 図４（ａ）の電子装置の製造フローを示す説明図である。 第３の実施の形態に係る電子装置用基板の断面図である。 図６の電子装置用基板の製造フローを示す説明図である。 図６の電子装置用基板の製造フローを示す説明図である。 第３の実施の形態に係る電子装置用基板を用いた第４の実施の形態に係る電子装置の製造フローを示す説明図である。 第５の実施の形態に係る電子装置用基板の断面図である。 図１０の電子装置用基板の製造フローを示す説明図である。 図１０の電子装置用基板の製造フローを示す説明図である。 第５の実施の形態に係る電子装置用基板を用いた第６の実施の形態に係る電子装置の製造フローを示す説明図である。 第７の実施の形態に係る電子装置用基板の断面図である。 図１４の電子装置用基板の製造フローを示す説明図である。 図１４の電子装置用基板の製造フローを示す説明図である。 第８の実施の形態に係る電子装置の断面図であり、（ａ）は第７の実施の形態に係る電子装置用基板を用いた電子装置を示し、（ｂ）は第７の実施の形態に係る電子装置用基板の変形例を用いた電子装置を示す。 第７の実施の形態に係る電子装置用基板を用いた第８の実施の形態に係る電子装置の製造フローを示す説明図である。 本発明の実施の形態に係るＢＧＡ型の電子装置の断面図である。 本発明の実施の形態に係るワイヤボンディング接続方式の電子装置の断面図である。 （ａ）は本発明の実施の形態に係る電子装置用基板（４層）の断面図であり、（ｂ）は本発明の実施の形態に係る電子装置用基板（３層）の断面図である。 （ａ）はビア加工と導通めっきの工程を簡略に説明するための断面図であり、（ｂ）はビア周辺の概略平面図である。
符号の説明
１０，２０，３０，４０，５０Ａ，５０Ｂ：電子装置用基板
１１：金属コア基板
２１：キャリア付き銅箔
２２：金属層
２３：剥離層
２４：キャリア層
３１：テープ部材
３２：接着剤
３３：ポリイミドテープ
６１：層間絶縁層
６２：銅
６３：ビア
６４：めっき
６５：ビア・ランド
６６：配線
１００，１００Ａ，１００Ｂ：外部接続配線層
１０１：ＰＳＲ膜
１０２：開口
１０３：第１のめっき膜
１０４：第２のめっき膜
１０５：第３のめっき膜
１０７：フォトマスク
１０８：紫外線
１１０：電子部品搭載層
１１１：ＰＳＲ膜
１１２：開口
１１３：導電膜
１１４：第４のめっき膜
１１５：第５のめっき膜
１１６：第６のめっき膜
１２２：マスク
１２３：フォトマスク
１３０：電子部品搭載層
１３１：ポリイミド材
１３２：銅箔
１３３：マスク
１３４：開口
１３５：第７のめっき膜
１３６：第８のめっき膜
１３７：第９のめっき膜
２００Ａ，２００Ｂ，３００Ａ，３００Ｂ：電子装置
２０１：電子部品
２０２：バンプ
２０３：接着剤
２０４：封止樹脂
２０５：半田ボール
２０６：金線
３０１ａ，３０１ｂ：ロール
４００，５００：電子装置

Claims (34)

  1. コア基板と、前記コア基板上に設けられ、外部接続端子および第１の電気絶縁物を含んで構成される外部接続配線層と、前記外部接続配線層上に設けられ、内部導体パターンおよび第２の電気絶縁物を含んで構成される回路配線層とを備えた電子装置用基板において、
    前記回路配線層は、１層又は２層以上積層されており、前記内部導体パターンの表面が前記第２の電気絶縁物の表面と同一平面上であることを特徴とする電子装置用基板。
  2. 前記回路配線層は、前記第２の電気絶縁物の開口に設けられたビアホール導体を有しており、前記ビアホール導体は、前記内部導体パターンと一体化されていることを特徴とする請求項１記載の電子装置用基板。
  3. 前記ビアホール導体は、１層以上のめっき膜から構成されていることを特徴とする請求項２記載の電子装置用基板。
  4. 前記回路配線層の最上層は、電子部品搭載層であり、当該電子部品搭載層における前記めっき膜の最上層は電子部品との接続に必要な表面処理がなされていることを特徴とする請求項３記載の電子装置用基板。
  5. 前記回路配線層の最上層は、電子部品搭載層であり、電子部品搭載側の表面上に外部導体パターンが形成されていることを特徴とする請求項１記載の電子装置用基板。
  6. 前記外部導体パターンは、銅箔で構成されていることを特徴とする請求項５記載の電子装置用基板。
  7. 前記コア基板は、銅箔、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、錫またはその合金箔の何れかであることを特徴とする請求項１記載の電子装置用基板。
  8. 前記コア基板は、金属を素材としたキャリア層と、前記キャリア層上に形成した剥離層と、前記剥離層上に形成した金属層とを備え、前記金属層が前記外部接続配線層側に配置されることを特徴とする請求項１記載の電子装置用基板。
  9. 前記剥離層を介した前記金属層と前記キャリア層との接着力が、前記金属層と前記外部接続配線層との接着力よりも小さいことを特徴とする請求項８記載の電子装置用基板。
  10. 前記剥離層は、有機系剥離層又は無機系剥離層であることを特徴とする請求項８記載の電子装置用基板。
  11. 前記金属層は、銅およびその合金箔、ステンレス箔、アルミニウムおよびその合金箔、ニッケルおよびその合金箔、錫およびその合金箔であることを特徴とする請求項８記載の電子装置用基板。
  12. 前記コア基板は、支持基板が貼着されていることを特徴とする請求項１記載の電子装置用基板。
  13. 前記支持基板は、絶縁フィルムであることを特徴とする請求項１２記載の電子装置用基板。
  14. 前記第２の電気絶縁物は、ソルダーレジスト又はフォトソルダーレジストであることを特徴とする請求項１記載の電子装置用基板。
  15. 前記第２の電気絶縁物は、前記コア基板と反対の最上層ではポリイミド又はエポキシであり、前記最上層以外の層ではソルダーレジスト又はフォトソルダーレジストであることを特徴とする請求項５記載の電子装置用基板。
  16. 前記内部導体パターンは、銅、銅合金、ニッケル又はニッケル合金であることを特徴とする請求項１記載の電子装置用基板。
  17. 前記ビアホール導体は、金、銀、銅、銅合金、ニッケル、ニッケル合金又はパラジウムの単層、或いは積層したものであることを特徴とする請求項２記載の電子装置用基板。
  18. 前記外部接続端子は、前記第１の電気絶縁物の開口に形成された外部接続用めっき膜により構成されていることを特徴とする請求項１記載の電子装置用基板。
  19. 前記外部接続配線層は、前記第１の電気絶縁物の開口に形成された錫拡散防止用めっき膜を有しており、前記錫拡散防止用めっき膜は、前記外部接続用めっき膜と一体化されていることを特徴とする請求項１８記載の電子装置用基板。
  20. 前記錫拡散防止用めっき膜は、銅またはその合金めっきを５μｍ以上、あるいはニッケルまたはその合金めっきを３μｍ以上から構成されていることを特徴とする請求項１９記載の電子装置用基板。
  21. コア基板の片面に第１の電気絶縁物を形成する第１の工程と、前記第１の電気絶縁物に開口を形成する第２の工程と、前記開口に外部接続端子を形成する第３の工程と、前記第１の電気絶縁物上に内部導体パターンを形成する第４の工程と、前記第１の電気絶縁物上に第２の電気絶縁物をその表面が前記内部導体パターンの表面と同一平面上となるように形成する第５の工程とを含むことを特徴とする電子装置用基板の製造方法。
  22. 前記第２の電気絶縁物に開口を設け、該開口にビアホール導体を前記内部導体パターンと一体化させて形成する工程を含むことを特徴とする請求項２１記載の電子装置用基板の製造方法。
  23. 銅箔付きの電気絶縁基板を最上層に積層し、前記銅箔を加工して外部導体パターンを形成する工程を含むことを特徴とする請求項２１記載の電子装置用基板の製造方法。
  24. 前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用いることを特徴とする請求項２１記載の電子装置用基板の製造方法。
  25. 前記コア基板として、キャリア層と、剥離層と、金属層を積層して形成した複合基板を用い、前記複合基板に支持基板を一体化することを特徴とする請求項２１記載の電子装置用基板の製造方法。
  26. 前記支持基板は、接着剤付きの電気絶縁フィルムであり、前記接着剤を用いて前記複合基板に一体化させることを特徴とする請求項２５記載の電子装置用基板の製造方法。
  27. 前記第１の電気絶縁物は、前記コア基板に塗工または圧接により接着されることを特徴とする請求項２１記載の電子装置用基板の製造方法。
  28. 前記コア基板が除去された請求項１乃至請求項２０のいずれか１項に記載の電子装置用基板と、前記電子装置用基板上に設けられた電子部品とを備えたことを特徴とする電子装置。
  29. 前記電子装置用基板の前記外部接続端子には、半田ボールが接続されていることを特徴とする請求項２８記載の電子装置。
  30. 前記電子部品は、前記電子装置用基板と金属細線を介して電気的に接続されていることを特徴とする請求項２８記載の電子装置。
  31. 前記電子部品は、前記電子装置用基板とバンプを介して電気的に接続されていることを特徴とする請求項２８記載の電子装置。
  32. 請求項１乃至請求項２０のいずれか１項に記載の電子装置用基板を使用した電子装置の製造方法であって、
    前記電子装置用基板に電子部品を搭載する工程と、前記電子部品の所定の電極と前記外部接続配線層とを電気的に接続する工程と、少なくとも前記電子部品と外部接続配線層との電気的接続部を絶縁性被覆材料で被覆する工程と、前記電子装置用基板から前記コア基板を除去する工程とを有することを特徴とする電子装置の製造方法。
  33. 前記コア基板を除去する工程は、化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより前記コア基板を除去することを特徴とする請求項３２記載の電子装置の製造方法。
  34. 前記コア基板を除去する工程は、前記コア基板が剥離層を介挿した複数の層からなるとき、少なくとも前記キャリア層と前記剥離層を含む層を、前記金属層を含む層から物理的に引き剥がした後、前記金属層を化学的溶解、電気化学的溶解、または機械的研磨、あるいはこれ等の組合せにより除去することを特徴とする請求項３２記載の電子装置の製造方法。
JP2006141336A 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 Expired - Fee Related JP4431123B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006141336A JP4431123B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US11/701,337 US7939935B2 (en) 2006-05-22 2007-02-01 Electronic device substrate, electronic device and methods for fabricating the same
KR1020070015952A KR100878649B1 (ko) 2006-05-22 2007-02-15 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141336A JP4431123B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007311688A true JP2007311688A (ja) 2007-11-29
JP4431123B2 JP4431123B2 (ja) 2010-03-10

Family

ID=38711780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141336A Expired - Fee Related JP4431123B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法

Country Status (3)

Country Link
US (1) US7939935B2 (ja)
JP (1) JP4431123B2 (ja)
KR (1) KR100878649B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190553B1 (ja) * 2012-03-06 2013-04-24 フリージア・マクロス株式会社 キャリア付き金属箔
JP2013546191A (ja) * 2010-12-03 2013-12-26 インテル・コーポレーション 扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ
JP2015070263A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
JP2015070262A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
WO2017160459A1 (en) * 2016-03-18 2017-09-21 Intel Corporation Plasma etching of solder resist openings
JP2021034573A (ja) * 2019-08-26 2021-03-01 ローム株式会社 半導体装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR101052867B1 (ko) * 2008-01-08 2011-07-29 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP5140565B2 (ja) * 2008-11-28 2013-02-06 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
KR101153675B1 (ko) * 2009-09-14 2012-06-18 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
CN105140198B (zh) 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6552811B2 (ja) * 2014-11-28 2019-07-31 マクセルホールディングス株式会社 パッケージ基板とその製造方法、および半導体装置
CN104465418B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出晶圆级封装方法
TWI677944B (zh) * 2014-12-25 2019-11-21 日商大口電材股份有限公司 半導體裝置用基板、半導體裝置用配線構件及其等之製造方法、以及使用半導體裝置用基板之半導體裝置之製造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US9997439B2 (en) * 2015-04-30 2018-06-12 Qualcomm Incorporated Method for fabricating an advanced routable quad flat no-lead package
KR20160132229A (ko) * 2015-05-07 2016-11-17 삼성전자주식회사 패키지 기판, 반도체 패키지 및 이를 제조하는 방법
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
KR102497595B1 (ko) * 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
JP6512609B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6512610B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法
US10475666B2 (en) * 2017-04-21 2019-11-12 Asm Technology Singapore Pte Ltd Routable electroforming substrate comprising removable carrier
CN109545691B (zh) * 2018-11-16 2021-03-26 华进半导体封装先导技术研发中心有限公司 一种超薄扇出型封装结构的制造方法
US10910336B2 (en) * 2019-01-29 2021-02-02 Shih-Chi Chen Chip package structure
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP3983146B2 (ja) 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
US6743990B1 (en) * 2002-12-12 2004-06-01 Agilent Technologies, Inc. Volume adjustment apparatus and method for use
JP4245370B2 (ja) 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013546191A (ja) * 2010-12-03 2013-12-26 インテル・コーポレーション 扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ
JP5190553B1 (ja) * 2012-03-06 2013-04-24 フリージア・マクロス株式会社 キャリア付き金属箔
WO2013132680A1 (ja) * 2012-03-06 2013-09-12 フリージア・マクロス株式会社 キャリア付き金属箔
JP2013214713A (ja) * 2012-03-06 2013-10-17 Freesia Makurosu Kk キャリア付き金属箔
US10336034B2 (en) 2012-03-06 2019-07-02 Freesia Macross Corporation Carrier-attached metal foil
US9236364B2 (en) 2013-09-27 2016-01-12 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
JP2015070262A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
US9578750B2 (en) 2013-09-27 2017-02-21 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
JP2015070263A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
WO2017160459A1 (en) * 2016-03-18 2017-09-21 Intel Corporation Plasma etching of solder resist openings
US9820386B2 (en) 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
JP2021034573A (ja) * 2019-08-26 2021-03-01 ローム株式会社 半導体装置
JP7382175B2 (ja) 2019-08-26 2023-11-16 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US7939935B2 (en) 2011-05-10
US20070268675A1 (en) 2007-11-22
KR20070112702A (ko) 2007-11-27
JP4431123B2 (ja) 2010-03-10
KR100878649B1 (ko) 2009-01-15

Similar Documents

Publication Publication Date Title
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP3670917B2 (ja) 半導体装置及びその製造方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
JP4271590B2 (ja) 半導体装置及びその製造方法
JP4361826B2 (ja) 半導体装置
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
JP4489821B2 (ja) 半導体装置及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010141132A (ja) 半導体装置の製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP5238182B2 (ja) 積層配線基板の製造方法
US20040106288A1 (en) Method for manufacturing circuit devices
JP2009146940A (ja) 積層配線基板及びその製造方法
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP5285385B2 (ja) 積層配線基板の製造方法
JP2017017048A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees