TWI637467B - 中介基材及其製作方法 - Google Patents

中介基材及其製作方法 Download PDF

Info

Publication number
TWI637467B
TWI637467B TW101118578A TW101118578A TWI637467B TW I637467 B TWI637467 B TW I637467B TW 101118578 A TW101118578 A TW 101118578A TW 101118578 A TW101118578 A TW 101118578A TW I637467 B TWI637467 B TW I637467B
Authority
TW
Taiwan
Prior art keywords
layer
insulating material
metal
conductive
carrier
Prior art date
Application number
TW101118578A
Other languages
English (en)
Other versions
TW201349399A (zh
Inventor
胡迪群
陳明志
曾子章
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW101118578A priority Critical patent/TWI637467B/zh
Priority to US13/543,893 priority patent/US8952268B2/en
Publication of TW201349399A publication Critical patent/TW201349399A/zh
Priority to US14/164,245 priority patent/US9282646B2/en
Priority to US14/568,084 priority patent/US9859130B2/en
Priority to US14/995,207 priority patent/US9831103B2/en
Priority to US15/287,729 priority patent/US10211139B2/en
Application granted granted Critical
Publication of TWI637467B publication Critical patent/TWI637467B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種中介基材的製作方法。提供一金屬載板。形成一光阻層於金屬載板上。光阻層具有多個開口，且開口暴露出金屬載板的一部分。於光阻層的開口中形成多個金屬保護墊。金屬保護墊覆蓋開口所暴露出之金屬載板的部分。形成多個導電柱於光阻層的開口中。導電柱分別堆疊於金屬保護墊上。移除光阻層以暴露出金屬載板的另一部分。形成一絕緣材料層於金屬載板上。絕緣材料層覆蓋金屬載板的另一部分且包覆導電柱以及金屬保護墊。絕緣材料層的一上表面與每一導電柱的一頂表面齊平。移除金屬載板，以暴露出絕緣材料層相對於上表面的一下表面。

Description

中介基材及其製作方法
本發明是有關於一種基材及其製作方法，且特別是有關於一種中介基材及其製作方法。
在現今的資訊社會中，電子產品的設計是朝向輕、薄、短、小的趨勢邁進，因此發展出諸如堆疊式半導體元件封裝等有利於微型化的封裝技術。堆疊式半導體元件封裝是利用垂直堆疊的方式將多個半導體元件封裝於同一封裝結構中，以提升封裝密度，有助於封裝體小型化。
現行的堆疊式半導體元件封裝通常會在中介基材(interposed susbtrate)內製作穿矽導孔(through silicon vias,TSV)，其中穿矽導孔的作用是在晶片與晶片間、晶圓與晶圓間製作垂直導通互連之角色。穿矽導孔的製作，首先，在矽晶圓上進行穿孔製作，接著透過電鍍的方式來進行填孔製程，而形成該穿矽導孔。之後，亦會在中介基材上進行重配置佈線層(redistribution layer)以及凸塊的製作，以使中介基材可以順利接合至承載基板。
然而，上述之中介基材的材質是採用矽晶圓，因此所需之成本較高。此外，穿矽導孔通常是伴隨著半導體晶圓上的元件一起製作，因此為了避免導電材料進入矽晶圓之電路的主動區域內，通常會先形成保護於矽晶圓上以及穿孔的內壁上，接著在製作完成穿矽導孔後，移除保護層而 使穿矽導孔與其他元件隔離。但上述之此製作過程較為繁複。
本發明提供一種中介基材，可有效降低成本且具有較佳的結構及電性可靠度。
本發明提供一種中介基材的製作方法，用以製作上述之中介基材。
本發明提出一種中介基材的製作方法，其包括以下步驟。提供一金屬載板。形成一光阻層於金屬載板上。光阻層具有多個開口，且開口暴露出金屬載板的一部分。於光阻層的開口中形成多個金屬保護墊。金屬保護墊覆蓋開口所暴露出之金屬載板的此部分。形成多個導電柱於光阻層的開口中，導電柱分別堆疊於金屬保護墊上。移除光阻層以暴露出金屬載板的另一部分。形成一絕緣材料層於金屬載板上。絕緣材料層覆蓋金屬載板的另一部分且包覆導電柱以及金屬保護墊。移除金屬載板，以暴露出絕緣材料層相對於上表面的一下表面。
本發明還提出一種中介基材，其包括一絕緣材料層以及多個導電柱。絕緣材料層具有彼此相對的一上表面與一下表面以及多個貫穿絕緣材料層的貫孔。導電柱分別配置於絕緣材料層的貫孔內。導電柱具有彼此相對的一頂表面以及一底表面。每一導電柱的頂表面與絕緣材料層的上表面齊平。
基於上述，由於本發明之中介基材的製作是透過金屬載板來製作導電柱，接著形成絕緣材料層於金屬載板上以包覆導電柱，而後移除金屬載板而暴露出絕緣材料層的下表面。如此一來，相較於習知採用矽晶圓來製作的中介基材而言，本發明之中介基材無需採用矽晶圓也無須額外製作絕緣層，因此可有效降低生產成本且具有較為簡單的製作步驟。再者，由於絕緣材料層包覆導電柱，因此無需額外製作絕緣層也不會有漏電的問題產生，故本發明之中介基材可具有較佳的電性可靠度。此外，導電柱被絕緣材料層所包覆，因此於移除金屬載板時，蝕刻液並不會侵蝕到導電柱，故本發明之中介基材可具有較佳的結構可靠度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G為本發明之一實施例之一種中介基材的製作方法的剖面示意圖。本實施例中，依照本實施例之中介基材的製作方法，首先，請參考圖1A，提供一金屬載板110，其中金屬載板110的材質例如是銅箔。接著，形成一光阻層112於金屬載板110上，其中光阻層112具有多個開口113，且開口113暴露出金屬載板110的一部分。接著，於光阻層112的開口113中形成多個金屬保護墊120，其中金屬保護墊120覆蓋開口113所暴露出之金屬載板110的部分。此處，形成金屬保護墊120的步驟是以光 阻層112為一電鍍罩幕，電鍍金屬保護墊120於開口113所暴露出之金屬載板110的部分，其中金屬保護墊120的材質例如是銅、鎳或金。
接著，請同時參考圖1A與圖1B，形成多個導電柱130於光阻層112的開口113中，其中導電柱130分別堆疊於金屬保護墊120上。接著，移除光阻層112，以暴露出金屬載板110的另一部分。此處，形成導電柱130的步驟是以光阻層112為一電鍍罩幕，電鍍導電柱130於開口113中，其中導電駐130的材質例如是銅、鎳或金。
接著，請參考圖1C，透過一印刷法或一熱壓合法來形成一絕緣材料層140a於金屬載板110上，其中絕緣材料層140a覆蓋金屬載板110的另一部分且包覆導電柱130以及金屬保護墊120。此時，每一導電柱130的一頂表面132被絕緣材料層140a完全覆蓋，且絕緣材料層140a材質例如是ABF(Ajinomoto build-up film)樹脂、苯並環丁烯(benzocyclobutene，簡稱BCB)樹脂、光阻材料(例如是Shin-Etsu Chemical Co.,Ltd公司研發出來的材料，簡稱SINR)、聚苯噁唑(polybenzoxazole，簡稱PBO)、甲基系矽膠、乙基系矽膠，環苯系矽膠、環氧樹脂或高分子樹脂。
接著，請參考圖1D，透過一研磨法或一雷射移除法來移除部份絕緣材料層140a，而形成一暴露出導電柱130的頂表面132的絕緣材料層140。此時，絕緣材料層140的一上表面142與導電柱130的頂表面132實質上齊平。
接著，請參考圖1E，提供一膠帶10於絕緣材料層140 上，其中膠帶10覆蓋絕緣材料層140的上表面142以及導電柱130的頂表面132。
之後，請參考圖1F，移除金屬載板110，以暴露出絕緣材料層140相對於上表面142的一下表面144，其中移除金屬載板110的方法例如是背蝕刻法。此處，每一金屬保護墊120的一底表面122與絕緣材料層140的下表面144實質上齊平。
最後，請同時參考圖1E與圖1G，移除膠帶10，以暴露出絕緣材料層140的上表面142以及導電柱130的頂表面132。至此，已完成中介基材100a的製作。
值得一提的是，為了與後續銲球(未繪示)之間具有較佳結合性，亦可於移除金屬載板110之後，請參考圖1H，移除金屬保護墊120，而暴露出每一導電柱130的一底表面134，而完成中介基材100b的製作。需說明的是，此移除金屬保護墊120的步驟為一選擇性的步驟，而使用者可依據所選擇之銲球的材質及金屬保護墊120的材質來選擇是否進行此金屬保護層120的移除步驟，在此並不加以限制。
在結構上，請再參考圖1H，本實施例之中介基材100b包括絕緣材料層140以及導電柱130。絕緣材料層140具有彼此相對的上表面142與下表面144以及多個貫穿絕緣材料層140的貫孔143。導電柱130分別配置於絕緣材料層140的貫孔143內，且導電柱130具有彼此相對的頂表面132以及底表面134。導電柱130的頂表面132與絕緣 材料層140的上表面142實質上齊平。當然，於另一實施例中，請參考圖1G，中介基材100a亦可更包括多個金屬保護墊120，其中金屬保護墊120分別配置於絕緣材料層140的貫孔143內，其中導電柱130分別堆疊於金屬保護墊120上，且金屬保護墊120的底表面122與絕緣材料層140的下表面144實質上齊平。
由於本實施例之中介基材100a(或100b)的製作是透過金屬載板110來製作導電柱130，接著形成絕緣材料層140於金屬載板110上以包覆導電柱130，而後移除金屬載板110而暴露出絕緣材料層140的下表面142。如此一來，相較於習知採用矽晶圓來製作的中介基材而言，本實施例之中介基材100a(或100b)無需採用矽晶圓也無須額外製作絕緣層，因此可有效降低生產成本且具有較為簡單的製作步驟。再者，由於絕緣材料層140包覆導電柱130，因此無需額外製作絕緣層也不會有漏電的問題產生，故本實施例之中介基材100 a(或100b)可具有較佳的電性可靠度。此外，導電柱130被絕緣材料層140所包覆，因此於移除金屬載板110時，蝕刻液並不會侵蝕到導電柱130，故本實施例之中介基材100a(或100b)可具有較佳的結構可靠度。
以下實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2D為本發明之一實施例之一種中介基材的製作方法的局部步驟的剖面示意圖。請先參考圖2D，本實施例的中介基材100c與前述實施例之中介基材100a相似，主要的差異是在於：本實施例之中介基材100c更包括一第一介電層150、多個第一導電通孔160、一重配置線路層170、一第二介電層155、多個第二導電通孔165以及多個球底金屬墊180。詳細來說，第一介電層150配置於絕緣材料層140的上表面142上，其中第一介電層150覆蓋絕緣材料層140的上表面142以及導電柱130的頂表面132。第一導電通孔160貫穿第一介電層150且分別連接導電柱130的頂表面132。重配置線路層170配置於第一介電層150上且連接第一導電通孔160，其中重配置線路層170透過第一導電通孔160與導電柱130電性連接。第二介電層155配置於重配置線路層170上，其中第二介電層155覆蓋重配置線路層170與第一介電層150。第二導電通孔165內埋第二介電層155中且連接重配置線路層170。球底金屬墊180配置於第二介電層155上且分別連接第二導電通孔165，其中球底金屬墊180透過第二導電通孔165與重配置線路層170電性連接。
在製程上，本實施例的中介基材100c可以採用與前述實施例之中介基材100a大致相同的製作方式，並且在圖1D之步驟後，即在形成絕緣材料層140於金屬載板110上之後且於移除金屬載板110之前，請參考圖2A，形成一第一介電層150於絕緣材料層140上，其中第一介電層150 覆蓋絕緣材料層140的上表面142以及導電柱130的頂表面132。接著，形成多個第一導電通孔160，其中第一導電通孔160貫穿第一介電層150且分別連接導電柱130的頂表面132。接著，並形成一重配置線路層170於第一介電層150上，其中重配置線路層170連接第一導電通孔160且透過第一導電通孔160與導電柱130電性連接。
接著，請參考圖2B，形成一第二介電層155於重配置線路層170上，其中第二介電層155覆蓋重配置線路層170與第一介電層150。接著，形成多個第二導電通孔165，其中第二導電通孔165內埋於第二介電層155中且連接重配置線路層170。接著，並形成多個球底金屬墊180於第二介電層155上，其中球底金屬墊180分別連接第二導電通孔155且透過第二導電通孔155與重配置線路層170電性連接。
之後，請參考圖2C，提供一膠帶10於球底金屬墊180上，其中膠帶10覆蓋球底金屬墊180以及第二絕緣層155。接著，請同時參考圖2C與圖2D，透過背蝕刻法移除金屬載板110後再移除膠帶10，以暴露出絕緣材料層140相對於上表面142的下表面144。此處，金屬保護墊120的底表面122與絕緣材料層140的下表面144實質上齊平。至此，已完成中介基材100c的製作。當然，為了與後續銲球(未繪示)之間具有較佳結合性，亦可於移除金屬載板110之後，請參考圖2E，移除金屬保護墊120，而暴露出導電柱130的底表面134，而完成中介基材100d的製 作。需說明的是，此移除金屬保護墊120的步驟為一選擇性的步驟，而使用者可依據所選擇之銲球的材質及金屬保護墊120的材質來選擇是否進行此金屬保護層120的移除步驟，在此並不加以限制。
圖3A至圖3E為本發明之另一實施例之一種中介基材的製作方法的剖面示意圖。請先參考圖3E，本實施例的中介基材100e與前述實施例之中介基材100a相似，主要的差異是在於：本實施例之中介基材100e更包括多個球底金屬墊190，其中球底金屬墊190分別配置於絕緣材料層140的貫孔143內，且球底金屬墊190分別位於金屬保護墊120與導電柱130之間。
在製程上，請本實施例的中介基材100e可以採用與前述實施例之中介基材100a大致相同的製作方式，並且在圖1A之步驟後，即形成金屬保護墊120之後且於形成導電柱130於光阻層112的開口113中之前，請參考圖3A，形成多個球底金屬墊190於光阻層110的開口113中，其中球底金屬墊190覆蓋金屬保護墊120。此處之球底金屬層190是由一第一金屬層192以及一第二金屬層194所組成，其中第一金屬層192位於金屬保護墊120與第二金屬層194之間，且第一金屬層192的材質與第二金屬層194的材質包括銅、鎳或金。當然，於其他未繪示的實施例中，球底金屬層190更可由三層以上金屬層所組成。
接著，請參考圖3A與圖3B，形成多個導電柱130於光阻層112的開口113中，其中導電柱130分別堆疊於球 底金屬墊190上，且球底金屬墊190位於金屬保護墊120與導電柱130之間。接著，移除光阻層112，以暴露出金屬載板110的另一部分。此處，形成導電柱130的步驟是以光阻層112為一電鍍罩幕，電鍍導電柱130於開口113中，其中導電駐130的材質例如是銅、鎳或金。
接著，請參考圖3C，透過一印刷法或一熱壓合法來形成一絕緣材料層140a於金屬載板110上，其中絕緣材料層140a覆蓋金屬載板110的另一部分且包覆導電柱130、球底金屬墊190以及金屬保護墊120。此時，每一導電柱130的一頂表面132被絕緣材料層140a完全覆蓋，且絕緣材料層140a材質例如是ABF(Ajinomoto build-up film)、苯並環丁烯(benzocyclobutene，簡稱BCB)樹脂、光阻材料(例如是Shin-Etsu Chemical Co.,Ltd公司研發出來的材料，簡稱SINR)、聚苯噁唑(polybenzoxazole，簡稱PBO)、甲基系矽膠、乙基系矽膠，環苯系矽膠、環氧樹脂或高分子樹脂。
之後，請參考圖3D，透過一研磨法或一雷射移除法來移除部份絕緣材料層140a，而形成一暴露出導電柱130的頂表面132的絕緣材料層140。此時，絕緣材料層140的一上表面142與導電柱130的頂表面132實質上齊平。
最後，請參考圖3E，移除金屬載板110，以暴露出絕緣材料層140相對於上表面142的一下表面144，其中移除金屬載板110的方法例如是背蝕刻法。此處，每一金屬保護墊120的一底表面122與絕緣材料層140的下表面144實質上齊平。至此，已完成中介基材100e的製作。
值得一提的是，為了與後續銲球(未繪示)之間具有較佳結合性，亦可於移除金屬載板110之後，請參考圖3F，移除金屬保護墊120，而暴露出球底金屬墊190的一底表面196，而完成中介基材100f的製作。需說明的是，此移除金屬保護墊120的步驟為一選擇性的步驟，而使用者可依據所選擇之銲球的材質及金屬保護墊120的材質來選擇是否進行此金屬保護層120的移除步驟，在此並不加以限制。
此外，於其他實施例中，請參考圖4A與圖4B，在圖3D之步驟後，即在形成絕緣材料層140於金屬載板110上之後且於移除金屬載板110之前，亦可選用於如前述圖2A至2F的步驟而於完成包括有金屬保護墊120、球底金屬墊190、導電柱130、絕緣材料層140、第一介電層150、第一導電通孔160、重配置線路層170、第二介電層155、第二導電通孔165以及球底金屬墊180的中介基材100g；或者是，完成包括有球底金屬墊190、導電柱130。絕緣材料層140、第一介電層150、第一導電通孔160、重配置線路層170、第二介電層155、第二導電通孔165以及球底金屬墊180的中介基材100h，本領域的技術人員當可參照前述實施例的說明，依據實際需求，而選用前述之製程步驟及構件，以達到所需的技術效果。
綜上所述，本發明之中介基材的製作是透過金屬載板來製作導電柱，接著再形成絕緣材料層於金屬載板上以包覆導電柱，而後再移除金屬載板而暴露出絕緣材料層的下 表面。如此一來，相較於習知採用矽晶圓來製作的中介基材而言，本發明之中介基材可有效降低生產成本。再者，由於絕緣材料層包覆導電柱，因此無需額外製作絕緣層也部會有漏電的問題產生，可使得本發明之中介基材具有較佳的電性可靠度。此外，導電柱被絕緣材料層包覆亦可避免後續製程成受蝕刻液的影響，可使得本發明之中介基材具有較佳的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧膠帶
100a、100b、100c、100d、100e、100f、100g、100h‧‧‧中介基材
110‧‧‧金屬載板
112‧‧‧光阻層
113‧‧‧開口
120‧‧‧金屬保護墊
122‧‧‧底表面
130‧‧‧導電柱
132‧‧‧頂表面
134‧‧‧底表面
140a、140‧‧‧絕緣材料層
142‧‧‧上表面
143‧‧‧貫孔
144‧‧‧下表面
150‧‧‧第一介電層
155‧‧‧第二介電層
160‧‧‧第一導電通孔
165‧‧‧第二導電通孔
170‧‧‧重配置線路層
180‧‧‧球底金屬墊
190‧‧‧球底金屬墊
192‧‧‧第一金屬層
194‧‧‧第二金屬層
196‧‧‧底表面
圖1A至圖1G為本發明之一實施例之一種中介基材的製作方法的剖面示意圖。
圖1H為本發明之一實施例之一種中介基材的剖面示意圖。
圖2A至圖2D為本發明之一實施例之一種中介基材的製作方法的局部步驟的剖面示意圖。
圖2E為本發明之一實施例之一種中介基材的剖面示意圖。
圖3A至圖3E為本發明之另一實施例之一種中介基材的製作方法的剖面示意圖。
圖3F為本發明之另一實施例之一種中介基材的剖面示意圖。
圖4A為本發明之另一實施例之一種中介基材的剖面示意圖。
圖4B為本發明之另一實施例之一種中介基材的剖面示意圖。

Claims (17)

  1. 一種中介基材的製作方法，包括：提供一載板，其中該載板的材質為一金屬；形成一光阻層於該載板上，其中該光阻層具有多個開口，且該些開口暴露出該載板的一部分；於該光阻層的該些開口中形成多個金屬保護墊，該些金屬保護墊覆蓋該些開口所暴露出之該載板的該一部分；形成多個導電柱於該光阻層的該些開口中，該些導電柱分別堆疊於該些金屬保護墊上，其中該些導電柱與該些金屬保護墊於該載板上的投影完全重疊；移除該光阻層，以暴露出該載板的另一部分；形成一絕緣材料層於該載板上，該絕緣材料層覆蓋該載板的該另一部分且包覆該些導電柱以及該些金屬保護墊；以及移除該載板，以暴露出該絕緣材料層相對於該上表面的一下表面。
  2. 如申請專利範圍第1項所述之中介基材的製作方法，其中該金屬包括銅箔。
  3. 如申請專利範圍第1項所述之中介基材的製作方法，其中該金屬保護墊的材質包括銅、鎳或金。
  4. 如申請專利範圍第1項所述之中介基材的製作方法，其中形成該金屬保護墊的步驟，包括：以該光阻層為一電鍍罩幕，電鍍該些金屬保護墊於該些開口所暴露出之該載板的該一部分。
  5. 如申請專利範圍第1項所述之中介基材的製作方法，其中形成該導電柱的步驟，包括：以該光阻層為一電鍍罩幕，電鍍該些導電柱於該些開口中。
  6. 如申請專利範圍第1項所述之中介基材的製作方法，其中形成該絕緣材料層的步驟，包括：透過一印刷法或一熱壓合法來形成該絕緣材料層於該載板上，該絕緣材料層覆蓋該些導電柱的該些頂表面。
  7. 如申請專利範圍第6項所述之中介基材的製作方法，其中形成該絕緣材料層的步驟，更包括：於該印刷法或該熱壓合法來形成該絕緣材料層於該載板上之後，透過一研磨法或一雷射移除法來移除部份該絕緣材料層，以暴露出該些導電柱的該些頂表面，且該絕緣材料層的一上表面與各該導電柱的一頂面齊平。
  8. 如申請專利範圍第1項所述之中介基材的製作方法，更包括：於形成該些導電柱於該光阻層的該些開口中之前，形成多個球底金屬墊於該些開口中，該些球底金屬墊覆蓋該些金屬保護墊。
  9. 如申請專利範圍第8項所述之中介基材的製作方法，更包括：於移除該載板之後，移除該些金屬保護墊，以暴露出各該球底金屬墊的一底表面。
  10. 如申請專利範圍第1項所述之中介基材的製作方 法，更包括：於移除該載板之後，移除該些金屬保護墊，以暴露出各該導電柱的一底表面。
  11. 如申請專利範圍第1項所述之中介基材的製作方法，其中移除該載板後，該絕緣材料層的該下表面與各該金屬保護墊的一底表面切齊。
  12. 如申請專利範圍第1項所述之中介基材的製作方法，更包括：在形成該絕緣材料層於該載板上之後且於移除該載板之前，形成一第一介電層於該絕緣材料層上，該第一介電層覆蓋該絕緣材料層的該上表面以及該些導電柱的該些頂表面；形成多個第一導電通孔，該些第一導電通孔貫穿該第一介電層且分別連接該些導電柱的該些頂表面；以及形成一重配置線路層於該第一介電層上，該重配置線路層連接該些第一導電通孔且透過該些第一導電通孔與該些導電柱電性連接。
  13. 如申請專利範圍第12項所述之中介基材的製作方法，更包括：形成該重配置線路層之後，形成一第二介電層於該重配置線路層上，該第二介電層覆蓋該重配置線路層與該第一介電層；形成多個第二導電通孔，該些第二導電通孔內埋於該第二介電層中且連接該重配置線路層；以及 形成多個球底金屬墊於該第二介電層上，該些球底金屬墊分別連接該些第二導電通孔且透過該些第二導電通孔與該重配置線路層電性連接。
  14. 如申請專利範圍第1項所述之中介基材的製作方法，其中移除該載板的方法包括背蝕刻法。
  15. 一種中介基材，包括：一絕緣材料層，具有彼此相對的一上表面與一下表面以及多個貫穿該絕緣材料層的貫孔；多個導電柱，分別配置於該絕緣材料層的該些貫孔內，其中各該導電柱具有彼此相對的一頂表面以及一底表面，各該導電柱的該頂表面與該絕緣材料層的該上表面齊平，且各該導電柱的該底表面不切齊於該絕緣材料層的該下表面；多個金屬保護墊，分別配置於該絕緣材料層的該些貫孔內，其中該些導電柱分別堆疊於該些金屬保護墊上，且各該金屬保護墊的一底表面與該絕緣材料層的該下表面齊平；以及多個第一球底金屬墊，分別配置於該絕緣材料層的該些貫孔內，其中該些第一球底金屬墊分別位於該些金屬保護墊與該些導電柱之間。
  16. 如申請專利範圍第15項所述之中介基材，更包括：一第一介電層，配置於該絕緣材料層的該上表面上，其中該第一介電層覆蓋該絕緣材料層的該上表面以及該些 導電柱的該些頂表面；多個第一導電通孔，貫穿該第一介電層，且分別連接該些導電柱的該些頂表面；以及一重配置線路層，配置於該第一介電層上，且連接該些第一導電通孔，其中該重配置線路層透過該些第一導電通孔與該些導電柱電性連接。
  17. 如申請專利範圍第16項所述之中介基材，更包括：一第二介電層，配置於該重配置線路層上，其中該第二介電層覆蓋該重配置線路層與該第一介電層；多個第二導電通孔，內埋於該第二介電層中，且連接該重配置線路層；以及多個第二球底金屬墊，配置於該第二介電層上，且分別連接該些第二導電通孔，其中該第二球底金屬墊透過該些第二導電通孔與該重配置線路層電性連接。
TW101118578A 2012-05-24 2012-05-24 中介基材及其製作方法 TWI637467B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW101118578A TWI637467B (zh) 2012-05-24 2012-05-24 中介基材及其製作方法
US13/543,893 US8952268B2 (en) 2012-05-24 2012-07-09 Interposed substrate and manufacturing method thereof
US14/164,245 US9282646B2 (en) 2012-05-24 2014-01-26 Interposed substrate and manufacturing method thereof
US14/568,084 US9859130B2 (en) 2012-05-24 2014-12-11 Manufacturing method of interposed substrate
US14/995,207 US9831103B2 (en) 2012-05-24 2016-01-14 Manufacturing method of interposed substrate
US15/287,729 US10211139B2 (en) 2012-05-24 2016-10-06 Chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101118578A TWI637467B (zh) 2012-05-24 2012-05-24 中介基材及其製作方法

Publications (2)

Publication Number Publication Date
TW201349399A TW201349399A (zh) 2013-12-01
TWI637467B true TWI637467B (zh) 2018-10-01

Family

ID=49620709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118578A TWI637467B (zh) 2012-05-24 2012-05-24 中介基材及其製作方法

Country Status (2)

Country Link
US (2) US8952268B2 (zh)
TW (1) TWI637467B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
TWI637467B (zh) 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法
TWI558288B (zh) * 2014-09-10 2016-11-11 恆勁科技股份有限公司 中介基板及其製法
US10006136B2 (en) 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
US9932684B2 (en) 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
US10100421B2 (en) 2015-08-06 2018-10-16 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
TWI608132B (zh) 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
US10508349B2 (en) * 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186977A1 (en) * 2010-01-29 2011-08-04 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thin Profile WLCSP with Vertical Interconnect over Package Footprint

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132775A (en) * 1987-12-11 1992-07-21 Texas Instruments Incorporated Methods for and products having self-aligned conductive pillars on interconnects
CA2109687A1 (en) 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
TWI302426B (en) * 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same
US7859776B2 (en) 2005-11-18 2010-12-28 Panasonic Corporation Prism, imaging device and lighting device including the same, and prism manufacturing method
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7820233B2 (en) * 2006-09-27 2010-10-26 Unimicron Technology Corp. Method for fabricating a flip chip substrate structure
US7573138B2 (en) * 2006-11-30 2009-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Stress decoupling structures for flip-chip assembly
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
TWI387064B (zh) 2007-05-03 2013-02-21 Unimicron Technology Corp 半導體封裝基板及其製法
TWI393229B (zh) 2007-12-04 2013-04-11 Unimicron Technology Corp 封裝基板的製作方法及其結構
WO2009088000A1 (ja) 2008-01-09 2009-07-16 Nec Corporation 配線基板、半導体装置及びそれらの製造方法
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
TWI637467B (zh) 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186977A1 (en) * 2010-01-29 2011-08-04 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thin Profile WLCSP with Vertical Interconnect over Package Footprint

Also Published As

Publication number Publication date
US20130313011A1 (en) 2013-11-28
US8952268B2 (en) 2015-02-10
US20150097318A1 (en) 2015-04-09
US9859130B2 (en) 2018-01-02
TW201349399A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
US10128226B2 (en) Mechanisms for forming package structure
TWI637467B (zh) 中介基材及其製作方法
US10079225B2 (en) Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
TWI649845B (zh) 半導體封裝結構及其製造方法
US20160056087A1 (en) Package-on-package structure with organic interposer
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TW201739032A (zh) 封裝結構
KR20130140643A (ko) 중합체성 충전재 트렌치를 갖는 반도체 칩 디바이스
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
KR20150004739A (ko) 반도체 장치 및 그 제조 방법
US20160190099A1 (en) Package structure and fabrication method thereof
TW202109785A (zh) 封裝結構及其製作方法
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
KR20190049411A (ko) 팬 아웃 구조물을 갖는 패키지
KR20230098518A (ko) 반도체 패키지 및 제조 방법
CN112864119A (zh) 集成电路封装件及其形成方法
JP2012079734A (ja) 半導体装置及び半導体デバイス並びにそれらの製造方法
TWI756907B (zh) 封裝結構及其製作方法
KR102424641B1 (ko) 반도체 패키지 및 그 형성 방법
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
US11158608B2 (en) Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
KR101770464B1 (ko) 디바이스 패키지 및 그 형성 방법
US20240030157A1 (en) Semiconductor package and methods of fabricating a semiconductor package
TWI765455B (zh) 半導體封裝及製造半導體封裝的方法
TW201836098A (zh) 半導體封裝結構及其製造方法