TW201739032A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW201739032A
TW201739032A TW105140594A TW105140594A TW201739032A TW 201739032 A TW201739032 A TW 201739032A TW 105140594 A TW105140594 A TW 105140594A TW 105140594 A TW105140594 A TW 105140594A TW 201739032 A TW201739032 A TW 201739032A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
integrated circuit
package structure
shield member
Prior art date
Application number
TW105140594A
Other languages
English (en)
Inventor
蔡鈺芃
翁聖豐
邱聖翔
陳孟澤
林志偉
林威宏
鄭明達
謝靜華
劉重希
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201739032A publication Critical patent/TW201739032A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供封裝結構及其形成方法。封裝結構包含位於基底層上的積體電路晶粒及第一遮蔽部件。封裝結構還包含封裝層，封住積體電路晶粒及第一遮蔽部件。封裝結構更包含第二遮蔽部件，從基底層的側表面朝向第一遮蔽部件延伸，以與第一遮蔽部件電性連接。第二遮蔽部件的側表面背向基底層的側表面，且大致上與封裝層的側表面共平面。

Description

封裝結構
本發明實施例係有關於一種半導體技術，特別是有關於具有遮蔽部件的封裝結構及其形成方法。
半導體裝置已運用在各種電子應用上，例如個人電腦、手機、數位相機以及其他的電子設備。半導體裝置的製造涉及在半導體基板上依序沉積絕緣層或介電層、導電層、及半導體層，並且利用微影製程及蝕刻製程將各材料層圖案化，以在半導體基板上形成電路元件及構件。通常在單一半導體晶圓上製造許多積體電路，且藉由沿著切割道在積體電路之間進行切割，以從晶圓切割出獨立的晶粒(die)(或稱為裸晶)。個別的晶粒通常分開地封裝，例如封裝在多晶片模組(multi-chip module)中或其他類型的封裝結構中。
半導體產業藉由持續地縮小最小部件尺寸，不斷增加各種電子元件(例如，電晶體、二極體、電阻器、電容器等)的積體密度，使得更多的元件可整合至既定的面積內。在一些應用中，這些較小型的電子元件亦使用採用較小面積或較低高度的較小封裝結構。
新的封裝技術已開始發展，例如堆疊式封裝(package on package，PoP)，此新的封裝技術將具有一裝置晶粒之一頂封裝體接合至具有另一裝置晶粒之一底封裝體。藉由 採用新的封裝技術，將各種具有不同或相似功能的封裝體整合在一起。這些相對新型的半導體裝置的封裝技術面臨製程上的挑戰，且這些技術並非全方面令人滿意。
本發明的一些實施例係提供封裝結構。封裝結構包含位於基底層上的積體電路晶粒及第一遮蔽部件。封裝結構還包含封裝層，封住積體電路晶粒及第一遮蔽部件。封裝結構更包含第二遮蔽部件，從基底層的側表面朝向第一遮蔽部件延伸，以與第一遮蔽部件電性連接。第二遮蔽部件的側表面背向基底層的側表面，且大致上與封裝層的側表面共平面。
本發明的一些實施例係提供封裝結構。封裝結構包含由封裝層封住的積體電路晶粒。封裝結構還包含第一遮蔽部件，穿透封裝層。封裝結構更包含第二遮蔽部件，覆蓋積體電路晶粒及封裝層。第二遮蔽部件朝向第一遮蔽部件延伸，以與第一遮蔽部件電性連接。再者，封裝結構包含與第一遮蔽部件電性連接的重分佈結構。第二遮蔽部件透過第一遮蔽部件與重分佈結構分隔。
本發明的一些實施例係提供封裝結構的形成方法。封裝結構的形成方法包含在基底層上形成第一遮蔽部件。封裝結構的形成方法還包含在基底層上設置積體電路晶粒。封裝結構的形成方法更包含在基底層上形成封裝層，以封住第一遮蔽部件及積體電路晶粒。再者，封裝結構的形成方法包含形成穿透基底層的開口。封裝結構的形成方法還包含形成覆蓋積體電路晶粒及封裝層的第二遮蔽部件。第二遮蔽部件延伸到開 口中，以電性連接封裝層內的第一遮蔽部件。
100‧‧‧承載基板
100A、100B‧‧‧區域
110‧‧‧黏著層
120‧‧‧基底層
120S、130S、270S、280S、290S、380S‧‧‧側表面
130‧‧‧重分佈結構
140、160、280‧‧‧導電層
150、170、220、290‧‧‧鈍化層
180‧‧‧導電部件
190、380‧‧‧遮蔽部件
195‧‧‧連接部件
200‧‧‧積體電路晶粒
210‧‧‧半導體基底
230‧‧‧導電墊
240、250、310、350‧‧‧連接器
260‧‧‧保護層
270‧‧‧封裝層
300‧‧‧凸塊下金屬結構
320‧‧‧載板
330、370‧‧‧開口
340‧‧‧元件
360‧‧‧底膠層
第1圖係繪示出根據一些實施例之封裝結構的製造過程之其中一個階段的上視圖。
第2A至2K圖係繪示出根據一些實施例之封裝結構的製造過程之各個階段的剖面示意圖。
第3圖係繪示出根據一些實施例之封裝結構的製造過程之其中一個階段的上視圖。
第4圖係繪示出根據一些實施例之封裝結構的製造過程之其中一個階段的上視圖。
第5圖係繪示出根據一些實施例之封裝結構的剖面示意圖。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同部件。而本說明書以下的揭露內容是敘述各個部件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參照符號及/或用字。這些重複符號或 用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如「在...之下」、「下方」、「下部」、「上方」、「上部」及類似的用語等。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或操作中的裝置的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，因此方向性用語僅用以說明圖示中的方向。
以下描述了封裝結構及其形成方法的一些實施例。封裝結構可應用於晶圓級封裝(wafer level package，WLP)。
第1圖係繪示出根據一些實施例之封裝結構的製造過程之其中一個階段的上視圖。第2A至2K圖係繪示出根據一些實施例之封裝結構的製造過程之各個階段的剖面示意圖。在一些實施例中，第2A至2K圖係沿著第1圖所示之剖線I-I’的剖面示意圖。
雖然以下討論的一些實施例的步驟以特定順序進行，然而這些步驟也可以以其他合乎邏輯的順序來進行。可以在第1圖及第2A至2K圖所述的階段之前、期間及/或之後提供額外的步驟。以下描述的某些階段在不同實施例中可替換或省略。可以在封裝結構內加入額外的部件。以下描述的某些部件在不同實施例中可替換或省略。
如第1圖所示，根據一些實施例，提供承載基板100。在一些實施例中，承載基板100作為暫時性基板。暫時性 基板在後續的製程步驟(例如，後續更詳細描述的那些製程步驟)期間提供機械性及結構支撐。承載基板100由半導體材料、陶瓷材料、高分子材料、金屬材料、其他適合的材料或上述之組合所構成。在一些實施例中，承載基板100為玻璃基底。在一些其他實施例中，承載基板100為半導體基底，例如矽晶圓。
如第1圖所示，根據一些實施例，在承載基板100上定義出多個區域100A及一個區域100B。區域100B將多個區域100A彼此分隔。封裝結構(後續將會更詳細描述)將形成於每一區域100A內。區域100B包含切割道，其將後續形成於區域100A內的多個封裝結構彼此隔離。
如第2A圖所示，根據一些實施例，在多個區域100A及區域100B內的承載基板100上方沉積黏著層110。黏著層110可以由膠材(glue)所構成，或者可以是層壓材料(例如，箔片(foil))。在一些實施例中，黏著層110具有感光性，且可透過光照射而從承載基板100輕易地分離。舉例來說，可在承載基板100上照射紫外線(UV光)或雷射光線來剝離黏著層110。在一些實施例中，黏著層110為光熱轉換(light-to-heat-conversion，LTHC)塗層。在一些其他實施例中，黏著層110具有感熱性，且當黏著層110暴露於熱時可從承載基板100輕易地分離。
之後，根據一些實施例，在區域100A及區域100B內的黏著層110上方沉積或層疊基底層120。基底層120可為積體電路晶粒的接合(後續將會更詳細描述)提供結構支撐，且有助於減少晶粒移位的問題。在一些實施例中，基底層120為高分子層或含高分子層。基底層120可為聚-對-伸苯基苯并雙唑 (poly-p-phenylenebenzobisthiazole)層、聚醯亞胺(polyimide，PI)層、阻焊(solder resist，SR)層、ABF膜(Ajinomoto buildup film)、晶粒黏著層(die attach film，DAF)或上述之組合。
之後，根據一些實施例，在基底層120上方形成重分佈(redistribution)結構130。重分佈結構130包含一層或多層導電層以及一層或多層鈍化(passivation)層。舉例來說，重分佈結構130包含導電層140、鈍化層150、導電層160及鈍化層170。
在一些實施例中，導電層140形成於區域100A內的基底層120上方。在一些其他實施例中，導電層140形成於區域100A及區域100B內的基底層120上方。鈍化層150沉積於區域100A及區域100B內的基底層120上方，且局部地覆蓋導電層140。導電層140的多個部分從鈍化層150內的多個開口暴露出來。
導電層160形成於區域100A及區域100B內的鈍化層150上方。導電層160透過鈍化層150內的多個開口電性連接至導電層140。鈍化層170沉積於區域100A及區域100B內的鈍化層150上方，且覆蓋導電層160。
在一些實施例中，重分佈結構130中的導電層(例如，導電層140及導電層160)由金屬材料所構成。金屬材料包含銅(Cu)、銅合金、鋁(Al)、鋁合金、鎢(W)、鎢合金、鈦(Ti)、鈦合金、鉭(Ta)、鉭合金、其他適合的材料或上述之組合。在一些實施例中，透過電鍍(electroplating)製程、無電鍍(electroless plating)製程、濺鍍(sputtering)製程、化學氣相沉 積(chemical vapor deposition，CVD)製程或其他適用的製程形成重分佈結構130中的導電層。
在一些實施例中，重分佈結構130中的鈍化層(例如，鈍化層150及鈍化層170)由聚苯並噁唑(polybenzoxazole，PBO)、苯並環丁烯(benzocyclobutene，BCB)、矽氧樹脂(silicone)、丙烯酸酯(acrylates)、矽氧烷(siloxane)、其他適合的材料或上述之組合所構成。在一些其他實施例中，重分佈結構130中的鈍化層由非有機材料所構成。非有機材料包含氧化矽、未摻雜的矽酸鹽玻璃、氮氧化矽、阻焊層、氮化矽、碳化矽、六甲基二矽氮烷(hexamethyldisilazane，HMDS)、其他適合的材料或上述之組合。可以使用沉積製程、塗佈製程及/或蝕刻製程來形成重分佈結構130。
如第2B圖所示，根據一些實施例，在區域100A內的重分佈結構130上方形成多個導電部件(feature)180。在一些實施例中，導電部件180為導電柱或其他適合的結構。導電部件180亦可稱為中介層貫通孔(through interposer via，TIV)。導電部件180物理性及電性連接至重分佈結構130中的其中一層導電層。舉例來說，鈍化層170具有局部地暴露導電層160的多個開口，導電部件180填充鈍化層170內的一些開口，且電性連接至導電層160。
在一些實施例中，導電部件180包含銅、鋁、鎳(Ni)、鉑(Pt)、無鉛焊料(例如，SnAg、SnCu、SnAgCu)、其他適合的導電材料或上述之組合。在一些實施例中，使用電鍍製程、物理氣相沉積(physical vapor deposition，PVD)製程、化 學氣相沉積製程、電化學沉積(electrochemical deposition，ECD)製程、分子束磊晶(molecular beam epitaxy，MBE)製程、原子層沉積(atomic layer deposition，ALD)製程、或其他適用的製程來形成導電部件180。
如第2B圖所示，根據一些實施例，在區域100B內的重分佈結構130上方形成多個遮蔽(shielding)部件190。在一些實施例中，遮蔽部件190亦可稱為中介層貫通孔(TIV)。在一些實施例中，遮蔽部件190具有柱狀結構、壁狀結構或其他適合的結構。
區域100B內的遮蔽部件190透過重分佈結構130電性連接至區域100A內的導電部件180。遮蔽部件190物理性及電性地連接至重分佈結構130中的其中一層導電層。舉例來說，遮蔽部件190填充鈍化層170內的一些開口，且電性連接至導電層160。在一些實施例中，遮蔽部件190的厚度(或高度)大致上相同於導電部件180的厚度(或高度)。
在一些實施例中，遮蔽部件190包含銅、鋁、鎳、鉑、無鉛焊料、其他適合的導電材料或上述之組合。在一些實施例中，導電部件180及遮蔽部件190由相同的材料所構成。然而，本發明的實施例並不受限於此。在一些其他實施例中，導電部件180及遮蔽部件190由不同的材料所構成。
在一些實施例中，使用電鍍製程、物理氣相沉積製程、化學氣相沉積製程、電化學沉積製程、分子束磊晶製程、原子層沉積製程、或其他適用的製程來形成遮蔽部件190。在一些實施例中，使用相同的製程在相同的階段中形成導電部件 180及遮蔽部件190。舉例來說，在重分佈結構130上方形成遮罩層(未繪示)，遮罩層具有多個開口位於區域100A及區域100B內，區域100A內的多個開口定義了導電部件180預計形成的位置，而區域100B內的多個開口定義了遮蔽部件190預計形成的位置。沉積導電材料，以完全或局部地填充遮罩層中的多個開口。然後，去除遮罩層，且沉積的導電材料形成導電部件180及遮蔽部件190，如第2B圖所示。
然而，本發明的實施例並不受限於此。在一些其他實施例中，在不同的階段中形成導電部件180及遮蔽部件190。舉例來說，在形成導電部件180之前或之後形成遮蔽部件190。
請參照第3圖，其繪示出根據一些實施例之導電部件180及遮蔽部件190的上視圖。如第3圖所示，導電部件180及遮蔽部件190位於重分佈結構130的鈍化層170上方。在一些實施例中，導電部件180沿著區域100A的邊界排列成一排(tier)或多排。在一些實施例中，一個或多個遮蔽部件190橫向地位於兩個相鄰的區域100A之間。在一些實施例中，遮蔽部件190在區域100B內排列成一排或多排。
在一些實施例中，多個遮蔽部件190的其中一者橫向地重疊於一個或多個導電部件180。在一些實施例中，所有遮蔽部件190的組合大致上橫向地重疊所有導電部件180。在一些實施例中，所有遮蔽部件190的組合大致上橫向地圍繞住所有導電部件180。換句話說，區域100B內的所有遮蔽部件190共同構成圍繞區域100A的邊界的壁狀結構。雖然第3圖所示之 遮蔽部件190所構成的壁狀結構是橫向不連續的，然而本發明的實施例並不受限於此。在一些其他實施例中，由遮蔽部件190構成的壁狀結構是橫向連續的。
雖然第3圖所示之多個導電部件180的其中一者與多個遮蔽部件190的其中一者具有不同的尺寸，然而本發明的實施例並不受限於此。在一些其他實施例中，多個導電部件180的其中一者與多個遮蔽部件190的其中一者具有大致上相同的尺寸。
導電部件180或遮蔽部件190的上視(俯視)輪廓可為圓形、近似圓形、橢圓形、矩形、正方形或其他適合的形狀。在一些實施例中，多個導電部件180的其中一者與多個遮蔽部件190的其中一者具有不同的上視輪廓。舉例來說，導電部件180的上視輪廓大致上是圓形的，而遮蔽部件190的上視輪廓是矩形的。然而，本發明的實施例並不受限於此。在一些其他實施例中，多個導電部件180的其中一者與多個遮蔽部件190的其中一者具有大致上相同的上視輪廓。
如第3圖所示，根據一些實施例，多個連接部件(部件)195形成於重分佈結構130的鈍化層170上方。在一些實施例中，一個或多個連接部件195橫向地延伸跨過多個區域100A的其中一者與區域100B之間的邊界。在一些實施例中，連接部件195從區域100A連續地延伸至區域100B內。
在一些實施例中，多個連接部件195的其中一者位於多個導電部件180的其中一者與多個遮蔽部件190的其中一者之間。在一些實施例中，多個連接部件195的其中一者位於 兩個遮蔽部件190之間。在一些實施例中，沒有連接部件195位於兩個遮蔽部件190之間。
區域100A內的導電部件180透過連接部件195電性連接至區域100B內的遮蔽部件190。在一些實施例中，多個連接部件195的其中一者物理性及電性連接至一個或多個導電部件180。在一些實施例中，多個連接部件195的其中一者物理性及電性連接至一個或多個遮蔽部件190。在一些實施例中，連接部件195的厚度(或高度)大致上相同於導電部件180及/或遮蔽部件190的厚度(或高度)。
在一些實施例中，連接部件195包含銅、鋁、鎳、鉑、無鉛焊料、其他適合的導電材料或上述之組合。連接部件195、導電部件180及遮蔽部件190可由相同或不同的材料所構成。在一些實施例中，使用電鍍製程、物理氣相沉積製程、化學氣相沉積製程、電化學沉積製程、分子束磊晶製程、原子層沉積製程、或其他適用的製程來形成連接部件195。在一些實施例中，使用相同的製程在相同的階段中形成連接部件195、導電部件180及遮蔽部件190。
可以對本發明的實施例進行許多變化及/或修改。在一些其他實施例中，不形成連接部件195。區域100A內的導電部件180透過重分佈結構130電性連接至區域100B內的遮蔽部件190。
第4圖係繪示出根據一些實施例之封裝結構的製造過程之其中一個階段的上視圖，其顯示類似於第3圖所示之結構。如第4圖所示，一個遮蔽部件190橫向地位於兩個相鄰的 區域100A之間。遮蔽部件190的尺寸大於多個導電部件180的其中一者的尺寸。遮蔽部件190的上視輪廓不同於導電部件180的上視輪廓。
在一些實施例中，區域100B內的遮蔽部件190連續地圍繞區域100A。在一些實施例中，遮蔽部件190大致上橫向地遮蓋所有導電部件180。在一些實施例中，所有導電部件180大致上被遮蔽部件190橫向地環繞。
如第4圖所示，根據一些實施例，遮蔽部件190透過多個連接部件195電性連接至多個導電部件180。本發明的實施例並不受限於此。在一些其他實施例中，遮蔽部件190透過一個連接部件195電性連接至多個區域100A的其中一者內的多個導電部件180。
第3圖及第4圖繪示出導電部件180、遮蔽部件190及連接部件195的圖案的一些範例。然而，本發明的實施例並不限定於此。導電部件180、遮蔽部件190及連接部件195的圖案可以根據需要進行調整。
之後，根據一些實施例，在一個或多個區域100A內的重分佈結構130上方設置多個積體電路晶粒(或稱為積體電路晶片)200，如第2C圖所示。在一些實施例中，積體電路晶粒200的前側(主動面)背向重分佈結構130，且積體電路晶粒200的背側(非主動面)面向重分佈結構130。在一些實施例中，利用黏著層(未示出)，例如晶粒黏著層，將積體電路晶粒200及重分佈結構130彼此接合或貼附。
積體電路晶粒200可為包含電晶體、二極體或其他 適合的積體電路元件的裝置晶粒。裝置晶粒還可以包含電容、電感、電阻、其他積體電路元件或上述之組合。在一些實施例中，積體電路晶粒200為邏輯晶粒、中央處理單元(central processing unit，CPU)晶粒、記憶體晶粒或其他適合的晶粒。
每一積體電路晶粒200可以包含半導體基底210、鈍化層220、導電墊230、連接器240、連接器250以及保護層260。各種裝置元件可以形成在半導體基底210內或上方。裝置元件包含主動裝置及/或被動裝置。裝置元件可以包含邏輯裝置、中央處理單元裝置、記憶體裝置、影像感測裝置或其他適用類型的裝置。
雖然第2C圖繪示出多個積體電路晶粒200位於多個區域100A的其中一者，然而本發明的實施例並不受限於此。在一些其他實施例中，僅有一個積體電路晶粒200位於多個區域100A的其中一者。
在一些實施例中，導電部件180位於積體電路晶粒200的兩個相對側上。在一些其他實施例中，導電部件180不連續地圍繞積體電路晶粒200。導電部件180位於積體電路晶粒200與遮蔽部件190之間。在一些實施例中，遮蔽部件190不連續地圍繞積體電路晶粒200。在一些其他實施例中，遮蔽部件190連續地圍繞積體電路晶粒200。
如第2D圖所示，根據一些實施例，在區域100A及區域100B內的重分佈結構130上方沉積封裝層270。沉積的封裝層270覆蓋導電部件180、遮蔽部件190及積體電路晶粒200的頂表面。
在一些實施例中，封裝層270包含高分子材料。在一些實施例中，封裝層270包含模塑成型化合物(molding compound)。在一些實施例中，液體模塑成型化合物材料被塗佈於重分佈結構130上。在一些實施例中，後續進行熱處理，以硬化模塑成型化合物材料，並將其轉化為封裝層270。結果，導電部件180、遮蔽部件190、連接部件195及積體電路晶粒200被沉積的封裝層270所密封住。
如前述，在一些實施例中，沒有連接部件195位於兩個遮蔽部件190之間，結果多個遮蔽部件190之間存在一條或多條中空的路徑，例如第3圖所示的那些路徑。因此，液態模塑成型化合物材料可更容易地將導電部件180、遮蔽部件190及積體電路晶粒200順利地封住。
如第2E圖所示，根據一些實施例，將沉積的封裝層270薄化。結果，暴露出導電部件180、遮蔽部件190及積體電路晶粒200。可利用平坦化製程使沉積的封裝層270變薄。平坦化製程包含研磨(grinding)製程、化學機械研磨(chemical mechanical polishing，CMP)製程、蝕刻製程、其他適合的製程或上述之組合。
在一些實施例中，積體電路晶粒200的連接器250在平坦化製程期間被完全或局部地移除。在一些實施例中，積體電路晶粒200的連接器240暴露出。在一些實施例中，在平坦化製程期間去除導電部件180及遮蔽部件190的上部。在一些實施例中，在平坦化製程期間去除連接部件195的上部。在一些實施例中，薄化的封裝層270、導電部件180、遮蔽部件190及 連接器240(或連接器250)的頂表面大致上共平面。
如第2F圖所示，根據一些實施例，在薄化的封裝層270上方形成包含導電層280及鈍化層290的重分佈結構。位於薄化的封裝層270上方的重分佈結構可以包含多層導電層及多層鈍化層。
導電部件180、遮蔽部件190及積體電路晶粒200透過導電層280彼此電性連接。在一些實施例中，導電層280形成於區域100A及區域100B內的封裝層270上方。導電層280實體連接(物理性連接)導電部件180及遮蔽部件190。在一些其他實施例中，導電層280形成於區域100A內，而未延伸至區域100B內。結果，導電層280未實體連接遮蔽部件190。
在一些實施例中，導電層280由金屬材料所構成。金屬材料包含銅、銅合金、鋁、鋁合金、鎢、鎢合金、鈦、鈦合金、鉭、鉭合金、其他適合的材料或上述之組合。在一些實施例中，透過電鍍製程、無電鍍製程、濺鍍製程、化學氣相沉積製程或其他適用的製程形成導電層280。
鈍化層290沉積於區域100A及區域100B內的封裝層270上方，且局部地覆蓋導電層280。鈍化層290具有多個開口，暴露導電層280的多個部分。
鈍化層290由介電材料所構成，且為後續的接合製程期間所引起的接合應力提供應力減緩或消除。在一些實施例中，鈍化層290由聚苯並噁唑、苯並環丁烯、矽氧樹脂、丙烯酸酯、矽氧烷、其他適合的材料或上述之組合所構成。在一些其他實施例中，鈍化層290由非有機材料所構成。非有機材料 包含氧化矽、未摻雜的矽酸鹽玻璃、氮氧化矽、阻焊層、氮化矽、碳化矽、六甲基二矽氮烷、其他適合的材料或上述之組合。可以使用沉積製程、塗佈製程及/或蝕刻製程來形成包含導電層280及鈍化層290的重分佈結構。
如第2F圖所示，根據一些實施例，在區域100A內的鈍化層290上方形成多個連接器310。連接器310可以透過鈍化層290內的開口裝設(或接合)至重分佈結構上。多個連接器310的其中一些透過導電層280電性連接至多個積體電路晶粒200的其中一者。多個連接器310的其中一些透過導電層280及多個導電部件180的其中一者電性連接至其他元件。連接器310包含焊料凸塊或其他適合的連接器。
如第2F圖所示，根據一些實施例，在鈍化層290內的多個開口的其中一者之中形成凸塊下金屬(under bump metallurgy，UBM)結構300。凸塊下金屬結構300位於多個連接器310的其中一者與露出的導電層280之間。凸塊下金屬結構300可以包含接合墊及位於露出的導電層280上方的一層或多層凸塊下金屬層。在一些其他實施例中，不形成凸塊下金屬結構300。
如第2G圖所示，根據一些實施例，將第2F圖所示之結構翻轉並貼附到載板320。載板320包含感光或感熱的膠帶，且其可以從連接器310輕易地分離。
之後，移除承載基板100。在一些實施例中，承載基板100及黏著層110都被去除。可以提供適合的光線，以移除黏著層110，進而也一併移除承載基板100。
如第2H圖所示，根據一些實施例，去除基底層120的多個部分，以在區域100A內形成多個開口330。開口330暴露出重分佈結構130的多個部分，例如導電層140的多個部分。在一些實施例中，進行雷射鑽孔製程，以形成開口330，也可以使用其他適用的製程(例如，蝕刻製程)，以形成開口330。
之後，根據一些實施例，在第2G圖所示之結構上方堆疊一個或多個元件340。元件340及積體電路晶粒200位於基底層120的兩個相對側上。在一些實施例中，每個元件340包括含有一個或多個積體電路晶粒的封裝結構。然而，本發明的實施例並不受限於此。在一些其他實施例中，每一元件340為一個積體電路晶粒。元件340可以根據需要變化。
在一些實施例中，一個或多個連接器350用於實現元件340與重分佈結構130之間的接合，如第2H圖所示。連接器350包含焊料凸塊、金屬柱、其他適合的連接器或上述之組合。
之後，根據一些實施例，底膠(underfill)層360沉積於基底層120與多個元件340的其中一者之間。在一些實施例中，底膠層360填充基底層120與區域100A內的一個元件340之間的空間。底膠層360為液態環氧樹脂、可變形凝膠(deformable gel)、矽橡膠、其他適合的材料或上述之組合。在一些實施例中，進行點膠製程，以形成底膠層360。
如第2I圖所示，根據一些實施例，在區域100B內形成開口370。開口370從基底層120縱向地延伸至重分佈結構130內。在一些實施例中，開口370穿透重分佈結構130，並進一步延伸至封裝層270內。結果，局部地暴露出封裝層270內的 一個或多個遮蔽部件190。
在一些實施例中，在形成開口370的期間，封裝層270被局部地去除。在一些實施例中，在形成開口370的期間，一個或多個遮蔽部件190被局部地去除。
可以對本發明的實施例進行許多變化及/或修改。在一些其他實施例中，開口370穿透重分佈結構130，而未延伸至封裝層270內。一個或多個遮蔽部件190的頂表面從開口370完全或局部地暴露。在一些其他實施例中，開口370局部地暴露導電層140或導電層160，而未穿透重分佈結構130。或者，開口370可穿透封裝層270，如此一來，導電層280被局部地暴露出來。
開口370沿著區域100B內的切割道(scribe line)橫向地延伸。在一些實施例中，區域100B內的開口370連續地圍繞多個區域100A。在一些實施例中，區域100B內的開口370連續地圍繞多個積體電路晶粒200。在一些實施例中，進行切割製程，以形成開口370。或者，也可以進行其他適用的製程(例如，雷射鑽孔製程)，以形成開口370。
如第2J圖所示，根據一些實施例，在區域100A及區域100B內沉積遮蔽部件380。遮蔽部件380覆蓋基底層120及元件340。在一些實施例中，元件340的頂表面及側壁大致上完全被遮蔽部件380所包覆住。在一些實施例中，遮蔽部件380延伸至開口370內，且完全填充開口370。在一些其他實施例中，遮蔽部件380順應性地延伸至開口370內，且局部地填充開口370。因此，遮蔽部件380電性連接至遮蔽部件190。
在一些實施例中，遮蔽部件380局部且橫向地覆蓋遮蔽部件190。在一些實施例中，遮蔽部件380與遮蔽部件190直接接觸。在一些實施例中，可使用適合的光譜儀或電子顯微鏡觀測到遮蔽部件190與遮蔽部件380之間的界面。在一些實施例中，遮蔽部件380與封裝層270直接接觸。
在一些實施例中，遮蔽部件380包含銅、鋁、其他適合的導電材料或上述之組合。在一些實施例中，遮蔽部件380及遮蔽部件190由相同的材料所構成。然而，本發明的實施例並不受限於此。在一些其他實施例中，遮蔽部件380及遮蔽部件190由不同的材料所構成。在一些實施例中，透過濺鍍製程、電鍍製程、無電鍍製程、化學氣相沉積製程或其他適用的製程形成遮蔽部件380。
之後，根據一些實施例，進行單體化(singulation)製程，以將第2J圖所示之結構分離成多個封裝結構。在一些實施例中，沿著區域100B內的切割道進行切割製程。如此一來，封裝結構形成於區域100A內且彼此分離。然後，移除載板320。其中一個封裝結構繪示於第2K圖。
在一些實施例中，沿著開口370或區域100B內的切割道切割遮蔽部件380及封裝層270。在一些實施例中，沿，著開口370或區域100B內的切割道切割遮蔽部件190、遮蔽部件380及封裝層270。
如第2K圖所示，遮蔽部件380從基底層120的側表面120S朝向遮蔽部件190延伸，以電性連接至遮蔽部件190。在一些實施例中，遮蔽部件380的側表面380S背離側表面120S。 遮蔽部件380的側表面380S與封裝層270的側表面270S大致上共平面。在一些實施例中，遮蔽部件380的側表面380S與重分佈結構130的側表面130S未共平面。
在一些實施例中，遮蔽部件380的側表面380S與包含導電層280及鈍化層290的重分佈結構的側表面大致上共平面。例如，側表面380S與鈍化層290的側表面290S大致上共平面，如第2K圖所示。在一些實施例中，側表面380S與導電層280的側表面280S大致上共平面。
在一些實施例中，遮蔽部件380透過封裝層270與導電層280分隔。在一些實施例中，遮蔽部件380透過多個遮蔽部件190的其中一者與導電層280分隔。
如第2K圖所示，根據一些實施例，多個遮蔽部件190的其中一者的上部夾設於封裝層270與遮蔽部件380之間。多個遮蔽部件190的其中一者的下部嵌入封裝層270之中。
根據本發明的一些實施例，遮蔽部件380、導電層280及遮蔽部件190共同圍繞封裝結構的頂表面、底表面以及側壁，如第2K圖所示。如此一來，形成了抗電磁干擾(anti-electromagnetic interference)部件，藉此，大幅減輕或消除電磁干擾的間題，因此提高了封裝結構的裝置性能及可靠度。
抗電磁干擾部件的遮蔽部件190及遮蔽部件380係在進行切割製程之前形成或沉積。換句話說，遮蔽部件190及遮蔽部件380係在晶圓級封裝製程期間形成或沉積。因此，具有抗電磁干擾部件的多個封裝結構在相同階段中形成。如此一 來，顯著降低了成本及製造時間。本發明的實施例提供了更簡化且更快速的封裝製程。
根據一些實施例，在形成連接器310之前形成遮蔽部件190，且在進行切割製程之前沉積遮蔽部件380。遮蔽部件190透過鈍化層290與連接器310分隔。遮蔽部件380透過鈍化層290、遮蔽部件190及封裝層270與連接器310分隔。如此一來，能夠防止抗電磁干擾部件的導電材料沉積於鈍化層290及/或連接器310上方，避免短路的問題。因此，提高了封裝結構的可靠度。
可以對本發明的實施例進行許多變化及/或修改。舉例來說，雖然第2A至2K圖所示之實施例提供具有“扇出(fan-out)”部件的封裝結構，然而本發明的實施例並不受限於此。本發明的一些其他實施例可包含具有“扇入(fan-in)”部件的封裝結構。
可以對本發明的實施例進行許多變化及/或修改。舉例來說，雖然第2A至2K圖所示之實施例提供堆疊式封裝(package on package，PoP)的結構，然而本發明的實施例並不受限於此。第5圖係繪示出根據一些實施例之封裝結構的剖面示意圖。如第5圖所示，沒有另一封裝結構或積體電路晶粒堆疊於積體電路晶粒200。
在一些實施例中，在第5圖所示之封裝結構內，沒有重分佈結構位於積體電路晶粒200與基底層120之間。在一些實施例中，在第5圖所示之封裝結構內，沒有導電部件位於積體電路晶粒200與遮蔽部件190之間。
在一些實施例中，開口370穿透基底層120，並進一步延伸至封裝層270內。結果，一個或多個遮蔽部件190局部地暴露出來。在一些實施例中，遮蔽部件380覆蓋基底層120，並完全或局部地填充開口370。在一些實施例中，遮蔽部件380與基底層120、遮蔽部件190及封裝層270直接接觸。
本發明的實施例提供一種封裝結構及其形成方法。封裝結構包含共同構成抗電磁干擾部件的第一遮蔽部件及第二遮蔽部件。結果，大幅減輕或消除了電磁干擾的問題。因此，提高了封裝結構的裝置性能及可靠性。
封裝層封住第一遮蔽部件以及由第一遮蔽部件所圍繞的積體電路晶粒。形成開口，以暴露出第一遮蔽部件。第二遮蔽部件覆蓋積體電路晶粒及封裝層，且延伸至開口內，以電性連接至暴露出的第一遮蔽部件。如此一來，第一遮蔽部件及第二遮蔽部件共同圍繞每一封裝結構的頂表面及側壁。第一遮蔽部件及第二遮蔽部件在晶圓級封裝製程期間形成。因此，封裝結構的成本及製造時間顯著地減少。
本發明的一些實施例係提供封裝結構。封裝結構包含位於基底層上的積體電路晶粒及第一遮蔽部件。封裝結構還包含封裝層，封住積體電路晶粒及第一遮蔽部件。封裝結構更包含第二遮蔽部件，從基底層的側表面朝向第一遮蔽部件延伸，以與第一遮蔽部件電性連接。第二遮蔽部件的側表面背向基底層的側表面，且大致上與封裝層的側表面共平面。
在一些實施例中，第二遮蔽部件與封裝層內的第一遮蔽部件直接接觸。
在一些實施例中，第二遮蔽部件橫向地覆蓋第一遮蔽部件的一部分。
在一些實施例中，封裝結構還包含位於第一遮蔽部件上方的重分佈結構。第二遮蔽部件的側表面與重分佈結構的側表面大致上共平面。
在一些實施例中，封裝結構還包含位於第一遮蔽部件上方的重分佈結構。第二遮蔽部件透過封裝層與重分佈結構分隔。
在一些實施例中，封裝結構還包含位於第一遮蔽部件與基底層之間的重分佈結構。第二遮蔽部件的側表面與重分佈結構的側表面非共平面。
在一些實施例中，封裝結構還包含由封裝層封住且位於第一遮蔽部件與積體電路晶粒之間的一個或多個導電部件。
在一些實施例中，封裝結構還包含堆疊於積體電路晶粒及封裝層上的第二積體電路晶粒。第二遮蔽部件進一步延伸而圍繞第二積體電路晶粒。
本發明的一些實施例係提供封裝結構。封裝結構包含由封裝層封住的積體電路晶粒。封裝結構還包含第一遮蔽部件，穿透封裝層。封裝結構更包含第二遮蔽部件，覆蓋積體電路晶粒及封裝層。第二遮蔽部件朝向第一遮蔽部件延伸，以與第一遮蔽部件電性連接。再者，封裝結構包含與第一遮蔽部件電性連接的重分佈結構。第二遮蔽部件透過第一遮蔽部件與重分佈結構分隔。
在一些實施例中，第二遮蔽部件還透過封裝層與重分佈結構分隔。
在一些實施例中，第一遮蔽部件的一部分夾設於封裝層與第二遮蔽部件之間。
在一些實施例中，封裝結構還包含由封裝層封住且位於第一遮蔽部件與積體電路晶粒之間的導電部件。封裝結構更包含位於導電部件與第一遮蔽部件之間的連接部件。第一遮蔽部件經由連接部件與導電部件電性連接。
在一些實施例中，封裝結構還包含由封裝層封住且位於第一遮蔽部件與積體電路晶粒之間的多個導電部件。第一遮蔽部件橫向地重疊一個以上的導電部件。
本發明的一些實施例係提供封裝結構的形成方法。封裝結構的形成方法包含在基底層上形成第一遮蔽部件。封裝結構的形成方法還包含在基底層上設置積體電路晶粒。封裝結構的形成方法更包含在基底層上形成封裝層，以封住第一遮蔽部件及積體電路晶粒。再者，封裝結構的形成方法包含形成穿透基底層的開口。封裝結構的形成方法還包含形成覆蓋積體電路晶粒及封裝層的第二遮蔽部件。第二遮蔽部件延伸到開口中，以電性連接封裝層內的第一遮蔽部件。
在一些實施例中，封裝結構的形成方法還包含在形成第一遮蔽部件之前，在基底層上形成重分佈結構。開口進一步穿透重分佈結構。
在一些實施例中，封裝結構的形成方法還包含在形成第一遮蔽部件期間，在基底層上形成一個或多個導電部 件。一個或多個導電部件由封裝層所封住。
在一些實施例中，封裝結構的形成方法還包含在形成開口之前，堆疊第二積體電路晶粒。第二積體電路晶粒及積體電路晶粒位於基底層的兩相對側上，且第二積體電路晶粒由第二遮蔽部件所圍繞。
在一些實施例中，在形成開口期間，局部地移除第一遮蔽部件或封裝層。
在一些實施例中，封裝結構的形成方法還包含沿著開口切割第二遮蔽部件。
在一些實施例中，封裝結構的形成方法還包含在形成第二遮蔽部件之後，切割第一遮蔽部件。
以上概略說明了本發明數個實施例的部件，使所屬技術領域內具有通常知識者對於本發明可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者也可理解與上述等同的結構或製程並未脫離本發明之精神及保護範圍內，且可在不脫離本發明之精神及範圍內，當可作更動、替代與潤飾。
120‧‧‧基底層
120S、130S、270S、280S、290S、380S‧‧‧側表面
130‧‧‧重分佈結構
140、160、280‧‧‧導電層
150、170、220、290‧‧‧鈍化層
180‧‧‧導電部件
190、380‧‧‧遮蔽部件
200‧‧‧積體電路晶粒
210‧‧‧半導體基底
230‧‧‧導電墊
240、310、350‧‧‧連接器
260‧‧‧保護層
270‧‧‧封裝層
300‧‧‧凸塊下金屬結構
330、370‧‧‧開口
340‧‧‧元件
360‧‧‧底膠層

Claims (1)

  1. 一種封裝結構，包括：積體電路晶粒及第一遮蔽部件，位於基底層上；封裝層，封住該積體電路晶粒及該第一遮蔽部件；以及第二遮蔽部件，從該基底層的側表面朝向該第一遮蔽部件延伸，以與該第一遮蔽部件電性連接，其中該第二遮蔽部件的側表面背向該基底層的該側表面，且大致上與該封裝層的側表面共平面。
TW105140594A 2016-04-28 2016-12-08 封裝結構 TW201739032A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662328639P 2016-04-28 2016-04-28
US15/227,060 US9859229B2 (en) 2016-04-28 2016-08-03 Package structure and method for forming the same

Publications (1)

Publication Number Publication Date
TW201739032A true TW201739032A (zh) 2017-11-01

Family

ID=60159083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140594A TW201739032A (zh) 2016-04-28 2016-12-08 封裝結構

Country Status (3)

Country Link
US (1) US9859229B2 (zh)
CN (1) CN107342267A (zh)
TW (1) TW201739032A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI688059B (zh) * 2019-03-14 2020-03-11 力成科技股份有限公司 半導體封裝結構及其製造方法
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
TWI842762B (zh) * 2018-11-06 2024-05-21 日商迪思科股份有限公司 附金屬膜之半導體器件的製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
KR20160131170A (ko) * 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 팬-아웃 메모리 패키지를 포함하는 패키지 온 패키지 타입의 반도체 장치
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US10204883B2 (en) * 2016-02-02 2019-02-12 Taiwan Semidonductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
TWI676259B (zh) * 2016-09-02 2019-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10804119B2 (en) * 2017-03-15 2020-10-13 STATS ChipPAC Pte. Ltd. Method of forming SIP module over film layer
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US11031342B2 (en) * 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11177201B2 (en) 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10134687B1 (en) 2017-12-14 2018-11-20 Amkor Technology, Inc. Semiconductor device and method of manufacturing a semiconductor device
TWI800591B (zh) * 2018-01-15 2023-05-01 美商艾馬克科技公司 半導體封裝以及其製造方法
CN108155160A (zh) * 2018-01-29 2018-06-12 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
US11380616B2 (en) * 2018-05-16 2022-07-05 Intel IP Corporation Fan out package-on-package with adhesive die attach
EP3621104A1 (en) * 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
KR102545473B1 (ko) 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US12080655B2 (en) * 2019-03-28 2024-09-03 Intel Corporation Method to implement wafer-level chip-scale packages with grounded conformal shield
US11515224B2 (en) 2020-01-17 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with enlarged through-vias in encapsulant

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US8310038B2 (en) * 2011-03-23 2012-11-13 Stats Chippac Ltd. Integrated circuit packaging system with embedded conductive structure and method of manufacture thereof
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
KR20130111780A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI842762B (zh) * 2018-11-06 2024-05-21 日商迪思科股份有限公司 附金屬膜之半導體器件的製造方法
TWI688059B (zh) * 2019-03-14 2020-03-11 力成科技股份有限公司 半導體封裝結構及其製造方法
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
TWI765165B (zh) * 2019-04-29 2022-05-21 日月光半導體製造股份有限公司 內埋元件封裝結構及其製造方法

Also Published As

Publication number Publication date
US9859229B2 (en) 2018-01-02
US20170317038A1 (en) 2017-11-02
CN107342267A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
US9859229B2 (en) Package structure and method for forming the same
US11776935B2 (en) Semiconductor device and method of manufacture
US11798898B2 (en) Package structure
US11056471B2 (en) Semiconductor device and method of manufacture
US10658334B2 (en) Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
US10090284B2 (en) Semiconductor device and method of manufacture
TW202002190A (zh) 半導體裝置封裝體及其製造方法
US9870975B1 (en) Chip package with thermal dissipation structure and method for forming the same
US11562983B2 (en) Package having multiple chips integrated therein and manufacturing method thereof
US20200020633A1 (en) Package structure and method of fabricating the same
US11094625B2 (en) Semiconductor package with improved interposer structure
US20210050305A1 (en) Semiconductor device and method of manufacture
CN114765110A (zh) 封装结构及其制造方法
US12125821B2 (en) Package having multiple chips integrated therein and manufacturing method thereof
US20230116818A1 (en) Package having multiple chips integrated therein and manufacturing method thereof
US20230062138A1 (en) Semiconductor package structure and method for forming the same
US20200006225A1 (en) Semiconductor Device and Method of Manufacture