TWI842762B - 附金屬膜之半導體器件的製造方法 - Google Patents

附金屬膜之半導體器件的製造方法 Download PDF

Info

Publication number
TWI842762B
TWI842762B TW108139317A TW108139317A TWI842762B TW I842762 B TWI842762 B TW I842762B TW 108139317 A TW108139317 A TW 108139317A TW 108139317 A TW108139317 A TW 108139317A TW I842762 B TWI842762 B TW I842762B
Authority
TW
Taiwan
Prior art keywords
protective member
metal film
workpiece
protective
cutting groove
Prior art date
Application number
TW108139317A
Other languages
English (en)
Other versions
TW202018828A (zh
Inventor
鈴木克彥
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202018828A publication Critical patent/TW202018828A/zh
Application granted granted Critical
Publication of TWI842762B publication Critical patent/TWI842762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

[課題]減少用於安裝電磁波屏蔽而必要的空間。 [解決手段]提供一種附金屬膜之半導體器件的製造方法，其具備以下步驟：切割溝形成步驟，使切割刀片切入被加工物的第1面，並沿著分割預定線形成深度超過被加工物之成品厚度的切割溝；保護構件貼附步驟，在切割溝形成步驟之後，將保護構件貼附於被加工物的第1面；磨削步驟，以工作夾台隔著保護構件保持被加工物並將第2面側磨削到被加工物成為成品厚度為止，藉此將被加工物分割成複數個半導體器件；金屬膜被覆步驟，在磨削步驟之後，對已於第1面側貼附有保護構件的複數個半導體器件的每一個的側面與磨削後的第2面側被覆金屬膜；及保護構件去除步驟，在金屬膜被覆步驟之後，從第1面側去除保護構件。

Description

附金屬膜之半導體器件的製造方法
發明領域
本發明是有關於一種製造至少有一部分以金屬膜被覆之半導體器件的方法。
發明背景
近年來，在行動電話或智慧型手機等的行動無線通訊機器中，為了高功能化、高性能化等，構成行動無線通訊機器之無線電系統之SAW(表面聲波，Surface Acoustic Wave)器件或天線單元(antenna element)等之電子零件的數量已逐漸增加。
又，為了行動無線通訊機器的高功能化、高性能化等，搭載於行動無線通訊機器的DRAM(動態隨機存取記憶體，Dynamic Random Access Memory)或快閃記憶體等之各種半導體器件的資料傳輸速度之進一步的高速化也正在進行中。隨著資料傳輸速度的高速化，而有下述問題：各種半導體器件所產生之電磁波相對於無線電系統成為雜訊，而對無線電系統帶來不良影響。
於是，已知有一種為了減低電磁波雜訊的影響，以作為電磁波屏蔽而發揮功能的金屬來覆蓋半導體器件之作法。例如，可以藉由下述作法來降低電磁波雜訊： 以具有金屬之熱可塑性樹脂的成形品的外殼(參照例如專利文獻1)、或金屬板之蓋體及導電性彈性體的壁部(參照例如專利文獻2)，來覆蓋半導體器件。
先前技術文獻
專利文獻
專利文獻1：日本專利特開2001-44680號公報
專利文獻2：日本專利特開2004-72051號公報
發明概要
然而，由於在採用了金屬之外殼或金屬板之蓋體等的情況下，會讓用於安裝電磁波屏蔽而必要的空間變得比較大，因此成為行動無線通訊機器的小型化或薄型化的阻礙。本發明是有鑒於所述的問題點而作成的發明，其目的在於減少用於安裝電磁波屏蔽而必要的空間。
依據本發明之一態樣，可提供一種附金屬膜之半導體器件的製造方法，其具備以下步驟：切割溝形成步驟，在具有第1面、及與該第1面為相反側的第2面的被加工物的該第1面形成深度超過該被加工物的成品厚度的切割溝，前述第1面在以配置成格子狀之複數條分割預定線所區劃出的各區域中設置有半導體器件的電極，前述切割溝是使切割刀片切入被加工物的該第1 面，且沿著該分割預定線而形成；保護構件貼附步驟，在該切割溝形成步驟之後，將保護構件貼附在該被加工物的該第1面；磨削步驟，以工作夾台隔著該保護構件來保持該被加工物並將該第2面側磨削到該被加工物成為成品厚度為止，藉此將該被加工物分割成複數個半導體器件；金屬膜被覆步驟，在該磨削步驟之後，對該第1面側貼附有該保護構件的該複數個半導體器件的每一個的側面與磨削後的該第2面側被覆金屬膜；及保護構件去除步驟，在金屬膜被覆步驟之後，從該第1面側去除該保護構件。
較佳的是，附金屬膜之半導體器件的製造方法更具備保護膜被覆步驟與保護膜去除步驟，前述保護膜被覆步驟是在該切割溝形成步驟之前，以保護膜被覆該第1面側，前述保護膜去除步驟是在該保護構件去除步驟之後去除該保護膜，且在該保護構件貼附步驟中使該保護構件密合於該保護膜。
又，較佳的是，附金屬膜之半導體器件的製造方法更具備雷射加工溝形成步驟，前述雷射加工溝形成步驟是在該保護膜被覆步驟之後且在該切割溝形成步驟之前，對形成有該保護膜的該被加工物的該第1面側照射雷射光束，而沿著該分割預定線形成寬度比該切割溝更粗的雷射加工溝。
又，較佳的是，附金屬膜之半導體器件的製 造方法更具備保護膜去除線形成步驟，前述保護膜去除線形成步驟是在該保護膜被覆步驟之後且在該雷射加工溝形成步驟之前，沿著該分割預定線對該保護膜照射對該保護膜具有吸收性之波長的雷射光束，藉此形成將該保護膜沿著該分割預定線以比該切割溝及該雷射加工溝都更粗的寬度來去除之保護膜去除線。
又，較佳的是，附金屬膜之半導體器件的製造方法更具備碎屑去除步驟，前述碎屑去除步驟是在該雷射加工溝形成步驟或該切割溝形成步驟之後，且在該保護構件貼附步驟之前，以蝕刻氣體處理該被加工物，而去除附著在該雷射加工溝及該切割溝的至少任一個上的碎屑。
又，較佳的是，附金屬膜之半導體器件的製造方法更具備黏著膠帶貼附步驟，前述黏著膠帶貼附步驟是在該金屬膜被覆步驟之後且在該保護構件去除步驟之前，將黏著膠帶貼附到該複數個半導體器件中的被覆有該金屬膜的該第2面側。
又，較佳的是，在該保護構件貼附步驟中貼附的該保護構件是具有擴展性的黏著膠帶，且附金屬膜之半導體器件的製造方法更具備擴張步驟，前述擴張步驟是在該磨削步驟之後且在該金屬膜被覆步驟之前，擴張該保護構件，而將一個個的半導體器件的間隔擴大。
在本發明的一個態樣之附金屬膜之半導體器件的製造方法中，由於是對半導體器件的每一個的側面 與已磨削至成品厚度的第2面被覆金屬膜，因此相較於採用金屬製之外殼或金屬板之蓋體等的情況，可以減少用於安裝電磁波屏蔽而必要的空間。
11:晶圓(被加工物)
11a:正面(第1面)
11b:背面(第2面)
11c:半導體基板
11d:凹口
11e:背面
11f:側面
13:分割預定線(切割道)
15a:器件區域
15b:凸塊(突起電極)
15c:功能層
15d:電極
15e:低介電常數絕緣體層
17:切割溝
19:保護構件
19a:正面
19b:背面
20:切割刀片
21:半導體器件
22:切割刃
23:金屬膜
25:框架
27:黏著膠帶
27b:背面
29:框架單元
30:磨削裝置
32:工作夾台
32a:保持面
34:磨削機構
36:磨削輪
38a輪基台
38b:磨削磨石
40:保護膜形成裝置(洗淨裝置)
42:液狀樹脂吐出噴嘴
44:液狀樹脂
45:保護膜
46:洗淨液吐出噴嘴
48:洗淨液(IPA)
50:雷射加工裝置
52:加工頭
51:雷射加工溝
53:保護膜去除線
55:雷射加工溝
57、59a:側部
59b:落差部
60:電漿蝕刻裝置
70:擴展裝置
72:圓筒
74:滾輪
76:內側環
78:外側環
80:環圈單元
A:使用完畢液
B:區域
L:雷射光束
P:蝕刻氣體
T1:成品厚度
T2:厚度
W1、W2、W3、W4:寬度
S5:保護膜被覆步驟
S6:步驟
S7:保護膜去除線形成步驟
S8:雷射加工溝形成步驟
S9:碎屑去除步驟
S10:切割溝形成步驟
S20:保護構件貼附步驟
S30:磨削步驟
S35:擴張步驟
S40:金屬膜被覆步驟
S50:黏著膠帶貼附步驟
S60:保護構件去除步驟
S65:保護膜去除步驟
圖1是顯示被加工物的例子的立體圖。
圖2(A)是顯示切割溝形成步驟(S10)的圖，圖2(B)是顯示保護構件貼附步驟(S20)的圖，圖2(C)是顯示磨削步驟(S30)的圖。
圖3(A)是顯示金屬膜被覆步驟(S40)的圖，圖3(B)是顯示黏著膠帶貼附步驟(S50)的圖，圖3(C)是顯示保護構件去除步驟(S60)的圖。
圖4是第1實施形態的附金屬膜之半導體器件的製造方法的流程圖。
圖5(A)是顯示保護膜被覆步驟(S5)的圖，圖5(B)是於正面側形成有保護膜之晶圓的截面圖，圖5(C)是顯示切割溝形成步驟(S10)的圖。
圖6(A)是顯示保護構件貼附步驟(S20)的圖，圖6(B)是顯示磨削步驟(S30)的圖，圖6(C)是顯示金屬膜被覆步驟(S40)的圖。
圖7(A)是顯示黏著膠帶貼附步驟(S50)的圖，圖7(B)是顯示保護構件去除步驟(S60)的圖，圖7(C)是顯示保護膜去除步驟(S65)的圖。
圖8是第2實施形態的附金屬膜之半導體器件的製造方法的流程圖。
圖9(A)是顯示保護膜被覆步驟(S5)的圖，圖9(B)是顯示以雷射光束加工晶圓的正面側之情形的局部截面側視圖。
圖10(A)是顯示雷射加工溝的放大圖，圖10(B)是顯示保護膜去除線的放大圖，圖10(C)是顯示在保護膜去除線形成步驟(S7)後的雷射加工溝形成步驟(S8)中所形成的雷射加工溝的放大圖。
圖11(A)是顯示碎屑去除步驟(S9)的圖，圖11(B)是顯示切割溝形成步驟(S10)的圖。
圖12(A)是顯示保護構件貼附步驟(S20)的圖，圖12(B)是顯示磨削步驟(S30)的圖。
圖13(A)是顯示金屬膜被覆步驟(S40)的圖，圖13(B)是顯示黏著膠帶貼附步驟(S50)的圖。
圖14是第3實施形態的附金屬膜之半導體器件的製造方法的流程圖。
圖15(A)是顯示切割溝形成步驟(S10)的圖，圖15(B)是顯示第2變形例的碎屑去除步驟(S9)的圖。
圖16(A)是顯示保護構件貼附步驟(S20)的圖，圖16(B)是顯示磨削步驟(S30)的圖。
圖17(A)是顯示擴張步驟(S35)的圖，圖17(B)是顯示金屬膜被覆步驟(S40)的圖。
圖18是第4實施形態的附金屬膜之半導體器件的製造方法的流程圖。
用以實施發明之形態
參照附加圖式，說明本發明的一個態樣之實施形態。圖1是顯示被加工物的例子的立體圖。本實施形態的被加工物為圓盤狀的晶圓11。晶圓11主要具有由矽(Si)所構成，且形成為厚度為500μm至1000μm左右之圓盤狀的半導體基板11c(參照圖2(A))。
再者，對於半導體基板11c的材質、形狀、構造、大小等並無限制。例如，也可以將由砷化鎵(GaAs)、碳化矽(SiC)等所構成之矽以外的半導體材料等作為半導體基板11c來使用。
在半導體基板11c上，設置有比半導體基板11c更薄之圓盤狀的功能層15c(參照圖2(A))。藉由半導體基板11c之功能層15c側的區域與功能層15c，而構成有IC(積體電路，Integrated Circuit)、LSI(大型積體電路，Large Scale Integration)等之半導體元件(未圖示)。
在功能層15c中，設置有與構成上述之半導體元件的半導體基板11c的活性區域電連接的半導體元件的電極15d。此外，功能層15c具有作為複數個電極15d之間的層間絕緣層而發揮功能的低介電常數絕緣體層(所謂的Low-k材料層)15e。另，各電極15d的上端是從低介電常數絕緣體層15e露出。
然而，在本實施形態中，是將功能層15c側之晶圓11的面稱為正面(第1面)11a。又，將半導體基板11c之與功能層15c為相反側的面稱為晶圓11的背面(第2 面)11b。像這樣，正面11a與背面11b是相互位於晶圓11的相反側。
在晶圓11的正面11a側，在以配置成格子狀之複數條分割預定線(切割道)13所區劃出的各區域中形成有器件區域15a，前述器件區域15a包含構成上述之半導體元件的半導體基板11c的活性區域與功能層15c。
在器件區域15a的正面11a，露出有電極15d，在此電極15d上配置有以焊料等之金屬材料形成為球狀的複數個凸塊(突起電極)15b。再者，對器件區域15a及凸塊15b的種類、數量、形狀、構造、大小、配置等並無限制。
在本實施形態中，雖然在晶圓11的正面11a側設置有凸塊15b，但不設置凸塊15b亦可。又，被加工物亦可為配置成將正面11a側以密封樹脂來塑模，且使凸塊15b從密封樹脂突出之所謂的WL-CSP(晶圓級晶片尺寸封裝，Wafer Level Chip Size Package)晶圓。又，被加工物亦可為已將複數個器件晶片以塑模樹脂密封之狀態的樹脂封裝基板。
晶圓11在正面11a側具有配置有複數個器件區域15a的器件部、及包圍此器件部的外周剩餘部。於晶圓11的外周剩餘部的外周端部上設置有表示結晶方位的凹口11d。再者，亦可取代凹口11d而設置定向平面等。
其次，使用圖2、圖3以及圖4，說明第1實施形態的附金屬膜之半導體器件21的製造方法。在第1實施 形態中，首先，是在晶圓11形成切割溝(切割溝形成步驟(S10))。圖2(A)是顯示切割溝形成步驟(S10)的圖。
在第1實施形態中，是使用切割裝置(未圖示)來形成切割溝。切割裝置具備吸引並保持晶圓11的背面11b側的工作夾台(未圖示)。工作夾台是與馬達等的旋轉機構(未圖示)連結，且可以繞著與Z軸方向大致平行的旋轉軸旋轉。
又，在工作夾台的下方設置有工作台移動機構(未圖示)，工作夾台是藉由此工作台移動機構而在X軸方向(加工進給方向)上移動。再者，X軸、Y軸(後述)及Z軸是構成正交座標系統。
工作夾台的保持面是透過形成在工作夾台的內部之吸引路(未圖示)等而連接到吸引源(未圖示)。藉由使吸引源的負壓作用在保持面，而以工作夾台吸引保持晶圓11的背面11b側。
切割裝置更具備用於切割晶圓11的切割單元(未圖示)。切割單元具有主軸(未圖示)，前述主軸是成為與Y軸方向(分度進給方向)大致平行的旋轉軸。
主軸是藉由連結於其一端側的馬達等的旋轉驅動源(未圖示)而旋轉。又，於位於與主軸之旋轉驅動源為相反側的另一端側，是以可旋轉的態樣一體地固定有圓環狀的刀片座(未圖示)。
透過刀片座而在主軸上裝設有所謂的輪轂型的切割刀片20。本實施形態的切割刀片20具有圓環狀的 基台(未圖示)、及設置於此基台的外周之圓環狀的切割刃22。切割刃22是在例如金屬或樹脂等的黏結材(結合材)中混合鑽石或cBN(立方氮化硼，cubic boron nitride)等的磨粒而形成。
在切割溝形成步驟(S10)中，首先，是將切割膠帶(未圖示)貼附在晶圓11的背面11b側，並隔著此切割膠帶將晶圓11的背面11b側載置於工作夾台的保持面。接著，讓吸引源的負壓作用，而在晶圓11的正面11a側露出於上方的狀態下，以工作夾台吸引保持晶圓11。
然後，一邊使切割刀片20高速地旋轉一邊使切割單元朝向工作夾台下降，而使切割刀片20切入晶圓11的正面11a側。但是，在切割溝形成步驟(S10)中，並不將晶圓11完全地切斷。
在切割溝形成步驟(S10)中，是調節切割刀片20之切入深度，以形成超過晶圓11的成品厚度T1且未到達晶圓11的背面11b的預定深度的切割溝17(參照圖2(B))。
接著，在原樣維持切割刀片20之切入深度的狀態下，使切割刀片20與工作夾台沿著X軸方向相對地移動。藉此，在晶圓11上從沿著X軸方向的1條分割預定線13的一端到另一端形成切割溝17(亦即，對晶圓11進行半切(half cut))。
在形成沿著1條分割預定線13的切割溝17之後，使切割單元在Y軸方向上移動。然後，從與上述之1 條分割預定線13在Y軸方向上相鄰的其他的分割預定線13的一端到另一端來同樣地形成切割溝17。
在沿著沿一個方向的所有分割預定線13來形成切割溝17之後，藉由旋轉機構使工作夾台旋轉90度，並再次同樣地沿著與一個方向正交的其他的方向的全部的分割預定線13來形成切割溝17。藉此，可在晶圓11之正面11a側格子狀地配置的所有的分割預定線13上形成預定深度的切割溝17。
在切割溝形成步驟(S10)之後，將保護構件19貼附在晶圓11的正面11a(保護構件貼附步驟(S20))。圖2(B)是顯示保護構件貼附步驟(S20)的圖。
保護構件19具有樹脂製之基材層，前述基材層是例如具有與晶圓11大致相同的直徑。基材層是例如具有5μm以上且200μm以下的厚度，且以聚烯烴(PO)、聚氯乙烯(PVC)、聚苯乙烯(PS)、乙烯乙酸乙烯酯(EVA)等高分子材料所形成。
又，保護構件19在基材層的正面側具有黏著層。黏著層是以例如熱或照射紫外線時會硬化並使黏著力降低之樹脂製的接著劑所構成之層。黏著層可於基材層之圓形的端部區域環狀地設置，亦可設置於基材層的整個面。再者，黏著層亦可不設置於保護構件19上。
保護構件19是藉由黏著層對晶圓11的正面11a側以可剝離的態樣來接著。又，保護構件19是變形成順應於晶圓11的器件區域15a中的凸塊15b等的凹凸構 造。例如，保護構件19的其中一面是接著在晶圓11的正面11a與凸塊15b的正面。再者，在保護構件19不具有黏著層的情況下，是基材層對正面11a側以可剝離之態樣來密合。
在保護構件貼附步驟(S20)中，是使用保護構件貼附裝置(未圖示)來將保護構件19貼附在晶圓11的正面11a。保護構件貼附裝置具備有腔室(未圖示)，且在此腔室中連接有用於對腔室內部進行減壓的吸引源(未圖示)。
又，於腔室內設置有支撐晶圓11之支撐工作台(未圖示)。此支撐工作台可藉由例如滾珠螺桿式的移動機構而在預定方向(例如X軸方向)上移動。
保護構件貼附裝置具有送出機構，前述送出機構是將捲繞成捲狀的膠帶體(未圖示)往支撐工作台的上方送出。膠帶體是由保護構件19及離型片材所構成。
又，保護構件貼附裝置具有剝離單元(未圖示)，前述剝離單元是在將膠帶體往支撐工作台的上方送出時，將保護構件19從離型片材剝離。藉由剝離單元而從離型片材剝離的保護構件19，是藉由送出機構以保護構件19之黏著層和支撐工作台相面對的形式往支撐工作台的上方送出。
保護構件貼附裝置更具有按壓滾輪，前述按壓滾輪是按壓已往支撐工作台的上方送出的保護構件19的基材層側。藉由按壓滾輪按壓保護構件19的基材層側，可將保護構件19的黏著層側往支撐工作台按壓。
在保護構件貼附步驟(S20)中，首先，是將晶圓11的背面11b側載置於支撐工作台上。接著，以吸引源來使腔室內的壓力降低。藉由對腔室內進行減壓，可以防止空氣、塵埃、其他異物等進入晶圓11的正面11a與保護構件19之間。
並且，一邊將捲狀的膠帶體往支撐工作台上進給，一邊以剝離單元將離型片材從膠帶體剝離，並且以按壓滾輪來將保護構件19貼附於已配置在支撐工作台上之晶圓11的正面11a。藉由在晶圓11的正面11a設置保護構件19，能夠防止晶圓11的正面11a側在後續的加工步驟中的損傷。
再者，並非一定要使用連接於吸引源且將內部減壓的腔室，保護構件貼附裝置亦可在大氣壓下將保護構件19貼附在晶圓11的正面11a。在此情況下，保護構件貼附裝置是藉由上述之支撐工作台、送出機構、剝離單元、按壓滾輪等所構成。
再者，在保護構件19未設有黏著層的情況下，在保護構件貼附步驟(S20)中，亦可藉由對支撐工作台進行加熱，而一邊使保護構件19軟化及變形一邊將保護構件19貼附到晶圓11。
由於已軟化的保護構件19是變形成順應於晶圓11的正面11a側的凹凸構造，因此可以密合於晶圓11的正面11a側。再者，加熱溫度亦可因應於保護構件19的材料，而適當調節為成為各材料的軟化點。
又，亦可取代支撐工作台的加熱，並藉由對保護構件19噴附暖風，而使保護構件19軟化及變形。當噴附暖風時，由於是藉由風壓將保護構件19按壓於晶圓11的正面11a側，因此能夠在不使用按壓滾輪的情形下，使保護構件19密合於晶圓11的正面11a側來貼附。
在保護構件貼附步驟(S20)後，藉由將晶圓11的背面11b側磨削到晶圓11成為成品厚度為止，而將晶圓11分割成複數個半導體器件21(磨削步驟(S30))。圖2(C)是顯示磨削步驟(S30)的圖。
在磨削步驟(S30)中，是使用磨削裝置30來磨削晶圓11。磨削裝置30具備有隔著保護構件19來吸引保持晶圓11的正面11a側之工作夾台32。此工作夾台32是與馬達等的旋轉機構(未圖示)連結，且繞著大致平行於Z軸方向的旋轉軸而旋轉。
工作夾台32的正面側設置有圓盤狀的多孔質構件，此多孔質構件的正面是成為工作夾台32的保持面32a。在保持面32a是通過形成於工作夾台32的內部的流路來讓來自吸引源(未圖示)的負壓作用，而產生吸引晶圓11的正面11a側的吸引力。
在工作夾台32的上方是將磨削機構34配置成相向於保持面32a。磨削機構34具備有繞著大致平行於Z軸方向的旋轉軸而旋轉的主軸(未圖示)。此主軸是藉由升降機構(未圖示)而沿著Z軸方向升降。於主軸的下端側固定有圓盤狀的輪座(未圖示)。
於輪座的下表面裝設有與輪座為大致相同直徑的磨削輪36。磨削輪36具備有以鋁或不鏽鋼等金屬材料所形成的環狀的輪基台38a。
可藉由將輪基台38a的上表面側裝設到輪座上，而將輪基台38a固定於主軸。又，於輪基台38a的下表面設有複數個磨削磨石(磨石片)38b。
各個磨削磨石38b是大致長方體形狀，且以在輪基台38a之環狀的下表面的全周中，於相鄰的磨削磨石38b彼此之間設置有間隙的態樣而配置排列成環狀。
磨削磨石38b是將鑽石、cBN(立方氮化硼，cubic boron nitride)等的磨粒混合到例如金屬、陶瓷、樹脂等的結合材而形成。但是，對結合材或磨粒並沒有限制，可因應於磨削磨石38b之規格而適當地選擇這些。
在本實施形態的磨削步驟(S30)中，首先，是將配設有保護構件19的晶圓11從保護構件貼附裝置移動至磨削裝置30的工作夾台32。之後，使吸引源(未圖示)的負壓作用於保持面32a，而以保持面32a隔著保護構件19吸引保持晶圓11的正面11a側。
然後，一邊使工作夾台32與磨削機構34的主軸各自朝預定方向旋轉，一邊使磨削機構34的主軸下降，而將磨削磨石38b壓抵於晶圓11的背面11b側。
晶圓11的背面11b側是將厚度T2去除，且晶圓11的厚度是成為成品厚度T1。由於切割溝17是形成為比成品厚度T1更深，因此當將晶圓11薄化至成品厚度T1時， 會將半導體基板11c以切割溝17為分界來分割，而將晶圓11分割成複數個半導體器件21。
在磨削步驟(S30)之後，是對已磨削至成品厚度後的晶圓11的背面(亦即，半導體器件21之背面11e)側、及半導體器件21的每一個的側面11f(亦即，半導體基板11c及功能層15c之各側面)被覆金屬膜(金屬膜被覆步驟(S40))。金屬膜23是銅(Cu)、鋁(Al)、鎳(Ni)或不鏽鋼等金屬的薄膜。圖3(A)是顯示金屬膜被覆步驟(S40)的圖。
在金屬膜被覆步驟(S40)中，是使用物理蒸鍍(PVD(物理氣相沉積)：physical vapor deposition)裝置或化學蒸鍍(CVD(化學氣相沉積)：chemical vapor deposition)裝置而在晶圓11形成金屬膜23。可使用真空蒸鍍法、濺鍍法、離子鍍法等來作為PVD。又，可使用電漿CVD等來作為CVD。
在本實施形態中，是使用高頻磁控濺鍍裝置(未圖示。以下，簡記為濺鍍裝置)來形成金屬膜23。濺鍍裝置具備處理腔室(未圖示)，在該處理腔室的內部設置有靜電式或藉由其他的方法來保持晶圓11的保持工作台(未圖示)。又，在保持工作台的上方，是將成為金屬膜23的材料之靶材(未圖示)以受到勵磁構件(未圖示)所支撐的狀態來設置。
於此靶材中連接有高頻電源(未圖示)。又，於處理腔室中設有導入氬(Ar)等濺鍍氣體的導入口(未圖示)、及連接於減壓源(未圖示)的排氣口(未圖示)。
在金屬膜被覆步驟(S40)中，首先，是隔著保護構件19將正面11a側貼附有保護構件19的晶圓11載置於處理腔室內的保持工作台上，且藉由靜電式或其他方法來保持晶圓11。亦即，使磨削後之半導體器件21的背面11e相向於靶材。接著，將處理腔室密封，且從排氣口對處理腔室之內部進行排氣並減壓。
接著，從高頻電源對已藉由勵磁構件而磁化的靶材施加高頻電力，而從導入口導入濺鍍氣體來使其產生電漿。當電漿中的濺鍍氣體的離子碰撞至靶材時，便將金屬粒子從靶材彈出，而將金屬堆積於半導體器件21的背面11e及側面11f。
金屬膜23的厚度是例如2μm以上且10μm以下，較佳為3μm以上且8μm以下。金屬膜23是作為遮蔽從半導體器件21所放出之電磁波雜訊的電磁波屏蔽而發揮功能。
像這樣，在本實施形態中，由於是將μm等級的金屬膜23直接形成在半導體器件21的背面11e及側面11f，因此相較於如以往地採用金屬製的外殼、或金屬板的蓋體等之情況，可以減少用於安裝電磁波屏蔽而必要的空間。
又，在金屬膜被覆步驟(S40)中，可以對貼附在保護構件19的複數個半導體器件21來一起形成金屬膜23。因此，相較於如以往地個別地以金屬的外殼等來覆蓋一個個的半導體器件之情況，可以更有效率地將半導體 器件21以電磁波屏蔽來覆蓋。
於金屬膜被覆步驟(S40)之後，將黏著膠帶27貼附到複數個半導體器件21、及金屬製且環狀的框架25，而形成框架單元29(黏著膠帶貼附步驟(S50))。圖3(B)是在黏著膠帶貼附步驟(S50)中的框架單元29的截面圖。
在黏著膠帶貼附步驟(S50)中，首先是將複數個半導體器件21及保護構件19在框架25的開口配置成使金屬膜23位於上側。接著，在框架25、複數個半導體器件21及保護構件19上，貼附具有比框架25之開口更大的直徑的圓形之樹脂製的黏著膠帶27。
藉此，將黏著膠帶27貼附到已被覆有金屬膜23之半導體器件21的背面11e側，並透過黏著膠帶27將保護構件19、複數個半導體器件21、及框架25一體化而形成框架單元29。
在黏著膠帶貼附步驟(S50)之後，從晶圓11的正面11a側去除保護構件19(保護構件去除步驟(S60))。圖3(C)是在保護構件去除步驟(S60)中的框架單元29的截面圖。
在保護構件19具有黏著層的情況下，在保護構件去除步驟(S60)中，是於使用紫外線照射裝置或加熱裝置來使保護構件19的黏著層之黏著力降低後，將保護構件19從晶圓11的正面11a側剝離。
再者，在保護構件19不具有黏著層的情況下，可以在不以紫外線等來處理保護構件19的情形下，從 正面11a側剝離保護構件19。保護構件19的去除之後，使用拾取裝置(未圖示)等，從黏著膠帶27將一個個的半導體器件21取出。
圖4是第1實施形態的附金屬膜23之半導體器件21的製造方法的流程圖。如上述，在本實施形態中，由於可以將金屬膜23直接形成在半導體器件21的背面11e以及側面11f，因此可以減少用於安裝電磁波屏蔽而必要的空間。又，由於是對所有的半導體器件21一起形成金屬膜23，因此可以更有效率地將半導體器件21以電磁波屏蔽來覆蓋。
接著，利用圖5至圖8來說明第2實施形態。在第2實施形態中，更具備保護膜被覆步驟(S5)，前述保護膜被覆步驟是在切割溝形成步驟(S10)之前，以保護膜被覆晶圓11的正面11a側。圖5(A)是顯示保護膜被覆步驟(S5)的圖，圖5(B)是在正面11a側形成有保護膜45之晶圓11的截面圖。
在保護膜被覆步驟(S5)中，是使用保護膜形成裝置40在晶圓11的正面11a側形成保護膜45。保護膜形成裝置40具備有例如旋轉工作台機構(未圖示)、及包圍旋轉工作台機構的周圍及底部而設置的液體承接機構(未圖示)。
旋轉工作台機構包含圓形的旋轉工作台(未圖示)、支撐旋轉工作台的圓柱狀的支撐構件(未圖示)、及透過支撐構件來旋轉驅動旋轉工作台的電動馬達(未圖 示)。當將電動馬達旋轉驅動時，旋轉工作台即朝圖5(A)的箭頭方向旋轉。
旋轉工作台具有由多孔質材料所形成的吸引保持部，且此吸引保持部是連接於吸引源(未圖示)。已載置於旋轉工作台的吸引保持部上的晶圓11，是藉由來自吸引源的負壓而被吸引保持在吸引保持部上。
再者，上述之液體承接機構包含包圍旋轉工作台機構的周圍及底部的液體承接容器(未圖示)、及裝設於支撐構件的罩蓋構件(未圖示)。
保護膜形成裝置40更具備有液狀樹脂吐出單元(未圖示)，前述液狀樹脂吐出單元是朝已保持於旋轉工作台上的晶圓11的正面11a側吐出液狀的樹脂。液狀樹脂吐出單元具有大致L形狀的支臂、設於此支臂的前端並吐出液狀樹脂的液狀樹脂吐出噴嘴42、以及搖動支臂之電動馬達。液狀樹脂吐出噴嘴42是透過支臂而連接到液狀樹脂供給源(未圖示)。
再者，保護膜形成裝置40是兼用作洗淨晶圓11的洗淨裝置。保護膜形成裝置40具備有用於在與液狀樹脂吐出單元不同的位置上對保持在旋轉工作台的晶圓11進行洗淨的洗淨液吐出單元(未圖示)。
洗淨液吐出單元與液狀樹脂吐出單元同樣地具有大致L形狀的支臂、設於此支臂的前端且吐出洗淨液48的洗淨液吐出噴嘴46(參照圖7(C))、以及搖動支臂的電動馬達。洗淨液吐出噴嘴46是透過支臂而連接到洗淨液 供給源(未圖示)。
針對保護膜被覆步驟(S5)的順序進行說明，首先，以使晶圓11的正面11a側與液狀樹脂吐出噴嘴42相向的方式，將晶圓11載置於旋轉工作台的吸引保持部上。
並且，藉由來自吸引源的負壓，而以旋轉工作台吸引保持晶圓11的背面11b側。接著，驅動電動馬達來使晶圓11與旋轉工作台一體地旋轉。再者，此時，洗淨液吐出噴嘴46是從旋轉工作台的上方退避。
然後，如圖5(A)所示，一邊使旋轉工作台朝箭頭方向以低速(例如30rpm到50rpm)旋轉並且使液狀樹脂吐出噴嘴42在旋轉工作台上以橫切過旋轉工作台的旋轉中心的方式搖動成圓弧狀，一邊從液狀樹脂吐出噴嘴42將液狀樹脂44滴下到晶圓11上。
液狀樹脂是藉由離心力而在晶圓11的正面11a上及凸塊15b的正面上均勻地擴展。保護膜45是順應於晶圓11之正面11a側的凹凸，以反映凸塊15b等的凹凸，並以例如約1μm至20μm的厚度來形成(參照圖5(B))。
保護膜45是具有耐熱性及耐藥性的樹脂膜，且為例如氯乙烯膜。再者，在本實施形態中，雖然使用旋轉工作台機構來形成保護膜45，但亦可取代此而將片狀的保護膜45貼附於晶圓11的正面11a側。
將片狀的保護膜45貼附於正面11a側的情況下，可以在貼附於正面11a側之前，預先調整保護膜45的 厚度。因此，相較於使用旋轉工作台機構來形成保護膜45的情形，可以容易地調整保護膜45的厚度。例如，相較於使用旋轉工作台機構來形成保護膜45的情形，可以將保護膜45的厚度設得更厚，而設成約5μm至200μm。
在保護膜被覆步驟(S5)之後，進行切割溝形成步驟(S10)。圖5(C)是顯示切割溝形成步驟(S10)的圖。在第2實施形態的切割溝形成步驟(S10)中，是使用上述之切割裝置來切斷保護膜45，且與第1實施形態同樣地在晶圓11形成切割溝17(參照圖6)。
切割溝形成步驟(S10)之後，進行保護構件貼附步驟(S20)。圖6(A)是顯示保護構件貼附步驟(S20)的圖。在第2實施形態的保護構件貼附步驟(S20)中，也是使用上述的保護構件貼附裝置，並將保護構件19貼附在晶圓11的正面11a側，而使保護構件19密合於保護膜45。
像這樣，在第2實施形態中，是在晶圓11的正面11a側隔著保護膜45來設置保護構件19。因此，從晶圓11剝離保護構件19後，就算在晶圓11的正面11a及凸塊15b殘留有保護構件19的黏著層，仍然可以在去除保護膜45時也將此黏著層一併去除。因此，可以防止在半導體器件21的正面11a殘留保護構件19的黏著層之情形。
在保護構件貼附步驟(S20)之後，進行磨削步驟(S30)。圖6(B)是顯示磨削步驟(S30)的圖。在第2實施形態的磨削步驟(S30)中，也是將晶圓11的背面11b側去除相當於厚度T2，而將晶圓11加工成成品厚度T1。藉此， 將半導體基板11c以切割溝17作為分界來分割，晶圓11即成為複數個半導體器件21。
在磨削步驟(S30)之後，進行金屬膜被覆步驟(S40)。圖6(C)是顯示金屬膜被覆步驟(S40)的圖。在第2實施形態之金屬膜被覆步驟(S40)中，也是藉由PVD或CVD而在半導體器件21的背面11e及側面11f形成金屬膜23。
於金屬膜被覆步驟(S40)後，進行黏著膠帶貼附步驟(S50)。圖7(A)是顯示黏著膠帶貼附步驟(S50)的圖。在黏著膠帶貼附步驟(S50)中，是與第1實施形態同樣地形成框架單元29。
在黏著膠帶貼附步驟(S50)之後，從晶圓11的正面11a側去除保護構件19(保護構件去除步驟(S60))。圖7(B)是顯示保護構件去除步驟(S60)的圖。再者，保護膜45是與晶圓11的正面11a側密合，而在保護構件去除步驟(S60)中，保護膜45的全部均未被從正面11a側剝離。
於是，在第2實施形態的附金屬膜23之半導體器件21的製造方法中，是在保護構件去除步驟(S60)之後，進行去除保護膜45之保護膜去除步驟(S65)。在保護膜去除步驟(S65)中，是使用兼作為洗淨裝置的保護膜形成裝置40來去除保護膜45。圖7(C)是顯示保護膜去除步驟(S65)的圖。
若針對去除保護膜45的順序進行說明，首先 是將黏著膠帶27之與半導體器件21相反的相反側(亦即背面27b側)載置於旋轉工作台的吸引保持部上，以將正面11a側定位於上方。
並且，藉由來自吸引源的負壓，而以旋轉工作台吸引保持黏著膠帶27的背面27b側。其次，驅動電動馬達，使框架單元29與旋轉工作台一體地旋轉。再者，此時，液狀樹脂吐出噴嘴42是從旋轉工作台的上方退避。
然後，一邊使旋轉台以例如800rpm旋轉並且使洗淨液吐出噴嘴46在旋轉工作台上以圓弧狀的方式搖動，一邊於晶圓11上滴下洗淨液48(例如異丙醇(IPA))。
如圖7(C)所示，保護膜45是溶解於洗淨液48而成為使用完畢液A，且是藉由離心力而往半導體器件21外被吹跑，並被承接容器所承接。像這樣進行，可將保護膜45藉由洗淨液48從晶圓11的正面11a側去除。再者，在將片狀的保護膜45貼附於正面11a的情況下，亦可用在保護構件去除步驟(S60)中將保護構件19剝離的方式來剝離保護膜45。
圖8是第2實施形態的附金屬膜23之半導體器件21的製造方法的流程圖。在第2實施形態中，由於是在晶圓11的正面11a側隔著保護膜45而設置保護構件19，因此可以防止在半導體器件21的正面11a殘留保護構件19的黏著層之情形。
又，在第2實施形態中，也是與第1實施形態同樣地，可以將金屬膜23直接形成在半導體器件21的背面 11e以及側面11f，且可以減少用於安裝電磁波屏蔽所需的空間。又，由於是對所有的半導體器件21一起形成金屬膜23，因此可以有效率地將半導體器件21以電磁波屏蔽來覆蓋。
接著，利用圖9至圖14來說明第3實施形態。在第3實施形態中，首先，是與第2實施形態同樣地使用保護膜形成裝置40在晶圓11的正面11a側形成保護膜45(保護膜被覆步驟(S5))。圖9(A)是顯示保護膜被覆步驟(S5)的圖。
在第3實施形態中，是在保護膜被覆步驟(S5)之後，且在切割溝形成步驟(S10)之前，對形成有保護膜45之晶圓11的正面11a側照射雷射光束L，而沿著分割預定線13形成雷射加工溝51等。
圖9(B)是顯示以雷射光束L加工晶圓11的正面11a側之情形的局部截面側視圖。例如，藉由雷射光束L的照射，對保護膜45及功能層15c進行燒蝕而形成雷射加工溝51(雷射加工溝形成步驟(S8))。圖10(A)是顯示雷射加工溝51的放大圖。再者，圖10(A)是顯示圖9(B)的區域B。
雷射加工溝形成步驟(S8)是利用雷射加工裝置50來執行。雷射加工裝置50具有吸引保持晶圓11的背面11b側的工作夾台(未圖示)。
又，在相向於工作夾台的位置上，設置有加工頭52，前述加工頭52是對以工作夾台所保持之晶圓11 的正面11a側照射脈衝狀的雷射光束L。雷射光束L具有對保護膜45及晶圓11具有吸收性(亦即，可被保護膜45及晶圓11吸收)之波長，例如355nm的波長。
工作夾台的保持面是透過形成在工作夾台的內部之吸引路(未圖示)等而連接到吸引源(未圖示)。藉由使吸引源的負壓作用在保持面，而以工作夾台吸引保持晶圓11的背面11b側。
又，在工作夾台的下方設置有支撐工作台(未圖示)，此支撐工作台是藉由滾珠螺桿式的移動機構而沿著預定方向(例如X軸方向)移動。
在以雷射光束L加工保護膜45及晶圓11時，是例如將1條分割預定線13與讓工作夾台移動的X軸方向設成平行。然後，一邊將雷射光束L照射於晶圓11的正面11a側，一邊使加工頭52與工作夾台在X軸方向上相對地移動。雖然雷射光束L也取決於雷射光束L的寬度，但亦可沿著1條分割預定線13照射1次或複數次。
藉此，沿著分割預定線13進行燒蝕加工而將保護膜45及功能層15c去除，且沿著分割預定線13形成到達半導體基板11c的雷射加工溝51。
又，藉由使工作夾台在Y軸方向上移動或旋轉，而沿著所有的分割預定線13形成雷射加工溝51。再者，雷射加工溝51具有比在後續之切割溝形成步驟(S10)所形成之切割溝17的寬度W4(參照圖11(B))更粗的寬度W1(亦即，W4<W1)。
在本實施形態中，是以雷射光束L形成寬度W1的雷射加工溝51，並在後續的切割溝形成步驟(S10)中，將切割刀片20定位到此寬度W1內而以切割刀片20切割半導體基板11c。藉此，相較於以切割刀片20切割功能層15c及保護膜45的情況，由於能夠防止功能層15c的膜剝離等，因此變得可進行更高品質的切割加工。又，可以藉由保護膜45而防止燒蝕加工時所產生的碎屑(Debris)附著到器件區域15a之情形。
然而，在後續的金屬膜被覆步驟(S40)中，雖然是在雷射加工溝51形成金屬膜23，但此時也可在露出於雷射加工溝51的內側的保護膜45的側部57形成金屬膜23。
然而，由於保護膜45最終是在保護膜去除步驟(S65)中被去除，因此設置於保護膜45之側部57的金屬膜23會成為朝空間中突出的狀態，而使設置在露出於雷射加工溝51的內側之功能層15c的側面的金屬膜23變得容易因些微的原因即剝離。因此，恐有降低由金屬膜23所形成之電磁波屏蔽的效果之疑慮。
於是，在第3實施形態的第1變形例中，是藉由使功能層15c的一部分從保護膜45露出而形成落差部。在該第1變形例中，是在保護膜被覆步驟(S5)之後且在雷射加工溝形成步驟(S8)之前，沿著分割預定線13對保護膜45照射雷射光束L。可將保護膜45沿著分割預定線13進行燒蝕而去除，並形成保護膜去除線53(保護膜去除線形成 步驟(S7))。
此保護膜去除線53具有比在雷射加工溝形成步驟(S8)中所形成的雷射加工溝55的寬度W3、和在切割溝形成步驟(S10)中所形成的切割溝17的寬度W4都更粗的寬度W2。圖10(B)是保護膜去除線53的放大圖。再者，圖10(B)是顯示圖9(B)的區域B。
例如，在將保護膜45中的雷射光束L的光斑整形成對應於寬度W2的寬幅形狀後，沿著分割預定線13將雷射光束L照射在晶圓11的正面11a側。藉此，可以形成保護膜去除線53。
又，亦可取代將光斑整形成寬幅形狀的作法，而將保護膜45中的雷射光束L的光斑設為圓形。在此情況下，是以讓雷射光束L的軌跡在寬度W2的寬度方向(亦即，正交於分割預定線13的方向)上局部地重疊的方式，將雷射光束L照射在晶圓11的正面11a側。
在保護膜去除線形成步驟(S7)之後，從晶圓11的正面11a側對位於寬度W2的內側的功能層15c照射雷射光束L，來形成雷射加工溝55(雷射加工溝形成步驟(S8))。雷射加工溝55具有比切割溝17的寬度W4更粗，且比保護膜去除線53的寬度W2更狹窄之寬度W3(亦即，W4<W3<W2)。
例如，在第1變形例的雷射加工溝形成步驟(S8)中，是藉由相較於保護膜去除線形成步驟(S7)將雷射光束L收窄，並將功率密度(W/cm2)設得較高，來對位於寬 度W2的內側的功能層15c進行燒蝕。藉此，可以形成具有比保護膜去除線53更狹窄之寬度W3，且到達半導體基板11c的雷射加工溝55。
圖10(C)是顯示在保護膜去除線形成步驟(S7)後之第1變形例的雷射加工溝形成步驟(S8)中所形成的雷射加工溝55的放大圖。再者，圖10(C)是顯示圖9(B)的區域B。如圖10(C)所示，在第1變形例中，形成有在雷射加工溝55的內側露出之由功能層15c的側部59a、及已去除保護膜45之區域的功能層15c的上表面所構成的落差部59b。
在後續的金屬膜被覆步驟(S40)中，是與功能層15c的落差部59b相接而形成金屬膜23。特別是，由於金屬膜23是形成在功能層15c的上表面，因此相較於將金屬膜23形成在圖10(A)所示之雷射加工溝51的情況，金屬膜23可以更強固地密合於功能層15c。從而，相較於圖10(A)所示的例子，金屬膜23變得難以從功能層15c的側部59a剝離。
在第3實施形態中，是在雷射加工溝形成步驟(S8)後、或保護膜去除線形成步驟(S7)及雷射加工溝形成步驟(S8)後，且在保護構件貼附步驟(S20)之前進行碎屑去除步驟(S9)。藉此，去除附著在雷射加工溝55的功能層15c的碎屑。
圖11(A)是顯示碎屑去除步驟(S9)的圖。再者，在之後的內容中，是設為圖示如下之晶圓11：已歷經 作為第3實施形態的第1變形例而記載之保護膜去除線形成步驟(S7)及雷射加工溝形成步驟(S8)。
碎屑去除步驟(S9)是使用電漿蝕刻裝置60來進行。本實施形態之電漿蝕刻裝置60是在已將蝕刻氣體形成為電漿狀態後，將此電漿狀態的蝕刻氣體導入真空腔室內的遠程電漿蝕刻裝置。
電漿蝕刻裝置60具備有於內部具有處理空間的真空腔室(未圖示)。又，在處理空間中設置有用於支撐晶圓11之工作台基座(未圖示)。
在工作台基座的圓盤部的上表面配置有直徑比圓盤部更小之圓盤狀的靜電工作夾台(未圖示)。靜電工作夾台具備藉由絕緣材料所形成的工作台本體、及埋入工作台本體的複數個電極，且藉由在各電極產生的靜電來吸附並保持晶圓11。各電極是連接於例如可產生5kV左右之高電壓的直流電源。
於真空腔室之上壁設置有供給噴嘴(未圖示)，前述供給噴嘴是對藉由靜電工作夾台所保持的晶圓11供給電漿狀態的原料氣體，在連接於供給噴嘴之流路的上游側，是將1個以上的氣體供給源(未圖示)的每一個透過閥(未圖示)、流量控制器(未圖示)等來並聯地連接。
從1個以上的氣體供給源所供給的氣體的種類之數量，可因應於欲去除的碎屑而改變。碎屑主要是源自於功能層15c，且在例如功能層15c中的低介電常數絕緣體層15e為含碳氧化矽系(SiOCH系)的氧化物的情況下， 是從氣體供給源供給含有全氟環丁烷(C4F8)或六氟化硫(SF6)的氣體。
又，例如功能層15c中的低介電常數絕緣體層15e為與含碳氧化矽系不同的有機物的情況下，是從第1氣體供給源供給含有氫(H2)之氣體，並進一步從第2氣體供給源供給含有氮(N2)之氣體。
形成於供給噴嘴的下游端的供給口與氣體供給源之間，設置有用於對在供給噴嘴中流動的混合氣體施加高頻電壓的電極。於此電極連接有高頻電源。高頻電源是對電極以從450kHz到2.45GHz左右(例如13.56MHz)之高頻電壓來供給從0.5kW到5kW左右的電力。
藉由使用高頻電源等而使高頻電壓作用在流動於供給噴嘴中的混合氣體，可以將混合氣體電漿化(代表性的是自由基化或離子化)。電漿狀態之混合氣體是從供給噴嘴之供給口供給至處理空間。
在本實施形態的碎屑去除步驟(S9)中，首先是將晶圓11搬入上述之遠程電漿蝕刻裝置的真空腔室的處理空間，並將晶圓11的背面11b側載置於靜電工作夾台的上表面，以使晶圓11的正面11a側露出於上方。
之後，對靜電工作夾台的電極施加直流電壓，而藉由靜電以靜電工作夾台來吸附並保持晶圓11。又，對處理空間進行排氣，以將處理空間減壓至例如200Pa左右。
之後，從各氣體供給源以預定的流量供給原 料氣體及非活性氣體等。又，從高頻電源對電極供給高頻電壓，並將原料氣體及非活性氣體之混合氣體電漿化(自由基化、離子化等)。藉此，可以從供給噴嘴的供給口將電漿狀態的蝕刻氣體P供給至處理空間。
可將從供給口所供給的電漿狀態的蝕刻氣體P供給至配置於供給口的下方之晶圓11的正面11a側，來去除存在於雷射加工溝55的碎屑。藉此，相較於未以蝕刻氣體P去除碎屑的情況，可以使在後續的金屬膜被覆步驟(S40)中形成的金屬膜23對功能層15c更加強固地密合。
再者，在碎屑去除步驟(S9)中，亦可藉由將未電漿化的反應性氣體供給至雷射加工溝55而去除碎屑。可使用例如三氟化氯(ClF3)、二氟化氙(XeF2)等來作為反應性氣體。此外，亦可藉由供給反應性氣體、與氮(N2)、氬(Ar)、氦(He)等非活性氣體的混合氣體來去除碎屑。
在碎屑去除步驟(S9)之後，進行切割溝形成步驟(S10)。圖11(B)是顯示切割溝形成步驟(S10)的圖。在切割溝形成步驟(S10)中，是使用上述之切割裝置並在雷射加工溝55的內側形成寬度W4的切割溝17。
切割溝形成步驟(S10)之後，進行保護構件貼附步驟(S20)。圖12(A)是顯示保護構件貼附步驟(S20)的圖。在保護構件貼附步驟(S20)中，是使用上述之保護構件貼附裝置來將保護構件19設置到晶圓11的正面11a側。再者，由於保護構件19雖然是與保護膜45密合，但並 未接觸於晶圓11的正面11a，因此在落差部59b中的功能層15c的上表面、與保護構件19的晶圓11側的表面之間形成有空間。
在保護構件貼附步驟(S20)之後，進行磨削步驟(S30)。圖12(B)是顯示磨削步驟(S30)的圖。例如，使用上述之磨削裝置30，將晶圓11加工至成品厚度T1。藉此，將晶圓11分割成半導體器件21。
在磨削步驟(S30)之後，進行金屬膜被覆步驟(S40)。圖13(A)是顯示金屬膜被覆步驟(S40)的圖。例如，使用上述之濺鍍裝置，以高頻磁控濺鍍法於半導體器件21之背面11e、側面11f、落差部59b之上表面形成金屬膜23。
如上述，由於在落差部59b之功能層15c的上表面形成有金屬膜23，因此即使去除保護膜45，金屬膜23仍變得難以從功能層15c的側面(亦即，側部59a的表面)剝離。藉此，即使歷經保護膜去除步驟(S65)，仍變得難以將金屬膜23從半導體器件21的側面11f剝離。
在金屬膜被覆步驟(S40)之後且保護構件去除步驟(S60)之前，進行黏著膠帶貼附步驟(S50)。圖13(B)是顯示黏著膠帶貼附步驟(S50)的圖。
在黏著膠帶貼附步驟(S50)中，是如上述地將保護構件19及複數個半導體器件21與環狀的框架25、及圓形的黏著膠帶27一起一體化，而形成框架單元29。藉由形成框架單元29，相較於未形成框架單元29的情況，讓在 之後的各步驟中的複數個半導體器件21的操作處理變得更容易。
在黏著膠帶貼附步驟(S50)之後，進行保護構件去除步驟(S60)。如上述，在保護構件去除步驟(S60)中，是使用紫外線照射裝置或加熱裝置來使保護構件19的黏著層之黏著力降低後，將保護構件19從晶圓11的正面11a側剝離。再者，在保護構件19沒有黏著層的情況下，可在不以紫外線等來處理保護構件19的情形下，從正面11a側剝離保護構件19。
在保護構件去除步驟(S60)之後，進行保護膜去除步驟(S65)。如上述，在保護膜去除步驟(S65)中，是使用兼作為洗淨裝置的保護膜形成裝置40來去除保護膜45。
又，在保護膜去除步驟(S65)之後，可使用上述的拾取裝置(未圖示)等，從黏著膠帶27將一個個的半導體器件21取出。藉此，可以得到具有μm等級之金屬膜23來作為電磁波屏蔽的半導體器件21。
圖14是第3實施形態的附金屬膜23之半導體器件21的製造方法的流程圖。在第3實施形態中，在形成保護膜去除線53的情況下(在S6中為「是」)，是依序進行保護膜去除線形成步驟(S7)及雷射加工溝形成步驟(S8)，而進行到碎屑去除步驟(S9)。相對於此，在不形成保護膜去除線53的情況下(在S6中為「否」)，是只進行雷射加工溝形成步驟(S8)，而進行到碎屑去除步驟(S9)。
接著，針對第3實施形態的第2變形例進行說明。在第2變形例中，是在雷射加工溝形成步驟(S8)後，依序進行切割溝形成步驟(S10)及碎屑去除步驟(S9)。所述之點與第1變形例不同。
在第3實施形態的第2變形例中，是在雷射加工溝形成步驟(S8)後，使用上述的切割裝置來進行切割溝形成步驟(S10)。圖15(A)是顯示切割溝形成步驟(S10)的圖。
然後，在切割溝形成步驟(S10)之後，且後續的保護構件貼附步驟(S20)之前，以已電漿化的蝕刻氣體P來處理晶圓11，以去除附著於雷射加工溝55及切割溝17的碎屑(碎屑去除步驟(S9))。圖15(B)是顯示第2變形例的碎屑去除步驟(S9)的圖。
在第3實施形態的第2變形例中，是以蝕刻氣體P去除以下的碎屑：除了因雷射燒蝕所產生的功能層15c的碎屑以外，還有在切割溝17內產生的碎屑。藉此，相較於未以蝕刻氣體P處理的情況，可以例如使在後續的金屬膜被覆步驟(S40)中形成的金屬膜23對半導體基板11c及功能層15c更加強固地密合。於碎屑去除步驟(S9)後進行保護構件貼附步驟(S20)。之後的步驟是與第3實施形態相同。
再者，如上述，碎屑去除步驟(S9)亦可將未電漿化之反應性氣體供給至雷射加工溝55來去除碎屑，也可藉由反應氣體與非活性氣體的混合氣體來去除碎屑。
其次，利用圖16到圖18來說明第4實施形態。在以下，主要針對第3實施形態與第4實施形態的差異來進行說明。在第4實施形態中，也是與第3實施形態同樣，首先，從保護膜被覆步驟(S5)進行到切割溝形成步驟(S10)。
切割溝形成步驟(S10)之後，進行保護構件貼附步驟(S20)。但是，在第4實施形態的保護構件貼附步驟(S20)中貼附在晶圓11的正面11a側的保護構件19，是藉由外力而朝徑方向擴張(亦即，具有擴展性)的黏著膠帶。
在保護構件貼附步驟(S20)中，是以將正面11a側形成有保護膜45的晶圓11配置在金屬製的環狀的框架25之開口部的狀態，使用上述之保護構件貼附裝置(未圖示)來將保護構件19貼附到框架25及晶圓11的正面11a側。藉此，形成將晶圓11、框架25及保護構件19等一體化而成的框架單元29。圖16(A)是顯示保護構件貼附步驟(S20)的圖。
在保護構件貼附步驟(S20)之後，使用上述之磨削裝置30來進行磨削步驟(S30)，而將晶圓11分割成複數個半導體器件21。圖16(B)是顯示磨削步驟(S30)的圖。
在磨削步驟(S30)之後且於金屬膜被覆步驟(S40)之前，擴張保護構件19，而將一個個的半導體器件21之間隔擴大(擴張步驟(S35))。在擴張步驟(S35)中，是例如使用擴展裝置70而朝徑方向擴張保護構件19。圖 17(A)是顯示擴張步驟(S35)的圖。
擴展裝置70具備圓筒狀的圓筒72，前述圓筒72具有比晶圓11的直徑更大的直徑。在此圓筒72的頂部沿圓周方向設置有複數個滾輪74。在位於與半導體器件21為相反的相反側之保護構件19的背面19b與滾輪74相接之態樣下，將框架單元29載置於圓筒72上。
又，擴展裝置70是配置於保護構件19的背面19b側，且具有圓環狀之金屬製的內側環76。內側環76是將下端部支撐成其徑方向成為水平，而構成為使其上端部與保護構件19的背面19b相接。
擴展裝置70更具有配置於保護構件19之半導體器件21側(亦即正面19a側)，且內徑比內側環76的外徑更大的圓環狀之金屬製的外側環78。外側環78是構成為使其下端部與保護構件19的正面19a相接，具其上端部被按壓。
圓環狀的內側環76及外側環78是配置成同軸狀，且構成為可朝互相接近的方向相對地移動。又，內側環76的外徑與外側環78的內徑之差，比保護構件19的厚度更小。將內側環76及外側環78相對地移動而來到互相相同高度位置時，即在內側環76的外周與外側環78的內周之間夾持並固定保護構件19。
擴展裝置70更具備框架保持單元(未圖示)。框架保持單元包含框架支撐台(未圖示)，前述框架支撐台是設置成從外周側包圍圓筒72的上端部。框架支撐台具有 比圓筒72的直徑更大的直徑之開口，且配置在和圓筒72的上端部同樣的高度。又，在框架支撐台的外周側的複數個部位設有夾具(未圖示)。
當將框架單元29載置於圓筒72上並藉由夾具來固定框架25，以將框架25配置在框架支撐台之上後，即藉由框架支撐台固定框架單元29。
框架支撐台是受沿著鉛直方向而伸長的複數支桿件(未圖示)所支撐。在各桿件的下端部設置有受圓盤狀的基座(未圖示)所支撐，並且使桿件升降的汽缸(未圖示)。當將各汽缸設為拉入狀態時，即可相對於圓筒72來將框架支撐台下拉。
在擴張步驟(S35)中，首先，是使汽缸作動來調節框架支撐台的高度，以使圓筒72的上端的高度與框架支撐台的上表面的高度一致。接著，將框架單元29載置於圓筒72及框架支撐台之上。之後，藉由夾具將框架25固定於框架支撐台之上。
接著，使汽缸作動，以將框架保持單元的框架支撐台相對於圓筒72下拉。藉此，如圖17(A)所示，可將保護構件19朝徑方向擴張。
當將保護構件19朝徑方向擴張時，會使受到保護構件19所支撐的半導體器件21彼此的間隔擴大。藉此，與不進行擴張步驟(S35)的情況相比較，在後續的金屬膜被覆步驟(S40)中，變得容易在半導體器件21堆積金屬。
更具體地說，是變得容易在半導體器件21的側面11f(亦即，半導體基板11c及功能層15c的側面)、與落差部59b的上表面(參照圖10(C)。再者，在圖17(A)中，落差部59b的上表面是朝向下方)堆積金屬。
使保護構件19擴張後，使內側環76及外側環78相對地移動成相靠近，以將保護構件19夾入內側環76的外周與外側環78的內周之間。藉此，可將保護構件19在已擴張的狀態下藉由內側環76及外側環78而固定。
之後，在外側環78與滾輪74之間的位置上沿著外側環形78的外周將保護構件19裁切成圓形，而形成環圈單元80(參照圖17(B))。藉此，結束擴張步驟(S35)。
在擴張步驟(S35)之後，利用上述之濺鍍裝置等來進行金屬膜被覆步驟(S40)。在金屬膜被覆步驟(S40)中，是將環圈單元80配置於保持工作台上，以使保護構件19的背面19b接觸於例如濺鍍裝置的保持工作台的表面。
並且，使用濺鍍裝置，在半導體器件21的背面11e及側面11f等形成金屬膜23。圖17(B)是顯示金屬膜被覆步驟(S40)的圖。再者，將第4實施形態的附金屬膜23之半導體器件21的製造方法的流程圖顯示於圖18。在第4實施形態中，是與第3實施形態同樣，在金屬膜被覆步驟(S40)後，依序進行黏著膠帶貼附步驟(S50)以後的步驟。
另外，上述實施形態之構造、方法等，只要在不脫離本發明的目的之範圍下，均可適當變更而實施。 例如，亦可將第4實施形態中的擴張步驟(S35)適用於第1及第2實施形態。
又，在第1實施形態至第4實施形態以及第3實施形態的第1及第2變形例中，雖然是從具有半導體基板11c及功能層15c的被加工物來製造出附金屬膜23之半導體器件21，但是在被加工物為WL-CSP晶圓或樹脂封裝基板的情況下，亦可從被加工物來製造附金屬膜23之半導體封裝器件。
11a:正面(第1面)
11c:半導體基板
11e:背面
11f:側面
15b:凸塊(突起電極)
15d:電極
15e:低介電常數絕緣體層
19:保護構件
21:半導體器件
23:金屬膜
25:框架
27:黏著膠帶
29:框架單元
S40:金屬膜被覆步驟
S50:黏著膠帶貼附步驟
S60:保護構件去除步驟

Claims (13)

  1. 一種附金屬膜之半導體器件的製造方法，其特徵在於具備以下步驟：切割溝形成步驟，在具有第1面、及與該第1面為相反側的第2面的被加工物的該第1面形成深度超過該被加工物的成品厚度的切割溝，前述第1面在以配置成格子狀之複數條分割預定線所區劃出的各區域中設置有半導體元件的電極，前述切割溝是使切割刀片切入被加工物的該第1面，且沿著該分割預定線而形成；保護構件貼附步驟，在該切割溝形成步驟之後，將保護構件貼附在該被加工物的該第1面；磨削步驟，以工作夾台隔著該保護構件來保持該被加工物並將該第2面側磨削到該被加工物的厚度成為前述成品厚度為止，藉此將該被加工物分割成複數個半導體器件；金屬膜被覆步驟，在該磨削步驟之後，對該第1面側貼附有該保護構件的該複數個半導體器件的每一個的側面及背面直接被覆金屬膜；及保護構件去除步驟，在該金屬膜被覆步驟之後，從該第1面側去除該保護構件，前述製造方法更具備以下步驟：保護膜被覆步驟，在該切割溝形成步驟之前以保護膜被覆該第1面側，保護膜去除步驟，在該保護構件去除步驟之後去除該保護膜， 在該保護構件貼附步驟中使該保護構件密合於該保護膜，及雷射加工溝形成步驟，在該保護膜被覆步驟之後且在該切割溝形成步驟之前，對形成有該保護膜的該被加工物的該第1面側照射雷射光束，而在該保護膜沿著該分割預定線形成寬度比該切割溝更粗的雷射加工溝。
  2. 如請求項1之附金屬膜之半導體器件的製造方法，其更具備碎屑去除步驟，前述碎屑去除步驟是在該雷射加工溝形成步驟或該切割溝形成步驟之後，且在該保護構件貼附步驟之前，以蝕刻氣體處理該被加工物，而去除附著在該雷射加工溝以及該切割溝的至少任一個上的碎屑。
  3. 如請求項1之附金屬膜之半導體器件的製造方法，其更具備黏著膠帶貼附步驟，前述黏著膠帶貼附步驟是在該金屬膜被覆步驟之後且在該保護構件去除步驟之前，將黏著膠帶直接貼附到該複數個半導體器件的該金屬膜。
  4. 如請求項1之附金屬膜之半導體器件的製造方法，其中前述被加工物包含半導體基板，且前述金屬膜是直接接觸前述半導體基板。
  5. 如請求項4之附金屬膜之半導體器件的製造方法，其中前述半導體基板包含矽。
  6. 如請求項4之附金屬膜之半導體器件的製造方法，其中前述半導體基板包含砷化鎵。
  7. 如請求項4之附金屬膜之半導體器件的製造方法，其中前述半導體基板包含碳化矽。
  8. 一種附金屬膜之半導體器件的製造方法，其特徵在於具備以下步驟：切割溝形成步驟，在具有第1面、及與該第1面為相反側的第2面的被加工物的該第1面形成深度超過該被加工物的成品厚度的切割溝，前述第1面在以配置成格子狀之複數條分割預定線所區劃出的各區域中設置有半導體元件的電極，前述切割溝是使切割刀片切入被加工物的該第1面，且沿著該分割預定線而形成；保護構件貼附步驟，在該切割溝形成步驟之後，將保護構件貼附在該被加工物的該第1面；磨削步驟，以工作夾台隔著該保護構件來保持該被加工物並將該第2面側磨削到該被加工物的厚度成為前述成品厚度為止，藉此將該被加工物分割成複數個半導體器件；金屬膜被覆步驟，在該磨削步驟之後，對該第1面側貼附有該保護構件的該複數個半導體器件的每一個的側面及背面直接被覆金屬膜；及保護構件去除步驟，在該金屬膜被覆步驟之後，從該第1面側去除該保護構件，前述製造方法更具備以下步驟：保護膜被覆步驟，在該切割溝形成步驟之前以保護膜被覆該第1面側，保護膜去除步驟，在該保護構件去除步驟之後去除該 保護膜，在該保護構件貼附步驟中使該保護構件密合於該保護膜，雷射加工溝形成步驟，在該保護膜被覆步驟之後且在該切割溝形成步驟之前，對形成有該保護膜的該被加工物的該第1面側照射雷射光束，而沿著該分割預定線形成寬度比該切割溝更粗的雷射加工溝，及保護膜去除線形成步驟，在該保護膜被覆步驟之後且在該雷射加工溝形成步驟之前，沿著該分割預定線對該保護膜照射對該保護膜具有吸收性之波長的雷射光束，藉此形成將該保護膜沿著該分割預定線以比該切割溝及該雷射加工溝都更粗的寬度來去除的保護膜去除線。
  9. 一種附金屬膜之半導體器件的製造方法，其特徵在於具備以下步驟：切割溝形成步驟，在具有第1面、及與該第1面為相反側的第2面的被加工物的該第1面形成深度超過該被加工物的成品厚度的切割溝，前述第1面在以配置成格子狀之複數條分割預定線所區劃出的各區域中設置有半導體元件的電極，前述切割溝是使切割刀片切入被加工物的該第1面，且沿著該分割預定線而形成；保護構件貼附步驟，在該切割溝形成步驟之後，將保護構件貼附在該被加工物的該第1面該保護構件是具有擴展性的黏著膠帶；磨削步驟，以工作夾台隔著該保護構件來保持該被加 工物並將該第2面側磨削到該被加工物的厚度成為前述成品厚度為止，藉此將該被加工物分割成複數個半導體器件；擴張步驟，在該磨削步驟之後，擴張該保護構件，而將一個個的半導體器件的間隔擴大，金屬膜被覆步驟，在該擴張步驟之後，對該第1面側貼附有該保護構件的該複數個半導體器件的每一個的側面被覆金屬膜；及保護構件去除步驟，在該金屬膜被覆步驟之後，從該第1面側去除該保護構件。
  10. 如請求項9之附金屬膜之半導體器件的製造方法，其中前述被加工物包含半導體基板，且前述金屬膜是直接接觸前述半導體基板。
  11. 如請求項10之附金屬膜之半導體器件的製造方法，其中前述半導體基板包含矽。
  12. 如請求項10之附金屬膜之半導體器件的製造方法，其中前述半導體基板包含砷化鎵。
  13. 如請求項10之附金屬膜之半導體器件的製造方法，其中前述半導體基板包含碳化矽。
TW108139317A 2018-11-06 2019-10-30 附金屬膜之半導體器件的製造方法 TWI842762B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018209003A JP7184458B2 (ja) 2018-11-06 2018-11-06 金属膜付き半導体デバイスの製造方法
JP2018-209003 2018-11-06

Publications (2)

Publication Number Publication Date
TW202018828A TW202018828A (zh) 2020-05-16
TWI842762B true TWI842762B (zh) 2024-05-21

Family

ID=70458915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139317A TWI842762B (zh) 2018-11-06 2019-10-30 附金屬膜之半導體器件的製造方法

Country Status (7)

Country Link
US (1) US11164783B2 (zh)
JP (1) JP7184458B2 (zh)
KR (1) KR20200052233A (zh)
CN (1) CN111146084A (zh)
DE (1) DE102019217089A1 (zh)
SG (1) SG10201910166WA (zh)
TW (1) TWI842762B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置
KR102583127B1 (ko) * 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
US11612965B2 (en) * 2020-03-27 2023-03-28 Integrated Silicon Solution Inc. Method of forming package structure
KR20230012452A (ko) * 2020-05-18 2023-01-26 린텍 가부시키가이샤 반도체 장치의 제조 방법
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法
US11889742B2 (en) * 2020-11-04 2024-01-30 Samsung Display Co., Ltd. Apparatus of manufacturing display device and method of manufacturing display device
KR102457876B1 (ko) * 2020-11-26 2022-10-24 한미반도체 주식회사 레이저 가공 방법
CN112935579A (zh) * 2021-01-29 2021-06-11 大族激光科技产业集团股份有限公司 一种激光切膜设备
CN113690129A (zh) * 2021-09-14 2021-11-23 江苏天企奥科技有限公司 一种高精度压电式传感器用石英晶片制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
US20080213978A1 (en) * 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
TW201739032A (zh) * 2016-04-28 2017-11-01 台灣積體電路製造股份有限公司 封裝結構
US20180158713A1 (en) * 2016-12-06 2018-06-07 Panasonic Intellectual Property Management Co., Ltd. Element chip manufacturing method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
US6804086B2 (en) * 2000-04-27 2004-10-12 Seagate Technology Llc Unitary crystalline slider with edges rounded by laser ablation
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法
JP2004119468A (ja) * 2002-09-24 2004-04-15 Disco Abrasive Syst Ltd ウエーハレベルパッケージの分割方法
US20060088984A1 (en) * 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
JP2013149900A (ja) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd 被加工物の分割方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
TWI657510B (zh) * 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
JP2017079291A (ja) * 2015-10-21 2017-04-27 株式会社ディスコ ウエーハの加工方法
JP6989269B2 (ja) * 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
JP6665048B2 (ja) * 2016-06-29 2020-03-13 株式会社ディスコ デバイスのパッケージ方法
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
WO2019017226A1 (ja) * 2017-07-20 2019-01-24 三井化学東セロ株式会社 電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
US20080213978A1 (en) * 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
TW201739032A (zh) * 2016-04-28 2017-11-01 台灣積體電路製造股份有限公司 封裝結構
US20180158713A1 (en) * 2016-12-06 2018-06-07 Panasonic Intellectual Property Management Co., Ltd. Element chip manufacturing method

Also Published As

Publication number Publication date
JP7184458B2 (ja) 2022-12-06
KR20200052233A (ko) 2020-05-14
US11164783B2 (en) 2021-11-02
DE102019217089A1 (de) 2020-05-07
JP2020077709A (ja) 2020-05-21
CN111146084A (zh) 2020-05-12
US20200144120A1 (en) 2020-05-07
SG10201910166WA (en) 2020-06-29
TW202018828A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
TWI842762B (zh) 附金屬膜之半導體器件的製造方法
TW201643957A (zh) 晶圓的分割方法
JP7418905B2 (ja) ワークピースの加工方法
TWI783139B (zh) 晶圓的加工方法
TWI780318B (zh) 晶圓的加工方法
TWI846946B (zh) 晶圓加工方法
JP7442927B2 (ja) チップの製造方法
JP7353712B2 (ja) ウェーハの加工方法
JP7061022B2 (ja) ウェーハの加工方法
JP2020102588A (ja) ウェーハの加工方法
JP2020061459A (ja) ウェーハの加工方法
KR102461442B1 (ko) 피가공물의 가공 방법
KR102721338B1 (ko) 웨이퍼의 가공 방법
KR102721337B1 (ko) 웨이퍼의 가공 방법
JP2023038555A (ja) 基板の分割方法
JP2020061463A (ja) ウェーハの加工方法
TW202410169A (zh) 晶圓之加工方法
KR20200067103A (ko) 웨이퍼의 가공 방법
JP2020061500A (ja) ウェーハの加工方法