TWI657510B - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI657510B
TWI657510B TW104129591A TW104129591A TWI657510B TW I657510 B TWI657510 B TW I657510B TW 104129591 A TW104129591 A TW 104129591A TW 104129591 A TW104129591 A TW 104129591A TW I657510 B TWI657510 B TW I657510B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
semiconductor device
manufacturing
sealing
Prior art date
Application number
TW104129591A
Other languages
English (en)
Other versions
TW201626471A (zh
Inventor
森弘就
渡部格
西谷佳典
Original Assignee
日商住友電木股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電木股份有限公司 filed Critical 日商住友電木股份有限公司
Publication of TW201626471A publication Critical patent/TW201626471A/zh
Application granted granted Critical
Publication of TWI657510B publication Critical patent/TWI657510B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明之半導體裝置之製造方法包含如下步驟：準備構造體，該構造體具備黏著構件及貼附於黏著構件之黏著面之半導體晶圓，且對黏著構件之黏著面貼附有半導體晶圓之電路形成面；於在半導體晶圓之電路形成面貼附有黏著構件之狀態下，沿著半導體晶圓之切割區域，對半導體晶圓之與電路形成面相反側之面形成複數個特定寬度之切口；使處於流動狀態之半導體密封用樹脂組成物接觸於半導體晶圓，而將半導體密封用樹脂組成物填充於切口內，並且藉由半導體密封用樹脂組成物將半導體晶圓之與電路形成面相反側之面覆蓋密封；及使半導體密封用樹脂組成物硬化。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於一種半導體裝置之製造方法及半導體裝置。
於目前之半導體裝置之製造製程中，將經單片化之半導體晶片個別地利用密封樹脂進行密封。作為此種技術，例如有專利文獻1記載之技術。該文獻中記載有如下內容：藉由筒夾(collet)拾取半導體晶片並構裝於基板之後，使用半導體密封用環氧樹脂藉由轉移成形法將半導體晶片個別地進行密封(專利文獻1)。
於專利文獻2記載有自半導體晶圓將晶片單片化之技術。具體而言，於半導體晶圓之主面藉由半切割形成槽。藉由對背面進行研磨，而將由半導體構成之晶片進行單片化。經單片化之晶片於基底之半導體露出於表面之狀態下被拾取，然後進行晶片接合(die bonding)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開平9-107046號公報
[專利文獻2]日本特開2011-210927號公報
然而，於上述文獻記載之半導體封裝之製造製程中，由於將各半導體晶片個別地進行密封，故而於生產性之方面具有改善之餘地。
又，發明人進行了研究，結果明白於藉由筒夾拾取晶片時，晶片會產生破裂(碎裂(chipping))。即，上述文獻記載之技術於可靠性之方面具有改善之餘地。
本發明人進一步進行了研究，結果發現：藉由在拾取半導體晶片時對半導體晶片之表面進行保護，可抑制碎裂。基於此種見解進一步進行了潛心研究，結果藉由將複數個半導體晶片一體化而成之構造體進行一次性密封，並且於鄰接晶片之間進行分割，可獲得側面及背面(與電路形成面相反側)被密封材層覆蓋之半導體晶片。而且發現：於該半導體晶片中，處理時之碎裂受到抑制，從而完成本發明。
根據本發明，可提供一種半導體裝置之製造方法，其包含如下步驟：準備構造體，該構造體具備黏著構件及貼附於上述黏著構件之黏著面之半導體晶圓，且對上述黏著構件之黏著面貼附有上述半導體晶圓之電路形成面；於在上述半導體晶圓之電路形成面貼附有上述黏著構件之狀態下，沿 著上述半導體晶圓之切割區域，對上述半導體晶圓之與電路形成面相反側之面形成複數個特定寬度之切口；使處於流動狀態之半導體密封用樹脂組成物接觸於上述半導體晶圓，而將上述半導體密封用樹脂組成物填充於上述切口內，並且藉由上述半導體密封用樹脂組成物將上述半導體晶圓之與電路形成面相反側之面覆蓋密封；及使上述半導體密封用樹脂組成物硬化。
根據本發明，可提供一種半導體裝置之製造方法，其包含如下步驟：準備步驟：準備主面形成有電路之半導體晶圓；貼附步驟：將上述半導體晶圓貼附於接著層；切口步驟：於貼附於上述接著層之狀態之上述半導體晶圓沿著切割區域形成複數個切口；密封步驟：於將上述半導體晶圓之上述主面貼附於上述接著層之狀態下，將複數個上述切口及上述半導體晶圓一次性密封，藉此於上述切口之內部及上述半導體晶圓之背面上形成由半導體密封用樹脂組成物構成之密封材層；及分割步驟：將上述密封材層沿著上述切割區域進行分割，藉此獲得複數個於側面及上述背面形成有上述密封材層之半導體晶片。
根據本發明，可提供一種半導體裝置，該半導體裝置具備：半導體晶片：於主面形成有電路；凸塊：形成於該主面；及 密封材層：覆蓋該半導體晶片之側面及與該主面相反側之背面，上述半導體晶片之側壁面之一部分未被上述密封材層之側壁面覆蓋而露出。
根據本發明，可提供一種可靠性及生產性優異之半導體裝置之製造方法，並且可提供一種於可靠性方面得到改善之半導體裝置。
1‧‧‧半導體晶圓
2‧‧‧銲點凸塊
3‧‧‧主面
4‧‧‧背面
5‧‧‧半導體晶片
6‧‧‧架橋部
7‧‧‧構造體
8‧‧‧半導體裝置
9‧‧‧側面
10‧‧‧保護膜
13‧‧‧第1切割線
14‧‧‧第2切割線
15‧‧‧半導體晶片區域
20‧‧‧切口
30‧‧‧切割膜
40、44‧‧‧密封材層
41‧‧‧密封材層之頂面
43‧‧‧密封材層之側壁面(側面)
45‧‧‧密封材層之與頂面相反側之面
49‧‧‧半導體密封用樹脂組成物
50‧‧‧脫模膜
L1‧‧‧切口寬度
L3‧‧‧分割寬度
上述目的及其他目的、特徵及優勢可藉由以下所述之較佳實施形態及其所附加之以下圖式變得更加明確。
圖1係表示本實施形態之半導體裝置一例之剖視圖。
圖2係表示本實施形態之半導體裝置一例之剖視圖。
圖3係表示本實施形態之半導體裝置一例之剖視圖。
圖4係用以說明本實施形態之半導體裝置之製造方法一例的步驟剖視圖。
圖5係用以說明本實施形態之半導體裝置之製造方法一例的步驟剖視圖。
圖6係用以說明本實施形態之半導體裝置之製造方法一例的步驟剖視圖。
圖7係表示本實施形態之半導體裝置一例之剖視圖。
圖8係用以說明本實施形態之半導體裝置之製造方法一例的步驟剖視圖。
圖9係表示本實施形態之半導體裝置之製造方法中之切割區域的上面概念圖。
圖10係用以說明本實施形態之半導體裝置之製造方法一例的步驟剖視圖。
以下，使用圖式對本發明之實施形態進行說明。再者，於所有圖式中，對於相同之構成要素標註相同之符號，並適當省略說明。
<第1實施形態>
針對本實施形態之半導體裝置之製造方法進行說明。
本實施形態之半導體裝置8之製造方法可包含如下步驟：準備構造體7，該構造體7具備黏著構件10(接著層)、及貼附於黏著構件10之黏著面之半導體晶圓1，且對黏著構件10之黏著面貼附有半導體晶圓1之電路形成面；於在半導體晶圓1之電路形成面貼附有黏著構件10之狀態下，沿著半導體晶圓1之切割區域，對半導體晶圓1之與電路形成面相反側之面形成複數個特定寬度之切口20；使處於流動狀態之半導體密封用樹脂組成物49接觸於半導體晶圓1，而將半導體密封用樹脂組成物49填充於切口20內，並且藉由半導體密封用樹脂組成物49將半導體晶圓1之與電路形成面相反側之面覆蓋密封；及使半導體密封用樹脂組成物49硬化。
於本實施形態之半導體裝置之製造方法中，可獲得如下之半導體裝置8：可於半導體晶片5之與電路形成面(主面3)相反側之面(背面4)及側面9經半導體密封用樹脂組成物之硬化體(密封材層40)覆蓋保 護之狀態下，藉由筒夾進行拾取。藉此，於藉由筒夾等搬送裝置進行拾取時，可防止搬送裝置直接接觸於半導體晶片5，或於筒夾等搬送裝置接觸到半導體晶片5時，可利用半導體密封用樹脂組成物之硬化體(密封材層40)緩和對半導體晶片5施加之衝擊。因此，根據本實施形態之製造方法，可將因藉由筒夾等搬送裝置拾取半導體晶片5時所施加之衝擊而導致半導體晶片5破損(碎裂)之情況防患於未然。因此，可實現具有可靠性優異之構造之半導體裝置。
此處，於專利文獻2記載之經單片化之半導體晶片中，其側面或背面(與形成有凸塊之面相反側之面)並不受保護，為基底之半導體材露出之狀態。經本發明人之研究明白若於該表面露出之狀態下實施拾取或運送等處理，則於該半導體晶片中產生碎裂之可能性高。
相對於此，於本實施形態之製造製程中，可於在半導體晶片5之側面9及背面4(與主面3相反側之面)形成有密封材層40之狀態下對半導體晶片5進行處理。藉此，可抑制於拾取或運送時所產生之碎裂。因此，根據本實施形態之半導體裝置之製造方法，較習知之製造製程，可獲得可靠性優異之半導體裝置8。
又，根據本實施形態之半導體裝置之製造方法，可於單片化之後將複數個半導體晶片5一次性進行樹脂密封。因此，可使半導體裝置8之生產性提昇。
因此，於本實施形態中，可實現可兼顧可靠性及生產性之半導體裝置之製造方法。
以下，針對半導體裝置之製造方法之各步驟進行說明。
圖4、5係用以說明本實施形態之半導體裝置8之製造方法一例之步驟剖視圖。
如上述圖4、5所示，本實施形態之半導體裝置之製造方法係藉由半導體晶圓級製程而實施。即，本實施形態之半導體裝置之製造方法可包含如下步驟：準備步驟：準備於主面3形成有電路之半導體晶圓1；貼附步驟：將半導體晶圓1貼附於接著層(保護膜10)；切口步驟：於貼附於接著層(保護膜10)之狀態之半導體晶圓1沿著切割區域形成複數個切口20；密封步驟：於將半導體晶圓1之主面3貼附於接著層(保護膜10)之狀態下，將複數個切口20及半導體晶圓1一次性進行密封，藉此於切口20之內部及半導體晶圓之背面4上形成由半導體密封用樹脂組成物構成之密封材層40；及分割步驟：將密封材層40沿著切割區域進行分割，藉此獲得複數個於側面9及背面4形成有密封材層40之半導體晶片5。
於本實施形態中，半導體晶圓1例如可使用矽基板上形成有單層或多層配線層者。於半導體晶圓1中，將形成有配線層之側之面稱為電路形成面(主面3)進行說明。
於本實施形態中，作為上述接著層，可使用數層同種類或不同種類之接著層。例如，作為接著層，於各種操作目的下，亦可使用保護膜10、切割膜30等。黏著構件(例如，保護膜10)可為黏著帶單獨體，亦可為於支持基材上形成有黏著層者。保護膜10可保護半導體晶圓1免受衝擊等。轉印構件可於維持半導體晶片5之配置不變之情況下將向接著層之接著面自主面3向背面4，或自背面4向主面3地變更為相反側。
又，關於本實施形態之製造方法之各步驟中使用之切割膜 30、保護膜10及脫模膜50之詳細情況，於下文進行敍述。
首先，準備於主面3形成有電路之半導體晶圓1。如圖4(a)所示，準備於整個電路形成面(主面3)形成有複數個外部連接用之凸塊(焊接凸塊2)之半導體晶圓1。於本實施形態中，所謂晶圓，於俯視下可為圓形形狀，亦可為矩形形狀。該晶圓意指薄層之板形狀，只要至少具有可切取複數個晶片之程度之面積，則並無特別限定。
繼而，將半導體晶圓1貼附於接著層(保護膜10)。如圖4(b)所示，為了保護所準備之半導體晶圓1之電路形成面(主面3)，對該電路形成面貼附保護膜10，藉由保護膜10覆蓋該電路形成面之整個面。藉此，可於後述之對半導體晶圓1之與電路形成面相反側之面進行研磨時，防止因對電路形成面施加之衝擊而導致搭載於該電路形成面之電子零件等破損之情況。
繼而，如圖4(c)所示，將貼附有保護膜10之半導體晶圓1之與電路形成面(主面3)相反側之面(背面4)去除。藉此，將半導體晶圓1之膜厚減薄。例如，可藉由化學機械研磨(CMP)等對半導體晶圓1之背面4進行研磨。具體而言，將貼附有保護膜10之狀態之半導體晶圓1固定於研磨裝置上，以該半導體晶圓1之厚度成為特定厚度之方式對與電路形成面相反側之面進行研磨。
於本實施形態中，將膜厚減薄之步驟後之半導體晶圓1之膜厚之上限值例如可設為300μm以下，亦可設為200μm以下。藉此，可實現所獲得之半導體裝置之薄層化。另一方面，該膜厚之下限值並無特別限定，例如可設為100μm以上，亦可設為150μm以上。藉此，可充分地獲 得半導體晶圓1或半導體晶片5之機械強度。
近年來，對於搭載半導體裝置之電子機器，小型化及輕量化等要求正在提高。為了滿足此種要求，正進行半導體晶圓之薄層化。於近年來之將半導體晶圓進行薄層化之製程中，有如下傾向：因上述藉由筒夾等搬送裝置進行拾取時所施加之衝擊而導致半導體晶片破損之問題變得更加明顯。
然而，根據本實施形態之製造製程，即便於使用如上述般進行過薄層化之半導體晶圓1之情形時，亦可充分地抑制因藉由筒夾等搬送裝置進行拾取時所施加之衝擊而導致半導體晶片破損之情況。其原因在於：如上述般，可於在半導體晶片5之側面9及背面4(與主面3相反側之面)形成有密封材層40之狀態下對半導體晶片5進行處理。
又，於本實施形態之製造方法中，如上述般於貼附有保護膜10之狀態下對半導體晶圓1之與電路形成面相反側之面進行研磨，故而可有效地防止因研磨時產生之應力而導致搭載於半導體晶圓1之電路形成面之電子零件等破損之情況。
繼而，針對半導體晶圓之切口步驟進行說明。
圖9係表示於俯視下之半導體晶圓1之切割區域之上面概念圖。該上面概念圖雖與實際之製程不同，但可為了理解切割區域而使用。圖9之半導體晶圓1具有圓形形狀。第1切割線13位於與第2切割線14正交之方向。可沿著該等切割線進行切割。又，由第1切割線13及第2切割線14所劃分之區域為成為半導體晶片之半導體晶片區域15。藉由使切割區域之寬度變窄，可提高有效晶片數。圖9中之L1係指切割寬度(分割寬 度)。
本實施形態之切口步驟係於貼附於接著層(保護膜10)之狀態之半導體晶圓1沿著切割區域形成複數個切口。換言之，本實施形態係針對半導體晶圓1之一部分區域，於膜厚方向去除特定深度。藉此，於半導體晶圓1形成切口20。於形成切口20之後，切割殘留下之部分(架橋部6)可將鄰接之半導體晶片接合。即，半導體晶圓1之架橋部6係指自切口20之底面至主面3之區域。架橋部6於俯視下沿著切割區域而形成。藉由架橋部6，所有半導體晶片可互不隔開地進行一體化。藉此，可於不引起半導體晶片之位置偏移下實施一連串之密封步驟或分割步驟。
針對切口20之形成進行具體說明。如圖4(d)所示，保持將保護膜10貼附於電路形成面之狀態，沿著半導體晶圓1之切割區域，對半導體晶圓1之與電路形成面相反側之面形成複數個特定寬度之切口20。即，保持將保護膜10貼附於電路形成面之狀態，自半導體晶圓1之與電路形成面相反側之面(背面4)對該半導體晶圓1進行半切。即，可於進行過薄膜處理之半導體晶圓1之背面4形成切口20。切口20之形成可使用切割刀片、雷射等。
再者，本實施形態中，由於可將製程進行簡化，故而對自半導體晶圓1之背面4側進行切割之步驟進行了說明，但並不限定於此，亦可自主面3側進行切割。於此情形時，於對半導體晶圓1進行薄層化處理之後，進行將接著層自半導體晶圓1之主面3更換貼附至背面4之轉印步驟。於轉印步驟後，可於主面3側形成切口。
切口寬度L1之下限值並無特別限定，例如可設為50μm以 上，亦可設為60μm以上。藉此，可對半導體晶片5之側面9上之密封材層40之膜厚進行調整。又，切口寬度L1之上限值並無特別限定，例如可設為300μm以下，亦可設為200μm以下，還可設為100μm以下。藉此，可提高有效晶片數。
另一方面，關於切口深度，只要鄰接之半導體晶片之間利用半導體晶片5之一部分(架橋部6)接合，則並無特別限定。切口20之深度之下限值例如可設為薄層化後之半導體晶圓1之50%以上，亦可設為60%以上。藉此，可將半導體晶片5之側面9上之密封材層40之形成區域擴大。另一方面，上述切口深度之上限值並無特別限定，例如可設為薄層化後之半導體晶圓1之80%以下，亦可設為70%以下。藉此，可提高架橋部6之強度，從而抑制於處理時半導體晶片5彼此產生位置偏移。
本實施形態之切口20較佳為於剖面觀察下等間隔地形成。一般而言，該切口20之寬度或深度係考慮形成該切口20後之半導體晶圓1之強度或電路配置等條件而進行設定。因此，切口20之寬度只要於半導體裝置8之設計階段中鑒於所述條件，以成為上述數值範圍內之方式適當設定即可。
此處，所謂切口20，係指藉由如下方式形成者，即保持將保護膜10貼附於電路形成面之狀態，沿著半導體晶圓1之切割區域，例如插入切割刀片，以不完全將半導體晶圓1切斷之方式停止上述切割刀片之動作。即，所謂切口20，係指於半導體晶圓1之厚度方向中，自半導體晶圓1之一面(主面3或背面4)對該半導體晶圓1進行半切而形成之槽。再者，上述所謂對半導體晶圓1進行半切，係指不將該半導體晶圓1完全地 切斷分離，以產生切割殘留之方式切削半導體晶圓1之厚度之5成至7成左右。藉由如此地形成切口20，可獲得於後述之步驟中進行單片化而獲得之半導體晶片5藉由對半導體晶圓1形成切口20時未被完全切斷而殘存之部位而相互連結之狀態之構造體7。
繼而，針對半導體晶圓之一次性密封步驟進行說明。
於將半導體晶圓1之主面3貼附於接著層(保護膜10)之狀態下，將複數個切口20及半導體晶圓1一次性密封。換言之，可於鄰接之半導體晶片利用架橋部6相互結合之狀態下，將複數個半導體晶片一體化而成之構造體一次性密封。藉此，可於切口20之內部及半導體晶圓1之背面4上形成由半導體密封用樹脂組成物構成之密封材層40。
具體而言，如圖4(e)所示，於支持基材上準備液狀之半導體密封用樹脂組成物。例如，於脫模膜50(支持基材)上配置藉由進行熔融而處於流動狀態之半導體密封用樹脂組成物49。即，使脫模膜50上之處於流動狀態之半導體密封用樹脂組成物49與主面3接著於保護膜10之半導體晶圓1之背面4對向配置。
繼而，如圖5(a)所示，將藉由設為熔融狀態等可流動之狀態而處於流動狀態之半導體密封用樹脂組成物49壓接於半導體晶圓1之與電路形成面相反側之面(背面4)。然後，利用加熱處理使半導體密封用樹脂組成物49硬化，藉此可形成密封材層40。藉此，將半導體密封用樹脂組成物49填充於切口20內，並且藉由半導體密封用樹脂組成物49將半導體晶圓1之與電路形成面相反側之面(背面4)覆蓋密封。即，可利用密封材層40填補形成於半導體晶圓1之切口20，並且於半導體晶圓1之與電路 形成面相反側之面(背面4)之整個面形成密封材層40。
又，於半導體晶圓1之側壁面上亦形成有密封材層40。換言之，以於俯視下覆蓋半導體晶圓1之側壁面之外周之方式形成密封材層40。
於本實施形態中，可於利用筒夾拾取所製作之半導體晶片5時，藉由半導體密封用樹脂組成物之硬化體(密封材層40)保護受該筒夾吸附之部位。藉此，可於利用半導體密封用樹脂組成物49之硬化體覆蓋保護半導體晶片5之與電路形成面相反側之面及側面之狀態下，利用筒夾等搬送裝置拾取所獲得之半導體晶片5。因此，根據本實施形態之製造方法，可將因藉由筒夾等搬送裝置拾取半導體晶片5時所施加之衝擊而導致該半導體晶片5破損的可能性防患於未然。
如上所述，於本實施形態中，可於半導體晶圓1之一面(例如，主面3)貼附於接著層(相同之保護膜10)之狀態下實施上述包含貼附步驟、切口步驟及密封步驟之一連串步驟。藉此，可簡化本實施形態之製造製程，故而可提高生產性。
此處，所謂處於流動狀態之半導體密封用樹脂組成物49，可為處於熔融狀態之熱硬化性樹脂組成物，亦可為液狀之樹脂組成物，還可為成形為膜狀或片狀之樹脂組成物處於軟化狀態者。作為半導體密封用樹脂組成物49之配置方法，可積層配置由半導體密封用樹脂組成物構成之膜，亦可藉由灌注(potting)而配置由半導體密封用樹脂組成物構成之糊。
此處，針對利用半導體密封用樹脂組成物49將切口20及半導體晶圓1進行密封之步驟，舉使用固形之顆粒狀樹脂組成物作為半導體 密封用樹脂組成物之情形為例進行詳細說明。
使用半導體密封用樹脂組成物49將半導體晶片5進行密封之方法並無特別限定，可列舉轉移成形法、壓縮成形法、射出成形法、層壓法等，較佳為不易使已固定之半導體晶片5產生位置偏移之壓縮成形法。又，於進行壓縮成形將半導體晶片5進行密封之情形時，可使用粉粒狀之樹脂組成物進行樹脂密封。再者，關於半導體密封用樹脂組成物49之詳細情況，於下文進行敍述。
具體而言，於壓縮成形模具之上模與下模之間設置收容有顆粒狀樹脂組成物之樹脂材料供給容器。繼而，將貼附有接著層(保護膜10)之半導體晶圓1藉由如夾緊、吸附之類之固定手段固定於壓縮成型模具之上模與下模中之一者。以下，舉將半導體晶圓1以與電路形成面相反側之面面對樹脂材料供給容器之方式固定於壓縮成型模具之上模之情形為例進行說明。
繼而，於減壓下一面減小模具之上模與下模之間隔，一面藉由構成樹脂材料供給容器之底面之擋板(shutter)等樹脂材料供給機構將所稱量之顆粒狀樹脂組成物供給至下模所具備之下模腔內。於該模具之腔內必須預先靜置脫模膜50。藉此，顆粒狀樹脂組成物於下模腔內被加熱至特定溫度，其結果為，可準備熔融於脫模膜50上之處於流動狀態之半導體密封用樹脂組成物49。繼而，藉由使模具之上模與下模結合，使已熔融之處於流動狀態之半導體密封用樹脂組成物49對固定於上模之半導體晶圓1進行抵壓。藉此，可利用熔融狀態之半導體密封用樹脂組成物49填補形成於半導體晶圓1之切口20，並且可利用半導體密封用樹脂組成物49將半導體 晶圓1之與電路形成面相反側之面覆蓋。然後，一面保持使模具之上模與下模結合之狀態，一面使半導體密封用樹脂組成物49硬化。
此處，於進行壓縮成形之情形時，較佳為一面將模具內設為減壓下一面進行樹脂密封，若為真空條件下，則更佳。藉此，可對相鄰半導體晶片5間形成之間隔在不殘留未填充部分之情況下，良好地填充半導體密封用樹脂組成物49。
壓縮成形之成形溫度並無特別限定，較佳為50~200℃，尤佳為80~180℃。又，成形壓力並無特別限定，較佳為0.5~12MPa，尤佳為1~10MPa。進而，成形時間較佳為30秒~15分鐘，尤佳為1~10分鐘。藉由將成形溫度、壓力、時間設為上述範圍，可防止如下兩種情況：產生未填充熔融狀態之半導體密封用樹脂組成物49之部分；及半導體晶圓1產生位置偏移。
繼而，針對本實施形態之分割步驟進行說明。
作為上述分割步驟，可藉由將密封材層40沿著切割區域進行分割，而獲得複數個於側面9及背面4形成有密封材層40之半導體晶片5。
首先，如圖5(b)所示，將脫模膜50剝離。
繼而，如圖5(c)所示，於將保護膜10貼附於半導體晶圓1之狀態下，將填充於切口20之半導體密封用樹脂組成物49之硬化體(密封材層40)及半導體晶圓1切斷，而單片化成複數個被密封材層40密封之半導體晶片5。此時，保護膜10可與密封材層40一起切斷，亦可不切斷而保持橫跨貼附於複數個半導體晶片5之狀態，就使半導體裝置8之生產性提昇之觀點而言，於將半導體晶片5進行單片化時，較佳為保護膜10未被 切斷而可保持橫跨貼附於半導體晶片5之狀態。再者，上述半導體晶片5之單片化可使用切割刀片、雷射等。
繼而，如圖5(d)所示，將保護膜10自半導體裝置8剝離。藉此，可製作本實施形態之半導體裝置8。再者，保護膜10較佳於使與半導體裝置8之間之密接性降低後自該半導體晶片5剝離。具體而言，可列舉如下方法：藉由對保護膜10與半導體晶片5之接著部位例如進行紫外線照射或熱處理，使形成有該接著部位之保護膜10之黏著層劣化，藉此使密接性降低。
又，所獲得之半導體裝置8視需要亦可構裝於基板。再者，於將所製作之半導體裝置構裝於基板時，可使用覆晶接合機(flip chip bonder)或黏晶機等公知之裝置。
根據至目前為止之步驟，藉由將填充於切口20內部之半導體密封用樹脂組成物49之硬化體(密封材層40)及半導體晶圓1切斷，可單片化成複數個半導體晶片5。藉此，可獲得複數個半導體晶片5各自之與電路形成面(主面3)相反側之面(背面4)及側面9之中至少一部分被半導體密封用樹脂組成物49之硬化體(密封材層40)覆蓋之半導體裝置8。
根據以上，藉由本實施形態之半導體裝置之製造方法可獲得半導體裝置8。
根據本實施形態之製造方法，可獲得可於利用半導體密封用樹脂組成物之硬化體(密封材層40)覆蓋保護半導體晶片5之與電路形成面相反側之面及側面之狀態下藉由筒夾等搬送裝置進行拾取之半導體晶片5。藉此，可防止筒夾等搬送裝置直接接觸於半導體晶片5，並且於利用筒 夾等搬送裝置進行拾取時，可利用半導體密封用樹脂組成物之硬化體(密封材層40)緩和對半導體晶片5施加之衝擊。因此，根據本實施形態之製造方法，可將因藉由筒夾等搬送裝置進行拾取時所施加之衝擊而導致半導體晶片5破損之可能性防患於未然。即，根據本實施形態之製造方法，可緩和利用筒夾等搬送裝置進行吸附而拾取時對半導體晶片5施加之衝擊所帶來之影響。因此，根據本實施形態之製造方法，較習知之製造方法，可製造可靠性優異之半導體裝置8。又，根據本實施形態之製造方法，可將單片化後未配置於基板而獲得之複數個半導體晶片5一次性進行樹脂密封。因此，較習知之製造方法，可使生產效率大幅提昇。又，於將藉由本實施形態之製造方法所獲得之半導體裝置8構裝於基板之情形時，由於為密封材層40與基板隔開之構造，故而亦可抑制密封材層40與基板之間產生密接不良，從而可進一步提昇可靠性。
針對本實施形態之半導體裝置進行說明。
圖1~3係表示本實施形態之半導體裝置8一例之剖視圖。
如圖1~3所示，本實施形態之半導體裝置8具備半導體晶片5、設置於半導體晶片5之下表面(主面3)之銲點凸塊2及覆蓋半導體晶片5之頂面及側面之中至少一部分之密封材層40，銲點凸塊2整體或一部分露出。
具體而言，圖1所示之半導體裝置8具備：半導體晶片5：於主面3形成有電路；密封材層40：覆蓋半導體晶片5之側面9及背面4；及凸塊(銲點凸塊2)：俯視下，於半導體晶片5之周圍形成有密封材層40，僅形成於半導體晶片5之主面3區域上。如圖1所示，半導體晶片5之整個 背面4被密封材層40覆蓋。圖1所示之半導體裝置8可藉由在第1實施形態之製造步驟之圖4(d)中，對半導體晶圓1切出切口20直至不殘留架橋部6之深度而形成。即，作為第1實施形態之變化例，可形成自半導體晶圓1之背面4到達主面3之切口20。藉此，形成經單片化之半導體晶片。於此情形時，亦可切出切口直至保護膜10之內部。又，於形成切口20之後，亦可實施使鄰接之半導體晶片之間擴大之擴展步驟。例如，可使保護膜10向面內方向擴展，而將鄰接之半導體晶片之間隔擴大至特定之間隔。又，可使其向面內方向均等地擴展，亦可使其於加熱狀態下進行擴展。於擴展步驟，例如使用普通之延伸裝置。藉由擴展步驟，可將半導體裝置8之側面9上之密封材層40之膜厚進一步增厚，故而可實現可靠性優異之構造。
另一方面，於圖2所示之半導體裝置8中，於剖面觀察下，半導體晶片之右側側壁面之一部分亦可不被密封材層40之側壁面(側面43)覆蓋而露出。半導體晶片5之整個背面4被密封材層40覆蓋。圖2所示之半導體裝置8可利用第1實施形態之製造步驟中之圖5(d)之步驟獲得。該半導體裝置8形成於對應半導體晶圓1外緣部之位置。
另一方面，於圖3所示之半導體裝置8中，於剖面觀察下，半導體晶片之兩側側壁面之一部分亦可不被密封材層40之側壁面(側面43)覆蓋而露出。半導體晶片5之整個背面4被密封材層40覆蓋。圖3所示之半導體裝置8可利用第1實施形態之製造步驟中之圖5(d)之步驟獲得。該半導體裝置8形成於對應半導體晶圓1除外緣部以外之內部的位置。
以此方式露出之半導體晶片之壁面(側面9)對應於上述架橋部6之分割面(切割面)。該架橋部6係較被密封材層40覆蓋之半導體晶 片5之側面9突出之延伸部，可與主面3形成同一平面。該架橋部6亦可位於半導體晶片5之主面3側。例如，架橋部6可形成於俯視下覆蓋主面3之中形成有電路之電路形成面之外周圍之位置。進而，架橋部6亦可覆蓋主面3之電路形成面之外周圍之全周。架橋部6亦可設為主面3未形成電路之構造。藉由架橋部6，可抑制其內側之電路形成面於處理時碎裂。
又，圖2所示之密封材層40可覆蓋半導體晶片5之左側整個側壁面。該密封材層40之與頂面(面41)相反側之面45可與半導體晶片5之主面3構成同一平面。
本實施形態之半導體裝置8具備半導體晶片5之整個頂面(背面4)及側面9之中至少一部分被密封材層40覆蓋之半導體晶片5。藉此，即便於製造半導體裝置8時利用筒夾拾取半導體晶片5，亦可將該半導體晶片5破損之情況防患於未然。因此，藉由本實施形態之製造製程所獲得之半導體裝置8較習知之半導體裝置，可靠性優異。
又，於本實施形態中，半導體晶片5之整個下表面(主面3)露出。換言之，半導體晶片5之整個主面3未被密封材層40覆蓋。藉此，可設為半導體晶片5之銲點凸塊2未被密封材層40覆蓋而露出之構造。於此情形時，例如，半導體晶片5之主面3可與密封材層40之與頂面(面41)相反側之面45形成同一面。此處，所謂同一面，意指可容許製程上之不可避免之微凹凸的大致同一面。即，於圖1之半導體裝置8中，具有銲點凸塊2整體未被密封材層40覆蓋而露出之構造。
圖1~3之半導體裝置8均為構裝於基板時可實現密封材層40與基板不接觸而兩者隔開之構造者。即，於本實施形態中，密封材層40 可具有不密封至半導體晶片5所要構裝之構裝基板的構造。
根據本實施形態之半導體裝置8，將該半導體裝置8構裝於基板而成之構造不同於基板接合於密封材之習知之半導體裝置之構造。即，根據本實施形態，可實現密封材層40與構裝基板不會接觸而兩者隔開之構造。其結果為，可提供較習知之半導體裝置小型化之半導體裝置8。又，由於半導體裝置8為與基板接合於密封材之習知半導體裝置構造不同之構造，故而亦可不經由中介層(interposer)而對母板直接進行構裝。進而，由於半導體裝置8可實現密封材層40與基板不接觸而兩者隔開之構造，故而可解決於習知半導體裝置中所產生之基板與密封材之界面密接不良之問題。因此，可實現於可靠性之方面亦較習知半導體裝置優異之半導體裝置8。此外，由於半導體裝置8具備半導體晶片5之與電路形成面相反側之面及側面經半導體密封用樹脂組成物之硬化體(密封材層40)覆蓋保護之狀態之構成，故而於耐碎裂性之方面亦較習知之半導體裝置優異。
又，由於本實施形態之半導體裝置8為銲點凸塊2整體或一部分露出者，故而處理性優異，可使用於各種製程。具體而言，本實施形態之半導體裝置8可對母板、中介層及引線框架等各種基板進行構裝。
<第2實施形態>
針對第2實施形態之半導體裝置之製造方法進行說明。
圖6係用以說明本實施形態之半導體裝置之製造方法一例之圖。
第2實施形態於實施轉印步驟之方面與第1實施形態不同。可藉由實施轉印步驟將切割方向切換至相反面側。即，第2實施形態可自半導體晶圓1之主面3側實施分割步驟。
具體而言，如圖6所示，於利用流動狀態之半導體密封用樹脂組成物49填補形成於半導體晶圓1之切口20，並且利用半導體密封用樹脂組成物49將半導體晶圓1之與電路形成面相反側之面密封，且貼附有保護膜10之狀態下，於半導體晶圓1之與電路形成面相反側之面(背面4)之半導體密封用樹脂組成物之硬化體(密封材層40)上貼附切割膜30之後，將上述保護膜10剝離之後單片化成複數個半導體晶片5，於此方面與第1實施形態不同。
針對各步驟進行說明。
首先，以與第1實施形態相同之方式，如圖5(a)所示般將半導體晶圓1一次性密封。其中，利用切割膜30代替脫模膜50。藉此，獲得圖6(a)所示之構造體。即，利用處於流動狀態之半導體密封用樹脂組成物49填補形成於半導體晶圓1之切口20，並且利用半導體密封用樹脂組成物49將半導體晶圓1之與電路形成面相反側之面密封。然後，於貼附有保護膜10之狀態下，跨及半導體晶圓1之與電路形成面相反側之面的半導體密封用樹脂組成物之硬化體(密封材層40)之整個頂面(面41)貼附切割膜30。繼而，如圖6(b)所示，將保護膜10自半導體晶圓1剝離。如此，可實施將接著層之貼附面自主面3轉換至背面4之轉印步驟。
於本實施形態中，保護膜10較佳使該保護膜10與半導體晶圓1之間之密接性降低後自半導體晶圓1剝離。具體而言，可舉如下方法：藉由對保護膜10與半導體晶圓1之接著部位例如進行紫外線照射或熱處理，使形成該接著部位之保護膜10之黏著層劣化，藉此使密接性降低。
繼而，如圖6(c)所示，於將切割膜30貼附於半導體晶圓 1之狀態下，將填充於切口20之半導體密封用樹脂組成物49之硬化體(密封材層40)及半導體晶圓1切斷。本實施形態可自半導體晶圓1之主面3側進行切割。藉此，單片化成側面9及背面4被密封材層40覆蓋之複數個半導體晶片5。
繼而，如圖6(d)所示，將切割膜30自半導體裝置8剝離。藉此，可獲得具備與第1實施形態相同之構成之半導體裝置8。又，根據本實施形態，亦可獲得與第1實施形態相同之效果。
<第3實施形態>
針對第3實施形態之半導體裝置之製造方法進行說明。
圖8係用以說明本實施形態之半導體裝置之製造方法一例之圖。
第3實施形態之半導體裝置之製造方法於在露出之主面3上進而形成密封樹脂層之方面與第1實施形態不同。即，作為本實施形態之半導體裝置之製造方法，可包含如下步驟：於密封步驟後將形成於半導體晶圓1之背面4上之密封材層貼附於不同之接著層(切割膜30)，並且將半導體晶圓1之主面3上之接著層(保護膜10)去除；及於半導體晶圓1之主面3上形成密封材層44。藉此，可將半導體晶片5之背面4及主面3整個面分別利用密封材層40、44覆蓋。
針對各步驟進行說明。
首先，以與第2實施形態相同之方式獲得圖6(b)之構造體。於圖5(a)中，將半導體晶圓1利用密封材層40一次性密封。半導體晶圓1之主面3與保護膜10接合，其背面4與切割膜30接合。
繼而，如圖8(a)所示，自半導體晶圓1之主面3將保護 膜10剝離。於圖8(a)中，密封材層40可已硬化，亦可為B-階段狀態。於密封材層40為B-階段狀態之情形時，可使其與後述之密封材層44同時硬化。藉此，可將製造製程簡化。另一方面，於密封材層40已硬化之情形時，可實施將半導體晶圓1之架橋部6去除之步驟。藉此，可抑制經單片化之半導體晶片5產生位置偏移。
圖8(a)所示之密封材層40例如使用已完全硬化之狀態者。繼而，藉由自半導體晶圓1之主面3側實施切割等，將架橋部6去除。藉此，可於半導體晶圓1之主面3側形成沿著切割區域之槽。
繼而，如圖8(b)所示，於露出之半導體晶圓1之主面3上及上述槽內形成由半導體密封用樹脂組成物構成之樹脂層(密封材層44)。具體而言，於真空加壓條件下，將成形為膜狀之半導體密封用樹脂組成物設為軟化狀態之後，對半導體晶圓1之電路形成面抵壓處於軟化狀態之該半導體密封用樹脂組成物之膜，以半導體晶圓1之整個電路形成面(主面3)被密封材層44覆蓋之方式進行樹脂密封。然後，使密封材層44硬化。
繼而，如圖8(c)所示，自該半導體晶圓1之電路形成面側沿著切割區域將半導體晶圓1完全切斷(分割)。即，將填充於切口20之密封材層40進行分割。藉此，可單片化成複數個半導體晶片5。
藉由本實施形態之半導體裝置之製造方法，可獲得除半導體晶片5之與電路形成面相反側之面(背面4)及側面9以外，半導體晶片5之電路形成面(主面3)亦被密封材層44覆蓋之半導體裝置8(圖8(d))。又，根據本實施形態，亦可獲得與第1及第2實施形態相同之效果。
圖7係表示本實施形態之半導體裝置8一例之剖視圖。
圖7所示之半導體裝置8於半導體晶片5之整個下表面(主面3)被密封材層44覆蓋之方面與第1實施形態不同。然而，圖7所示之半導體裝置8亦與第1實施形態同樣地藉由密封材層40將半導體晶片5之頂面及側面之中至少一部分覆蓋。因此，圖7所示之半導體裝置8亦可與第1實施形態同樣地解決於習知半導體裝置中產生之問題，即因藉由筒夾拾取半導體晶片時所施加之衝擊而導致半導體晶片破損。因此，本實施形態之半導體裝置8於可靠性之方面可較習知半導體裝置優異。
此外，圖7所示之半導體裝置8亦與第1實施形態同樣地露出銲點凸塊2之一部分，故而於將該半導體裝置8構裝於基板時，亦可實現密封材層40與基板不接觸而兩者隔開之構造。
<第4實施形態>
針對第4實施形態之半導體裝置之製造方法進行說明。
圖10係用以說明本實施形態之半導體裝置之製造方法一例之圖。
於第4實施形態中，可實施使分割步驟中之分割寬度L3窄於切口步驟中之切口寬度L1之切割寬度狹小步驟。即，於第4實施形態中，於減小切割之分割寬度之方面與第1實施形態等其他形態不同。
首先，如圖4(b)所示，將半導體晶圓1之主面3貼附於保護膜10(接著層)。繼而，如圖4(d)所示，自半導體晶圓1之背面4側進行半切割。將於剖面觀察下因切口而形成之切口20之寬度設為切口寬度L1。然後，如圖5(b)所示，於將半導體晶圓1之主面3貼附於保護膜10之狀態下，將複數個切口20之內部及半導體晶圓1之背面4一次性密封。
於本實施形態中，可於準備步驟中於半導體晶圓1之主面3 形成銲點凸塊2，亦可於密封步驟後於主面3形成銲點凸塊2。
繼而，如圖5(c)所示，對位於鄰接之半導體晶片5彼此之間隙11之密封材層40沿著切割區域進行切割。將於剖面觀察下因切割而形成之間隙之寬度設為分割寬度L3。藉此，可獲得本實施形態之半導體裝置8。
於本實施形態中，作為切割方法，可使用刀片切割或雷射切割。又，作為變更切割寬度之方法，例如可使用減小刀片寬度，或減小雷射之照射徑，或將切割方法自刀片變更為雷射，或減少刀片之刃數之方法等。
藉由減小切割寬度，可對殘存於半導體晶片5之側面9上之密封材層40之膜厚之厚度進行調整。藉此，可將半導體晶片5之側面9上之密封材層40之膜厚充分地增厚。因此，可抑制處理時之碎裂，可實現提高半導體裝置可靠性之構造。又，為了增多半導體晶圓1之有效晶片數，即便於已縮小切口寬度L1之狀態下，亦可減小分割寬度L3。藉此，可增多有效晶片數，並且亦可提高上述可靠性。
於本實施形態中，切口寬度L1之下限值例如可設為50μm以上，亦可設為60μm以上。藉此，容易將半導體密封用樹脂組成物填充於半導體晶片5之間。切口寬度L1之上限值例如可設為300μm以下，亦可設為150μm以下，或亦可設為100μm以下。藉此，可增多半導體晶圓1之有效晶片數。
於本實施形態中，作為分割寬度L3，只要小於上述切口寬度L1，則並無特別限定。分割寬度L3之下限值例如可設為10μm以上， 亦可設為20μm以上。藉此，可提高切割之控制性。分割寬度L3之上限值例如可設為50μm以下，亦可設為40μm以下。藉此，可確保半導體晶片5之側面9上之密封材層40之膜厚。
<第5實施形態>
針對第5實施形態之半導體裝置之製造方法進行說明。
圖10係用以說明本實施形態之半導體裝置之製造方法一例之圖。
於第5實施形態中，於密封步驟之後包含於半導體晶圓1之主面3上形成外部連接用凸塊(銲點凸塊2)之步驟之方面與第1實施形態不同。即，第1實施形態係於形成凸塊之後實施第1分割步驟及一次性密封步驟，但第5實施形態係於實施切口步驟及一次性密封步驟之後形成凸塊。然後，實施分割步驟。藉此，不僅可於半導體晶片5之主面3，亦可於較該區域更外側形成配線層及凸塊。
以下，針對各步驟進行說明。
首先，如圖10(a)所示，準備於主面3形成有電路之半導體晶圓1。成為於主面3上(與未圖示之配線層一起)尚未形成銲點凸塊2之狀態之構造。繼而，例如將保護膜10貼附於半導體晶圓1之主面3。
繼而，如圖10(b)所示，實施上述切口步驟及一次性密封步驟。藉此，可於半導體晶圓1之背面4及切口20之內部形成密封材層40。
然後，將保護膜10剝離。此時，複數個半導體晶片5之主面3，及密封材層40之與頂面(面41)相反側之面45露出。該等主面3及面45可形成同一平面。
繼而，如圖10(c)所示，於該等半導體晶片5之主面3上 及密封材層40之面45上形成未圖示之配線層及銲點凸塊2。銲點凸塊2不僅可形成於主面3上，亦可形成於密封材層40之面45上。藉此，可將半導體晶片5之間距寬度擴大。然後，藉由實施上述分割步驟進行單片化。藉由以上，獲得圖10(d)所示之半導體裝置8。
針對本實施形態所使用之各構件之詳細情況進行說明。
以下，針對本實施形態之半導體密封用樹脂組成物49、切割膜30、轉印構件、保護膜10及脫模膜50之構成進行說明。
<半導體密封用樹脂組成物>
以下，針對半導體密封用樹脂組成物49為顆粒狀樹脂組成物之態樣詳細地進行說明，但並不限定於此。
本實施形態之顆粒狀樹脂組成物較佳含有環氧樹脂作為其構成材料。作為環氧樹脂，例如為1分子內具有2個以上環氧基之所有單體、低聚物、聚合物，對其分子量及分子結構並無特別限定。具體而言，可列舉：聯苯型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、茋型環氧樹脂、對苯二酚型環氧樹脂等結晶性環氧樹脂；甲酚酚醛清漆型環氧樹脂、苯酚酚醛清漆型環氧樹脂、萘酚酚醛清漆型環氧樹脂等酚醛清漆型環氧樹脂；含有伸苯基骨架之苯酚芳烷基型環氧樹脂、含有聯伸苯基骨架之苯酚芳烷基型環氧樹脂、含有伸苯基骨架之萘酚芳烷基型環氧樹脂等酚芳烷基型環氧樹脂；三苯酚甲烷型環氧樹脂、烷基改質三苯酚甲烷型環氧樹脂等3官能型環氧樹脂；二環戊二烯改質酚型環氧樹脂、萜烯改質酚型環氧樹脂等改質酚型環氧樹脂；含有三核之環氧樹脂等含有雜環之環氧樹脂等，該等之中，可使用1種或組合2種以上使用。
又，作為獲得顆粒狀樹脂組成物之方法，並無特別限定，例如可列舉如下方法：向由具有複數個小孔之圓筒狀外周部及圓盤狀底面構成之轉子之內側供給經熔融混練之樹脂組成物，使該樹脂組成物藉由使轉子旋轉而獲得之離心力通過小孔而獲得(以下，亦稱為「離心製粉法」)；將各原料成分利用混合機進行預混合後，藉由輥、捏合機或擠出機等混練機進行加熱混練，然後歷經冷卻、粉碎步驟製成粉碎物，並將該粉碎物使用篩進行粗粒及細粉之去除而獲得(以下，亦稱為「粉碎篩分法」)；將各原料成分利用混合機進行預混合後，使用螺桿頂端部設置有配置有複數個小孔之模嘴之擠出機進行加熱混練，並且將自配置於模嘴之小孔股線狀地擠出之熔融樹脂利用大致平行於模嘴面地滑動旋轉之切斷刀具進行切斷而獲得(以下，亦稱為「熱切割法」)等。任一方法均可藉由對混練條件、離心條件、篩分條件、切斷條件等進行選擇而獲得所欲之粒度分佈或顆粒密度。作為尤佳之製法，為離心製粉法，藉由離心製粉法而獲得之顆粒狀樹脂組成物可穩定地顯現出所欲之粒度分佈或顆粒密度，故而於運送路徑上之運送性或防止固著之方面較佳。又，離心製粉法可某種程度地使粒子表面平滑，故而不會有粒子彼此卡住，或與運送路面之摩擦阻力變大之情況，於防止向運送路徑之供給口之橋接(堵塞)、防止運送路徑上之滯留之方面亦較佳。又，離心製粉法係自熔融狀態使用離心力形成，故而成為粒子內某種程度地含有空隙之狀態，由於可某種程度地使顆粒密度降低，故而於壓縮成形之運送性方面有利。
另一方面，粉碎篩分法雖然必須對因篩分而產生之大量細粉及粗粒之處理方法進行研究，但由於篩分裝置等係於半導體密封用樹脂組 成物49之既有生產線中使用，故而於可將習知之生產線直接使用之方面較佳。又，粉碎篩分法由於粉碎前將熔融樹脂片材化時之片材厚之選擇、粉碎時之粉碎條件或篩網之選擇、篩分時之篩之選擇等用以顯現本發明之粒度分佈之可獨立控制之因素較多，故而於用以調整至所欲粒度分佈之手段之選項較多之方面較佳。又，熱切割法亦於例如以下方面較佳，即，可以將熱切割機構附加至擠出機之頂端之程度將習知之生產線直接利用。
<切割膜>
本實施形態之切割膜30，於將半導體晶圓1進行單片化時可保持不切斷而貼附於所獲得之半導體晶片5之狀態。該切割膜30只要為對半導體晶圓1進行接著且與半導體晶片5之位置偏移小者，則並無特別限定。作為切割膜30，例如亦可具有於支持膜上積層有黏著劑層之數層之積層構造。又，切割膜30亦可具有藉由加熱或紫外線照射使接著力變小之功能。藉此，可提高自被黏著體(半導體晶片5)之剝離性。
支持膜之構成材料並無特別限定，例如亦可含有選自由聚乙烯、聚丙烯、乙烯-丙烯共聚物、聚烯烴、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、聚偏二氯乙烯、氯乙烯共聚物、聚對酞酸乙二酯、聚對酞酸丁二酯(polybutylene terephthalate)、聚萘二甲酸乙二酯(polyethylene naphthalate)、聚胺甲酸酯、乙烯-乙酸乙烯酯共聚物、離子聚合物、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯共聚物、聚苯乙烯、乙烯-聚異戊二烯、聚碳酸酯、聚苯硫(polyphenylene sulfide)、聚醚醚酮、丙烯腈-丁二烯-苯乙烯共聚物、聚醯亞胺、聚醚醯亞胺、聚醯胺、氟樹脂等構成之群中之1種以上樹脂。
又，為了提高與黏著劑層之密接性，支持膜之表面可實施化學或物理表面處理。再者，於支持膜中，亦可於無損發明之效果之範圍內包含各種添加劑(填充材、塑化劑、抗氧化劑、難燃劑、抗靜電劑)。
又，作為切割保護膠帶之黏著劑層，可使用由含有丙烯酸系黏著劑、橡膠系黏著劑、乙烯基烷基醚系黏著劑、聚矽氧系黏著劑、聚酯系黏著劑等之第一樹脂組成物構成者，該等之中可使用丙烯酸系黏著劑。
<保護膜(黏著構件)>
繼而，保護膜10係於對半導體晶圓1之與電路形成面相反側之面進行研磨時保護電路形成面者。該保護膜10只要為對半導體晶圓1進行接著者，則並無特別限定，例如只要為使背面研磨膠帶及接著劑層積層而成之構成即可。又，保護膜10有時用作將半導體晶圓1進行單片化時之保護構件，有時為了使半導體密封用樹脂組成物49硬化而施加熱。因此，保護膜10較佳為兼備以下兩種特性之構成，即，可耐受為了使半導體密封用樹脂組成物49硬化而施加之熱之程度之耐熱性，及固定於保護膜10上之半導體晶片5不會脫離之程度之黏著性。
保護膜10係由背面研磨膠帶及接著劑層構成。再者，於背面研磨膠帶與接著劑層之間亦可設置脫模膜50。藉此，背面研磨膠帶與接著劑層之間之剝離變得容易。
接著劑層係由含有可進行交聯反應之樹脂及具有助焊劑活性之化合物的樹脂組成物構成。作為可進行交聯反應之樹脂，除了例如環氧樹脂、氧環丁烷樹脂、酚樹脂、(甲基)丙烯酸酯樹脂、不飽和聚酯樹脂、鄰苯二甲酸二烯丙酯樹脂、順丁烯二醯亞胺樹脂等分類為所謂之熱硬化性 樹脂者以外，亦可列舉具有羧基、環氧基等官能基之熱塑性樹脂等作為可進行交聯反應之樹脂。該等之中，可較佳地使用硬化性及保存性、硬化物之耐熱性、耐濕性、耐化學品性優異之環氧樹脂。
具有助焊劑活性之化合物只要為具有藉由加熱等將金屬氧化膜除去之效果者，則並無特別限定。例如可為活性松香、具有羧基之有機化合物等有機酸、胺、酚、醇、等本身具有助焊劑活性或具有助長助焊劑活性之作用之化合物。
作為該具有助焊劑活性之化合物，更具體而言，可舉分子中具有至少1個以上羧基及/或酚性羥基之化合物，該化合物可為液狀，亦可為固體。
又，作為背面研磨膠帶，只要為藉由例如聚乙烯、聚丙烯等聚烯烴、乙烯-乙酸乙烯酯共聚物、聚酯、聚醯亞胺、聚對酞酸乙二酯、聚氯乙烯、聚醯胺、聚胺基甲酸酯等製作而成之耐熱性或耐化學品性優異之膜，則可使用。背面研磨膠帶之厚度並無特別限定，通常可設為30~500μm。
<脫模膜50>
繼而，本實施形態之脫模膜50只要為具有優異之脫模性之構成，則並無特別限定，例如較佳為具有含聚酯樹脂材料之脫模層者。
本實施形態之脫模膜50為具有含聚酯樹脂材料之脫模層(第1脫模層)之脫模膜50。
於本實施形態之脫模膜50中，所謂脫模層，至少為於將該脫模膜50配置於對象物上時，形成相接於對象物之面(以下，亦表示為「脫模面」)之樹脂層，所謂聚酯樹脂，為多元羧酸(二羧酸)與多元醇(二醇) 之縮聚物，且為具有複數個羧基(-COOH)之化合物。
又，於本實施形態中，聚酯樹脂材料並無特別限定，例如可列舉：聚對酞酸乙二酯樹脂、聚對酞酸丁二酯樹脂、聚對苯二甲酸丙二酯(polytrimethylene terephthalate)樹脂、聚對苯二甲酸己二酯(polyhexamethylene terephthalate)樹脂等聚對苯二甲酸烷二酯(polyalkylene terephthalate)樹脂。該等之中，較佳為使用聚對酞酸丁二酯樹脂。
本實施形態之脫模膜50可為形成單層構造者，亦可為形成多層構造者。
以上，針對本發明之實施形態進行了敍述，但該等為本發明之例示，亦可採用除上述以外之各種構成。
又，上述實施形態中，舉於將半導體晶片5進行密封時使用顆粒狀半導體密封用樹脂組成物49進行壓縮成形之情形為例進行了說明，但亦可對半導體晶片5之與電路形成面相反側之面藉由旋轉塗佈法、印刷法、分配(dispense)法塗佈液狀之半導體密封用樹脂組成物49後使其乾燥，還可於加壓條件下對半導體晶片5之與電路形成面相反側之面抵壓成形為膜狀之處於軟化狀態之半導體密封用樹脂組成物49使其侵入，亦可利用毛細現象使液狀半導體密封用樹脂組成物49流入至鄰接之半導體晶片5間之間隔。
進而，上述實施形態中，舉使用電路形成面安裝有複數個銲點凸塊2之半導體晶圓1製造半導體裝置8之情形為例進行了說明，但亦可於使用電路形成面未安裝有複數個銲點凸塊2之半導體晶圓1製造半導體晶片5下表面之至少一部分未被密封材層40覆蓋之半導體裝置8之後步驟中，於半導體晶片5之電路形成面安裝銲點凸塊2後構裝於基板，還可 藉由打線接合將半導體晶片5與基板電連接。
又，於將半導體晶片5進行密封時，亦可使用由加工成片狀之半導體密封用樹脂組成物49構成之密封材(以下，表示為片狀密封材)，藉由以下方法進行層壓。
首先，將以輥形狀之形式而準備之片狀密封材安裝於真空加壓式貼合機之捲出裝置，並連接至捲取裝置。繼而，將貼附有保護膜10之半導體晶圓1運送至隔膜(彈性膜)式貼合機部。繼而，若於減壓下開始壓製，則片狀密封材會被加熱至特定溫度，成為熔融狀態，然後，藉由對熔融狀態之片狀密封材隔著隔膜進行壓製，而對半導體晶圓1進行抵壓，藉此可利用該片狀密封材填補形成於半導體晶圓1之切口20，並且可利用片狀密封材覆蓋半導體晶圓1之與電路形成面相反側之面。然後，歷時特定時間使片狀密封材硬化。藉此，可將半導體晶片5密封。
再者，於對片狀密封材要求更高精度之平坦性之情形時，亦可於利用隔膜式貼合機進行壓製之後，增加利用調整為高精度之平坦壓製裝置進行之壓製步驟加以成型。
於進行上述層壓成形時，利用隔膜(彈性膜)式貼合機部時之成形溫度較佳為50~120℃，進而較佳為80~110℃。又，利用隔膜(彈性膜)式貼合機部時之成形壓力較佳為0.5~1MPa，進而較佳為0.6~0.9MPa。而且，利用隔膜(彈性膜)式貼合機部時之成形時間較佳為30秒~5分鐘，進而較佳為1~3分鐘。藉由將利用隔膜(彈性膜)式貼合機部時之成形溫度、壓力、時間設為上述範圍，可防止產生未填充處於熔融狀態之片狀密封材之部分。
於進行上述層壓成形時，利用平坦壓製裝置時之壓製溫度較佳為80~130℃，進而較佳為90~120℃。又，利用平坦壓製裝置時之成形壓力較佳為0.5~2MPa，進而較佳為0.8~1.5MPa。而且，利用平坦壓製裝置時之成形時間較佳為30秒~5分鐘，進而較佳為1~3分鐘。藉由將利用平坦壓製裝置時之壓製溫度、成形壓力、時間設為上述範圍，可防止產生未填充處於熔融狀態之片狀密封材之部分。
又，於藉由上述使用片狀密封材之層壓成形法將半導體晶片5密封成形後實施之後硬化處理溫度較佳為150~200℃，進而較佳為165~185℃。進而，後硬化處理時間較佳為1小時~5小時，進而較佳為2小時~4小時。
本案主張以2014年10月2日所申請之日本專利申請特願2014-203665號為基礎之優先權，並將其揭示之全部內容併入本文。

Claims (14)

  1. 一種半導體裝置之製造方法，其包含如下步驟：準備構造體，該構造體具備黏著構件及貼附於該黏著構件之黏著面之半導體晶圓，且對該黏著構件之黏著面貼附有該半導體晶圓之電路形成面；於該準備之步驟後，對該半導體晶圓之與該電路形成面相反側之面進行研磨；於該研磨步驟後，於在該半導體晶圓之電路形成面貼附有該黏著構件之狀態下，沿著該半導體晶圓之切割區域，對該半導體晶圓之與電路形成面相反側之面，以殘留下切割殘留部分之方式形成複數個特定寬度之切口；使處於流動狀態之半導體密封用樹脂組成物接觸於該半導體晶圓，以將該半導體密封用樹脂組成物填充於該切口內，並且藉由該半導體密封用樹脂組成物將該半導體晶圓之與電路形成面相反側之面覆蓋密封；及使該半導體密封用樹脂組成物硬化。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其進而包含下述步驟：將填充於該切口內之該半導體密封用樹脂組成物之硬化體及該半導體晶圓切斷，而單片化成複數個半導體晶片，該複數個半導體晶片各自之與電路形成面相反側之面及側面之中至少一部分被該半導體密封用樹脂組成物之硬化體覆蓋。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，於該形 成複數個切口之步驟中，該切口之寬度為50μm以上且300μm以下。
  4. 一種半導體裝置之製造方法，其包含如下步驟：準備步驟：準備主面形成有電路之半導體晶圓；貼附步驟：將該半導體晶圓貼附於接著層；研磨步驟：於該貼附步驟後，對該半導體晶圓之與形成有電路之該主面相反側之面進行研磨；切口步驟：於該研磨步驟後，於貼附於該接著層之狀態之該半導體晶圓，沿著切割區域，以殘留下切割殘留部分之方式形成形成複數個切口；密封步驟：於將該半導體晶圓之該主面貼附於該接著層之狀態下，將複數個該切口及該半導體晶圓一次性密封，藉此於該切口之內部及該半導體晶圓之背面上形成由半導體密封用樹脂組成物構成之密封材層；及分割步驟：將該密封材層沿著該切割區域進行分割，藉此獲得複數個於側面及該背面形成有該密封材層之半導體晶片。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，該貼附步驟包含如下步驟：將該半導體晶圓之主面貼附於該接著層；及藉由將該半導體晶圓之背面去除，以實施將該半導體晶圓之膜厚減薄之薄膜處理。
  6. 如申請專利範圍第5項之半導體裝置之製造方法，其中，將膜厚減薄之該步驟後之該半導體晶圓之膜厚為100μm以上且300μm以下。
  7. 如申請專利範圍第4項之半導體裝置之製造方法，其中，於該切口步驟中，包含於進行過薄膜處理之該半導體晶圓之該背面形成該切口之步驟。
  8. 如申請專利範圍第4項之半導體裝置之製造方法，其係於該半導體晶圓之該主面貼附於該接著層之狀態下，實施包含該貼附步驟、該切口步驟、及密封步驟之一連串步驟。
  9. 如申請專利範圍第4項之半導體裝置之製造方法，其中，該分割步驟中之分割寬度較該切口步驟中之切口寬度窄。
  10. 如申請專利範圍第4項之半導體裝置之製造方法，其中，該切口寬度為50μm以上且300μm以下。
  11. 如申請專利範圍第4項之半導體裝置之製造方法，其中，於該密封步驟中，於該半導體晶圓之側面形成該密封材層。
  12. 如申請專利範圍第8項之半導體裝置之製造方法，其包含如下步驟：於該密封步驟後，將形成於該半導體晶圓之背面上之該密封材層貼附於不同之接著層，並且將該半導體晶圓之該主面上之該接著層去除；及於該半導體晶圓之該主面上形成該密封材層。
  13. 如申請專利範圍第4項之半導體裝置之製造方法，其中，於該準備步驟中，於該半導體晶圓之該主面上形成有外部連接用之凸塊。
  14. 如申請專利範圍第4項之半導體裝置之製造方法，其於該密封步驟之後，包含於該半導體晶圓之主面上形成外部連接用之凸塊之步驟，然後，實施該分割步驟。
TW104129591A 2014-10-02 2015-09-08 半導體裝置之製造方法及半導體裝置 TWI657510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014203665 2014-10-02
JPJP2014-203665 2014-10-02

Publications (2)

Publication Number Publication Date
TW201626471A TW201626471A (zh) 2016-07-16
TWI657510B true TWI657510B (zh) 2019-04-21

Family

ID=55676417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129591A TWI657510B (zh) 2014-10-02 2015-09-08 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
JP (1) JP6459872B2 (zh)
KR (1) KR102276498B1 (zh)
CN (1) CN105489510B (zh)
TW (1) TWI657510B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7035347B2 (ja) * 2017-10-05 2022-03-15 昭和電工マテリアルズ株式会社 半導体加工用テープ
CN112189251B (zh) * 2018-05-28 2023-12-26 三菱电机株式会社 半导体装置的制造方法
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
TWI687986B (zh) * 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法
CN111199906B (zh) * 2018-11-16 2022-06-07 典琦科技股份有限公司 芯片封装体的制造方法
WO2021132678A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 半導体チップの製造方法
JP7176072B2 (ja) * 2019-12-27 2022-11-21 リンテック株式会社 キット及び半導体チップの製造方法
JP7033237B2 (ja) * 2019-12-27 2022-03-09 リンテック株式会社 キット及び半導体チップの製造方法
CN117561588A (zh) * 2021-06-28 2024-02-13 琳得科株式会社 带保护膜的芯片的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478058B (en) * 2001-03-20 2002-03-01 Advanced Semiconductor Eng Method for dicing wafer from the back side
TW200725859A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Structure and method for packaging a chip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310220B1 (ko) * 1992-09-14 2001-12-17 엘란 티본 집적회로장치를제조하기위한장치및그제조방법
JPH09107046A (ja) * 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
US6756562B1 (en) * 2003-01-10 2004-06-29 Kabushiki Kaisha Toshiba Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2006140276A (ja) * 2004-11-11 2006-06-01 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
JP4696595B2 (ja) * 2005-02-28 2011-06-08 ヤマハ株式会社 半導体ウェーハ及び半導体素子並びに半導体素子の製造方法
JP5004907B2 (ja) * 2008-09-03 2012-08-22 株式会社テラミクロス 半導体装置の製造方法
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法
JP2013258234A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478058B (en) * 2001-03-20 2002-03-01 Advanced Semiconductor Eng Method for dicing wafer from the back side
TW200725859A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Structure and method for packaging a chip

Also Published As

Publication number Publication date
CN105489510B (zh) 2019-07-12
KR102276498B1 (ko) 2021-07-12
TW201626471A (zh) 2016-07-16
KR20160040110A (ko) 2016-04-12
JP2016076694A (ja) 2016-05-12
CN105489510A (zh) 2016-04-13
JP6459872B2 (ja) 2019-01-30

Similar Documents

Publication Publication Date Title
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102280578B1 (ko) 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
TWI691004B (zh) 半導體裝置之製造方法及半導體裝置
US10483148B2 (en) Protective tape and method for manufacturing semiconductor device
JP5944155B2 (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
CN115176333A (zh) 保护膜形成用片、带保护膜的芯片的制造方法及层叠物
TWI698962B (zh) 半導體裝置之製造方法
CN113574665A (zh) 具有支石墓结构的半导体装置及其制造方法以及支撑片形成用层叠膜及其制造方法
CN111819671A (zh) 半导体装置及其制造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
WO2022149581A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
CN117561588A (zh) 带保护膜的芯片的制造方法
TW202420557A (zh) 具有支石墓結構的半導體裝置的製造方法
JP2014150121A (ja) 半導体チップの製造方法
KR20210145737A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법