KR101968428B1 - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR101968428B1
KR101968428B1 KR1020177008463A KR20177008463A KR101968428B1 KR 101968428 B1 KR101968428 B1 KR 101968428B1 KR 1020177008463 A KR1020177008463 A KR 1020177008463A KR 20177008463 A KR20177008463 A KR 20177008463A KR 101968428 B1 KR101968428 B1 KR 101968428B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chips
semiconductor wafer
dividing
semiconductor chip
Prior art date
Application number
KR1020177008463A
Other languages
English (en)
Other versions
KR20170048482A (ko
Inventor
히로나리 모리
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20170048482A publication Critical patent/KR20170048482A/ko
Application granted granted Critical
Publication of KR101968428B1 publication Critical patent/KR101968428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치의 제조 방법은, 주면에 회로가 형성된 반도체 웨이퍼를 준비하는 준비 공정과, 반도체 웨이퍼를 접착층에 첩부하는 첩부 공정과, 접착층에 첩부한 상태의 반도체 웨이퍼를 다이싱 영역을 따라 분할함으로써, 복수의 반도체 칩을 얻는 제1 분할 공정과, 복수의 반도체 칩의 주면을 접착층에 첩부한 상태로, 복수의 반도체 칩을 일괄하여 봉지함으로써, 반도체 칩의 측면 간의 간극 및 반도체 칩의 이면 상에 반도체 봉지 수지 조성물로 이루어지는 봉지재층을 형성하는 봉지 공정과, 반도체 칩의 측면 간의 간극에 형성된 봉지재층을 분할함으로써, 측면 및 이면에 봉지재층이 형성된 복수의 상기 반도체 칩을 얻는 제2 분할 공정을 포함한다.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
지금까지의 반도체 장치의 제조 프로세스에 있어서는, 개편화한 반도체 칩을 개별적으로 봉지(封止) 수지로 봉지하는 것이 행해지고 있었다. 이 종류의 기술로서는, 예를 들면 특허문헌 1에 기재된 기술이 있다. 동 문헌에는, 반도체 칩을 콜릿에 의하여 픽업하여, 기판에 실장한 후, 반도체 봉지용 에폭시 수지를 이용하여 트랜스퍼 몰드법에 의하여 반도체 칩을 개별적으로 봉지하는 것이 기재되어 있다(특허문헌 1).
특허문헌 2에는, 반도체 웨이퍼로부터 칩을 개편화하는 기술이 기재되어 있다. 구체적으로는, 반도체 웨이퍼의 주면(主面)에 하프 다이싱에 의하여 홈을 형성한다. 이면을 연마함으로써, 반도체로 이루어지는 칩을 개편화한다. 개편화된 칩은, 하지(下地)의 반도체가 표면에 노출된 상태로, 픽업된 후, 다이본딩되게 된다.
일본 공개특허공보 평9-107046호 일본 공개특허공보 2011-210927호
그러나, 상기 문헌에 기재된 반도체 패키지의 제조 프로세스에 있어서는, 각 반도체 칩을 개별적으로 봉지하고 있었기 때문에, 생산성의 점에서 개선의 여지를 갖고 있었다.
또, 발명자가 검토한바, 칩을 콜릿에 의하여 픽업할 때에, 칩 균열(치핑)이 발생되는 것을 알 수 있었다. 즉, 상기 문헌에 기재된 기술에는, 신뢰성이라는 점에서 개선의 여지를 갖고 있었다.
본 발명자는 더 검토한바, 반도체 칩을 픽업할 때에, 반도체 칩의 표면을 보호함으로써, 치핑을 억제할 수 있는 것을 발견했다. 이와 같은 발견에 근거하여 더 예의 연구한바, 복수의 반도체 칩을 일괄 봉지함과 함께, 인접 칩의 사이를 분할함으로써, 측면과 이면(회로 형성면과는 반대측)이 봉지재층으로 덮인 반도체 칩이 얻어질 수 있다. 그리고, 이 반도체 칩에 있어서는, 핸들링 시의 치핑이 억제되는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
본 발명에 의하면, 주면에 회로가 형성된 반도체 웨이퍼를 준비하는 준비 공정과,
상기 반도체 웨이퍼를 접착층에 첩부하는 첩부 공정과,
상기 접착층에 첩부한 상태의 상기 반도체 웨이퍼를 다이싱 영역을 따라 분할함으로써, 복수의 반도체 칩을 얻는 제1 분할 공정과,
복수의 상기 반도체 칩의 상기 주면을 상기 접착층에 첩부한 상태로, 복수의 상기 반도체 칩을 일괄하여 봉지함으로써, 상기 반도체 칩의 측면 간의 간극 및 상기 반도체 칩의 이면 상에 반도체 봉지 수지 조성물로 이루어지는 봉지재층을 형성하는 봉지 공정과,
상기 반도체 칩의 상기 측면 간의 간극에 형성된 상기 봉지재층을 분할함으로써, 상기 측면 및 상기 이면에 상기 봉지재층이 형성된 복수의 상기 반도체 칩을 얻는 제2 분할 공정을 포함하는, 반도체 장치의 제조 방법이 제공된다.
또, 본 발명에 의하면, 점착 부재와, 상기 점착 부재의 점착면에 첩부된 복수의 반도체 칩을 구비하고, 복수의 상기 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 상기 점착 부재의 상기 점착면에 대하여 복수의 상기 반도체 칩의 회로 형성면이 첩부되어 있는 구조체를 준비하는 공정과,
유동 상태에 있는 반도체 봉지용 수지 조성물을 복수의 상기 반도체 칩에 접촉시켜, 상기 간격에 상기 반도체 봉지용 수지 조성물을 충전함과 함께, 상기 반도체 칩의 회로 형성면과는 반대측의 면 및 측면을 상기 반도체 봉지용 수지 조성물에 의하여 덮어 봉지하는 공정과,
상기 반도체 봉지용 수지 조성물을 경화시키는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
또, 본 발명에 의하면, 주면에 회로가 형성된 반도체 칩과,
상기 주면에 형성되어 있는 범프와,
상기 반도체 칩의 측면 및 상기 주면과 반대측의 이면을 덮는 봉지재층을 구비하는, 반도체 장치가 제공된다.
본 발명에 의하면, 신뢰성 및 생산성이 우수한 반도체 장치의 제조 방법을 제공함과 함께, 신뢰성의 점에서 개선된 반도체 장치를 제공할 수 있다.
상술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시형태, 및 그에 부수하는 이하의 도면에 의하여 더 명확해진다.
도 1은 본 실시형태에 관한 반도체 장치의 일례를 나타내는 단면도이다.
도 2는 본 실시형태에 관한 반도체 장치의 일례를 나타내는 단면도이다.
도 3은 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 4는 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 5는 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 6은 본 실시형태에 관한 제조 방법에 있어서, 인접하는 반도체 칩 간의 간격을 확대시킬 때에 사용할 수 있는 익스팬드 장치의 구성예이다.
도 7은 본 실시형태에 관한 제조 방법에 있어서, 인접하는 반도체 칩 간의 간격을 확대시킬 때에 사용할 수 있는 익스팬드 장치의 구성예이다.
도 8은 본 실시형태에 관한 반도체 장치의 일례를 나타내는 단면도이다.
도 9는 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
도 10은 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
도 11은 본 실시형태에 관한 반도체 장치의 제조 방법에 있어서의 반도체 웨이퍼의 다이싱 영역을 나타내는 상면 개념도이다.
도 12는 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
도 13은 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
이하, 본 발명의 실시형태에 대하여, 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성요소에는 동일한 부호를 붙여, 적절히 설명을 생략한다.
＜제1 실시형태＞
본 실시형태에 관한 반도체 장치의 제조 방법에 대하여 설명한다.
본 실시형태에 관한 반도체 장치(8)의 제조 방법은, 점착 부재(10 또는 30)(접착층)와, 점착 부재(10 또는 30)의 점착면에 첩부된 복수의 반도체 칩(5)을 구비하고, 복수의 반도체 칩(5)은 서로 소정의 간격을 두고 배치되며, 또한 점착 부재(10 또는 30)의 점착면에 대하여 복수의 반도체 칩(5)의 회로 형성면이 첩부되어 있는 구조체(7)를 준비하는 공정과, 유동 상태에 있는 반도체 봉지용 수지 조성물(49)을 복수의 반도체 칩(5)에 접촉시켜, 인접하는 반도체 칩(5) 간의 간격에 반도체 봉지용 수지 조성물(49)을 충전함과 함께, 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(49)에 의하여 덮어 봉지하는 공정과, 반도체 봉지용 수지 조성물(49)을 경화시키는 공정을 포함하는 것이다.
본 실시형태의 반도체 장치의 제조 방법에 있어서, 반도체 칩(5)의 회로 형성면(주면(3))과는 반대측의 면(이면(4)) 및 측면(9)을 반도체 봉지용 수지 조성물의 경화체(봉지재층(40))로 덮어 보호한 상태로, 콜릿에 의하여 픽업할 수 있는 반도체 장치(8)를 얻을 수 있다. 이로써, 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 반도체 칩(5)에 대하여 직접 핸들링 장치가 접촉하는 것을 방지하거나, 콜릿 등의 핸들링 장치가 접촉했을 때에 반도체 칩(5)에 대하여 가해지는 충격을 반도체 봉지용 수지 조성물의 경화체(봉지재층(40))로 완화할 수 있다. 이로 인하여, 반도체 칩(5)을 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여, 반도체 칩(5)이 파손되어 버리는 것(치핑)을 미연에 방지할 수 있다. 따라서, 신뢰성이 우수한 구조를 갖는 반도체 장치를 실현할 수 있다.
여기에서, 특허문헌 2에 기재된 개편화된 반도체 칩에 있어서는, 그 측면이나 이면(범프가 형성된 면과는 반대측의 면)은, 보호되어 있지 않고, 하지의 반도체재(材)가 노출된 상태이다. 이 표면이 노출된 상태로, 픽업이나 반송 등의 핸들링을 실시하면, 당해 반도체 칩에 있어서 치핑이 발생할 가능성이 높은 것이, 본 발명자의 검토에 의하여 판명되었다.
이에 대하여, 본 실시형태의 제조 프로세스에 있어서는, 반도체 칩(5)의 측면(9) 및 이면(4)(주면(3)과는 반대측의 면)에 봉지재층(40)을 형성한 상태로, 반도체 칩(5)을 핸들링할 수 있다. 이로써, 픽업이나 반송 시에 발생하는 치핑을 억제할 수 있다. 따라서, 본 실시형태의 반도체 장치의 제조 방법에 의하면, 종래의 제조 프로세스와 비교하여, 신뢰성이 우수한 반도체 장치(8)를 얻을 수 있다.
또, 본 실시형태의 반도체 장치(8)의 제조 방법에 의하면, 개편화한 후, 복수의 반도체 칩(5)을 일괄하여 수지 봉지하는 것이 가능해진다. 이로 인하여, 반도체 장치(8)의 생산성을 향상시킬 수 있다.
따라서, 본 실시형태에 있어서, 신뢰성과 생산성을 양립하는 것이 가능한 반도체 장치의 제조 방법을 실현할 수 있다.
이하, 반도체 장치의 제조 방법의 각 공정에 대하여 설명한다.
도 3~5는, 본 실시형태에 관한 반도체 장치(8)의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 3(a)는, 본 실시형태에 관한 반도체 웨이퍼(1)의 일례를 나타내는 도이다. 도 3(b)는, 회로 형성면에 대하여 보호 필름(10)을 첩부한 반도체 웨이퍼(1)를 나타내는 도이다. 도 3(c)는, 회로 형성면과는 반대측의 면을 연마한 반도체 웨이퍼(1)를 나타내는 도이다. 도 3(d)는, 회로 형성면과는 반대측의 면에 다이싱 필름(20)을 첩부한 반도체 웨이퍼(1)를 나타내는 도이다. 도 3(e)는, 회로 형성면으로부터 보호 필름(10)을 박리한, 개편화하기 전의 반도체 웨이퍼(1)를 나타내는 도이다.
도 4(a)는, 반도체 칩(5)을 얻는 공정을 설명하기 위한 도이다. 도 4(b)는, 간격을 마련하는 공정을 설명하기 위한 도이다. 도 4(c)는, 회로 형성면을 전사 부재(30)로 덮는 공정을 설명하기 위한 도이다. 도 4(d)는, 다이싱 필름(20)을 박리하는 공정을 설명하기 위한 도이다. 도 4(e) 및 (f)는, 반도체 봉지용 수지 조성물(49)을 이용하여 봉지하는 공정을 설명하기 위한 도이다. 도 5(a)는, 이형 필름(50)을 박리하는 공정을 나타내는 도이다. 도 5(b)는, 반도체 장치(8)를 개편화하는 공정을 나타내는 도이다. 도 5(c)는, 전사 부재(30)를 박리하는 공정을 나타내는 도이다.
상기 도 3~5에 나타내는 바와 같이, 본 실시형태의 반도체 장치의 제조 방법은 반도체 웨이퍼 레벨 프로세스로 실시된다. 즉, 본 실시형태의 반도체 장치의 제조 방법은, 주면(3)에 회로가 형성된 반도체 웨이퍼(1)를 준비하는 준비 공정과, 반도체 웨이퍼(1)를 접착층(보호 필름(10))에 첩부하는 첩부 공정과, 접착층(다이싱 필름(20))에 첩부한 상태의 반도체 웨이퍼(1)를 다이싱 영역을 따라 분할함으로써, 복수의 반도체 칩(5)을 얻는 제1 분할 공정과, 복수의 반도체 칩(5)의 주면(3)을 접착층(전사 부재(30))에 첩부한 상태로, 복수의 반도체 칩(5)을 일괄하여 봉지함으로써, 반도체 칩(5)의 측면(9) 간의 간극(12) 및 반도체 칩(5)의 이면(4) 상에 반도체 봉지 수지 조성물(49)로 이루어지는 봉지재층(40)을 형성하는 봉지 공정과, 반도체 칩(5)의 측면(9)의 간극(12)에 형성된 봉지재층(40)을 분할함으로써, 측면(9) 및 이면(4)에 봉지재층(40)이 형성된 복수의 반도체 칩(반도체 장치(8))을 얻는 제2 분할 공정을 포함할 수 있다.
본 실시형태에 있어서, 반도체 웨이퍼(1)는, 예를 들면 실리콘 기판 상에 단층 또는 다층의 배선층이 형성된 것을 이용할 수 있다. 반도체 웨이퍼(1)에 있어서, 배선층이 형성된 측의 면을 회로 형성면(주면(3))이라고 칭하여 설명한다.
본 실시형태에 있어서, 상기 접착층으로서는, 동종 또는 이종(異種)의 접착층을 복수 이용해도 된다. 예를 들면, 접착층으로서, 각종 조작 목적으로, 보호 필름(10), 다이싱 필름(20), 전사 부재(30) 등을 사용해도 된다. 점착 부재(보호 필름(10) 또는 전사 부재(30))는, 점착 테이프 단일체여도 되고, 지지 기재 상에 점착층을 형성한 것이어도 된다. 보호 필름(10)은, 반도체 웨이퍼(1)를 충격 등으로부터 보호할 수 있다. 전사 부재(30)는, 반도체 칩(5)의 배치를 유지한 채로, 접착층으로의 접착면을 주면(3)으로부터 이면(4)으로, 또는 이면(4)으로부터 주면(3)으로 반대측으로 변경할 수 있다.
또, 본 실시형태에 관한 제조 방법의 각 공정에 있어서 사용하는 다이싱 필름(20), 전사 부재(30), 보호 필름(10) 및 이형 필름(50)의 상세에 대해서는 후술한다.
우선, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면에 다이싱 필름(20)을 첩부한 상태로 반도체 웨이퍼(1)를 개편화하여, 다이싱 필름(20)에 첩부된 상태의 복수의 반도체 칩(5)을 얻는 공정을 설명한다.
먼저, 주면(3)에 회로가 형성된 반도체 웨이퍼(1)를 준비한다. 도 3(a)에 나타내는 바와 같이, 회로 형성면(주면(3))의 전체에 걸쳐 복수의 외부 접속용 범프(땜납 범프(2))가 형성된 반도체 웨이퍼(1)를 준비한다. 본 실시형태에 있어서, 웨이퍼란, 평면에서 보았을 때, 원형 형상이어도 되고, 직사각형 형상이어도 된다. 당해 웨이퍼는, 박층의 판 형상을 의미하고 있으며, 복수의 칩을 절출(切出)할 수 있을 정도의 면적을 적어도 갖고 있으면, 특별히 한정되지 않는다.
다음으로, 반도체 웨이퍼(1)를 접착층(보호 필름(10))에 첩부한다. 도 3(b)에 나타내는 바와 같이, 준비한 반도체 웨이퍼(1)의 회로 형성면(주면(3))을 보호하기 위하여, 당해 회로 형성면에 대하여 보호 필름(10)을 첩부하여, 당해 회로 형성면의 전체면을 보호 필름(10)에 의하여 덮는다. 이렇게 함으로써, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마할 때에, 회로 형성면에 가해지는 충격에 의하여 당해 회로 형성면에 탑재된 전자 부품 등이 파손되어 버리는 것을 방지할 수 있다.
다음으로, 도 3(c)에 나타내는 바와 같이, 보호 필름(10)을 첩부한 반도체 웨이퍼(1)의 회로 형성면(주면(3))과는 반대측의 면(이면(4))을 제거한다. 이로써, 반도체 웨이퍼(1)의 막 두께를 얇게 한다. 예를 들면, 화학 기계적 연마(CMP) 등에 의하여 반도체 웨이퍼(1)의 이면(4)을 연마할 수 있다. 구체적으로는, 보호 필름(10)을 첩부한 상태의 반도체 웨이퍼(1)를 연마 장치 상에 고정하고, 당해 반도체 웨이퍼(1)의 두께가 소정의 두께가 되도록, 회로 형성면과는 반대측의 면을 연마한다.
본 실시형태에 있어서, 막 두께를 얇게 하는 공정 후의 반도체 웨이퍼(1)의 막 두께의 상한값은, 예를 들면 300μm 이하로 해도 되고, 200μm 이하로 해도 된다. 이로써, 얻어지는 반도체 장치의 박층화를 실현할 수 있다. 한편, 당해 막 두께의 하한값은, 특별히 한정되지 않지만, 예를 들면 100μm 이상으로 해도 되고, 150μm 이상으로 해도 된다. 이로써, 반도체 웨이퍼(1)나 반도체 칩(5)의 기계 강도를 충분히 얻을 수 있다.
최근에는, 반도체 장치를 탑재하는 전자기기에 대하여, 소형화 및 경량화 등의 요구가 높아지고 있다. 이와 같은 요구를 충족시킬 목적으로 반도체 웨이퍼의 박층화가 행해지고 있다. 최근에 있어서의 반도체 웨이퍼를 박층화한 프로세스에 있어서, 상술한 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여 반도체 칩이 파손되어 버린다는 문제는, 보다 현재화(顯在化)하는 경향이 있다.
그러나, 본 실시형태의 제조 프로세스에 의하면, 상술과 같이 박층화한 반도체 웨이퍼(1)를 이용한 경우에 있어서도, 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여 반도체 칩이 파손되어 버리는 것을 충분히 억제하는 것이 가능하다. 상술과 같이, 반도체 칩(5)의 측면(9) 및 이면(4)(주면(3)과는 반대측의 면)에 봉지재층(40)을 형성한 상태로, 반도체 칩(5)을 핸들링할 수 있기 때문이다.
또, 본 실시형태에 관한 제조 방법에 있어서는, 상술한 바와 같이 보호 필름(10)을 첩부한 상태로 반도체 웨이퍼(1)의 회로 형성면(주면(3))과는 반대측의 면(이면(4))을 연마하기 때문에, 연마 시에 발생하는 응력에 의하여 반도체 웨이퍼(1)의 회로 형성면에 탑재된 전자 부품 등이 파손되어 버리는 것을 효과적으로 방지할 수 있다.
다음으로, 도 3(d)에 나타내는 바와 같이, 연마하여 얻어진 반도체 웨이퍼(1)의 회로 형성면(주면(3))과는 반대측의 면(이면(4))에, 보호 필름(10)을 회로 형성면에 첩부한 상태 그대로 다이싱 필름(20)을 첩부한다.
이어서, 도 3(e)에 나타내는 바와 같이, 반도체 웨이퍼(1)로부터 보호 필름(10)을 박리한다. 그리고, 반도체 웨이퍼(1)의 주면(3)을 노출시킨다. 이때, 보호 필름(10)은, 당해 보호 필름(10)과 반도체 웨이퍼(1)의 사이의 밀착성을 저감시키고 나서 반도체 웨이퍼(1)로부터 박리하는 것이 바람직하다. 구체적으로는, 보호 필름(10)과 반도체 웨이퍼(1)의 접착 부위에 대하여, 예를 들면 자외선 조사나 열처리를 행하는 것에 의하여, 당해 접착 부위를 형성하고 있는 보호 필름(10)의 점착층을 열화시킴으로써 밀착성을 저감시키는 방법을 들 수 있다.
다음으로, 반도체 웨이퍼의 분할 공정(제1 분할 공정)에 대하여 설명한다.
본 실시형태의 제1 분할 공정에서는, 접착층(다이싱 필름(20))에 첩부한 상태의 반도체 칩(5)을 다이싱 영역을 따라 분할함으로써, 복수의 반도체 칩(5)을 얻는다.
도 11은, 상면에서 보았을 때 반도체 웨이퍼(1)의 다이싱 영역을 나타내는 상면 개념도이다. 이 상면 개념도는, 실제의 프로세스와는 다르지만, 다이싱 영역을 이해할 목적으로 사용할 수 있다. 도 11의 반도체 웨이퍼(1)는 원형 형상을 갖고 있다. 다이싱 영역은, 제1 다이싱 라인(13)은, 제2 다이싱 라인(14)과 직교하는 방향으로 위치하고 있다. 이들 다이싱 라인을 따라 다이싱을 행할 수 있다. 또, 제1 다이싱 라인(13)과 제2 다이싱 라인(14)으로 구획된 영역이, 반도체 칩이 되는 반도체 칩 에어리어(15)이다. 다이싱 영역의 폭을 좁힘으로써, 유효 칩수를 높이는 것이 가능하게 된다. 도 11 중의 L1은 다이싱폭을 가리킨다.
구체적으로는, 도 3(e)에 나타낸 회로 형성면과는 반대측의 면(이면(4))에 다이싱 필름(20)을 첩부한 상태의 반도체 웨이퍼(1)를 개편화하여, 도 4(a)에 나타내는 다이싱 필름(20)이 첩부된 상태의 복수의 반도체 칩(5)을 제작한다. 반도체 웨이퍼(1)의 개편화(분할)에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다.
도 4(a)에 나타내는 반도체 칩(5)은, 인접한 반도체 칩(5)끼리가 서로 이간되어 다이싱 필름(20) 상에 배치하고 있다. 반도체 칩(5)의 측면(9)의 사이에는 간극(11)이 형성되어 있다. 단면에서 보았을 때, 이 간극(11)의 가로폭은 다이싱폭(L1)에 대응한다.
또, 반도체 웨이퍼(1)를 개편화할 때에는, 다이싱 필름(20)은 절단되는 일 없이, 얻어진 복수의 반도체 칩(5)이 첩부된 상태를 유지할 수 있도록 할 필요가 있다. 다이싱 필름(20)은, 반도체 칩(5)과의 접착면으로부터 내부를 향하고 있으며, 다이싱 영역을 따른 노치가 형성되어 있어도 된다. 당해 노치는, 다이싱 필름(20)을 상면으로부터 하면으로 관통하고 있지 않고, 예를 들면 막 두께의 1/2 깊이여도 되고, 1/3 깊이여도 된다. 이 노치에 의하여, 다음의 반도체 칩(5)의 사이의 확장 공정에 있어서, 원활하게 다이싱 필름(20)을 넓힐 수 있다. 이로써, 반도체 칩(5)의 간극을 보다 균등하게 넓히는 것이 가능하게 된다.
다음으로, 반도체 칩의 측면끼리의 간극을 넓히는 확장 공정에 대하여 설명한다.
본 실시형태에 있어서는, 반도체 웨이퍼(1)를 복수의 반도체 칩(5)으로 분할한 후에, 인접한 반도체 칩(5)끼리의 간격을 확장하는 공정을 추가 실시해도 된다.
구체적으로는, 도 4(b)에 나타내는 바와 같이, 다이싱 필름(20)을 반도체 칩(5)의 면내 방향으로 확장시켜, 인접하는 반도체 칩(5) 간의 간격을 소정의 간격으로 확대시킨다. 이로써, 단면에서 보았을 때, 확장 공정 후의 간극(12)의 폭(확장폭(L2))은, 확장 공정 전의 간극(11)의 폭(L1)보다 넓게 할 수 있다.
예를 들면, 인접하는 반도체 칩(5) 간의 간격은, 등간격인 것이 바람직하다. 즉, 직사각형상의 반도체 칩(5)에 있어서 인접하는 반도체 칩(5) 간의 간격은, 반도체 칩(5)의 한 변에 평행한 방향을 제1 방향으로 하고, 상기 제1 방향과 직교하는 방향을 제2 방향으로 했을 때, 제1 방향으로만 등간격으로 확장되어도 되고, 제2 방향으로만 등간격으로 확장되어도 되지만, 제1 방향과 제2 방향의 양 방향으로 등간격으로 확장되는 것이 바람직하다. 이로 인하여, 인접하는 반도체 칩(5) 간의 간격을 확대시킬 때에는, 상기 인접하는 반도체 칩(5) 간의 간격을, 다이싱 필름(20)의 면내 방향으로 등방적으로 확장시키는 것이 바람직하다.
여기에서, 본 실시형태에 관한 제조 방법은, 상술한 바와 같이, 반도체 칩(5)에 있어서의 회로 형성면의 면내 방향으로 다이싱 필름(20)을 확장시키는 것이다. 이로 인하여, 다이싱 필름(20)은, 연신성이 우수한 구성인 것이 바람직하다.
상기의 확장 공정에 있어서는, 다이싱 필름(20)은 가열된 상태로 행할 수 있다. 이로써, 다이싱 필름(20)을 신장하기 쉬워진다. 가열 온도에 있어서는, 특별히 한정되지 않지만, 다이싱 필름(20)의 전체에 걸쳐 온도 분포의 편차가 적은 것이 바람직하다.
상기의 제1 분할 공정에 있어서, 반도체 웨이퍼(1)를 분할함과 함께, 다이싱 필름(20)(접착층)에 상기 노치를 형성한 후, 상술한 확장 공정을 실시해도 된다. 이 노치에 의하여 다이싱 필름(20)이 넓어지기 쉬워지므로, 반도체 칩(5) 간의 간극(11)의 폭(다이싱폭(L1))을 확장한 간격(12)의 폭(확장폭(L2))의 편차를 줄이는 것이 가능하게 된다. 여기에서, 확장폭(L2)은, 다이싱폭(L1)보다 큰 것이다. 확장폭(L2)의 상한값은, 특별히 한정되지 않지만, 예를 들면 다이싱폭과 측면(9) 상의 봉지재층(40)의 막 두께의 합계폭보다 큰 것이 바람직하다.
이상과 같이, 본 실시형태에 있어서의 상기 제1 분할 공정은, 반도체 웨이퍼(1)의 이면(4)을 전(前)접착층에 첩부한 상태로, 반도체 웨이퍼(1)를 분할함으로써, 복수의 반도체 칩(5)을 얻는 공정과, 인접하는 반도체 칩(5) 간의 간격(간극(11))을 넓히는 확장 공정을 포함시킬 수 있다. 이로써, 봉지 공정은, 반도체 칩(5) 간의 간격을 넓힌 상태로 실시할 수 있다.
본 실시형태에 있어서 인접하는 반도체 칩(5) 간의 간격을 소정의 간격으로 확대시킬 때에는, 공지의 다이싱 장치를 이용하여 다이싱 필름(20)을 확장시키면 된다.
여기에서, 인접하는 반도체 칩(5) 간의 간격을 확대시킬 때에는, 예를 들면 이하의 익스팬드 장치를 사용하는 것도 가능하다.
도 6 및 7은, 인접하는 반도체 칩(5) 간의 간격을 확대시킬 때에 사용할 수 있는 익스팬드 장치의 구성예이다. 도 6은, 인접하는 반도체 칩(5) 간의 간격을 확대시키기 전의 상태를 나타내는 도이다. 도 6(a)는 측면 단면도, 도 6(b)는 평면도이다. 도 7은, 인접하는 반도체 칩(5) 간의 간격을 확대시킨 후의 상태를 나타내는 도이다. 도 7(a)는 측면 단면도, 도 7(b)는 평면도이다.
도 6 및 7의 장치는, 개편화되어 얻어진 복수의 반도체 칩(5)에 첩부된 다이싱 필름(20)의 주위를 클램프하는 링 형상의 프레임체(100)와, 프레임체(100) 내측의 다이싱 필름(20)의 하방에 배치되어, 상방으로 움직임으로써 다이싱 필름(20)을 확장시키는 확장대(140)와, 확장대(140)에 마련되고, 또한 당해 확장대(140)를 가열하는 가열부(130)를 구비하며, 확장대(140)는, 그 중앙부(110)와 그 주변부(120)로 분할되어 이루어지고, 가열부(130)가 확장대(140)의 중앙부(110)의 다이싱 필름(20) 접촉면과는 다른 면에 마련되어 있다.
또, 확장대(140) 상에 있어서의 다이싱 필름(20)을 첩부한 상태의 복수의 반도체 칩(5)을 배치하는 영역에 있어서는, 온도가 균일한 것이 바람직하다. 이렇게 함으로써, 다이싱 필름(20)의 확장성을 당해 다이싱 필름(20)의 면내 방향에 있어서 균일하게 제어할 수 있다.
또, 도 6 및 7의 장치는, 가열부(130)에서 확장대(140)를 가열함으로써, 다이싱 필름(20)의 확장성을 향상시킬 수 있다.
이와 같이, 도 6 및 7의 장치는, 확장대(140)의 중앙부(110)와 주변부(120)를 가열하면서 확장대(140)를 상방으로 움직일 수 있는 것이다. 이로써, 다이싱 필름(20)의 면내 방향에 있어서의 확장성을 균일하게 향상시킨 다음, 확장대(140)를 상방으로 움직이는 것이 가능해진다. 이로 인하여, 도 7에 나타내는 바와 같이, 인접하는 반도체 칩(5) 간의 간격이 등간격이 되도록, 균일하게 다이싱 필름(20)을 확장시킬 수 있다.
다음으로, 반도체 칩의 일괄 봉지 공정에 대하여 설명한다.
제1 실시형태에서는, 반도체 웨이퍼(1)의 이면(4)에 다이싱 필름(20)을 첩부한 상태로, 분할 공정과 확장 공정을 실시해 왔다. 이하의 일괄 봉지 공정에서는, 반도체 칩(5)의 이면 상도 봉지하는 공정을 실시하기 때문에, 사전에, 이면(4)을 노출시키는 것이 바람직하다. 이들 일련의 조작을 전사 공정이라고 호칭한다. 또한, 반도체 웨이퍼(1)의 이면(4)을 노출시킨 상태로, 분할 공정 등을 실시한 경우에는, 상기 전사 공정은 불필요해져, 제조 프로세스의 간략화를 도모하는 것이 가능하게 된다.
먼저, 상기 전사 공정에 대하여 설명한다.
본 실시형태에 있어서, 전사 공정에 의하여, 반도체 칩(5)의 배치 상태를 유지한 채로, 반도체 칩(5)의 접착면을 반대측으로 변경할 수 있다. 구체적으로는, 도 4(c)에 나타내는 바와 같이, 이면(4)에 다이싱 필름(20)을 첩부한 상태로, 복수의 반도체 칩(5)의 회로 형성면(주면(3))의 전체에 걸치도록 전사 부재(30)를 첩부한다. 이때, 전사 부재(30)는, 땜납 범프(2)의 표면 전체 및 반도체 칩(5)에 있어서의 회로 형성면의 전체를 덮도록 첩부해도 되고, 당해 전사 부재(30)가 반도체 칩(5)에 있어서의 회로 형성면에는 접촉하지 않도록, 땜납 범프(2)의 표면의 일부분만을 덮도록 첩부해도 된다(도 9(a) 참조). 본 실시형태에 관한 제조 방법에 있어서는, 전사 부재(30)의 첩부의 정도(땜납 범프(2)의 매입 깊이)를 제어함으로써, 후술하는 반도체 봉지용 수지 조성물(49)을 이용하여 봉지하는 공정에 있어서 수지 봉지되는 영역을 조절할 수 있다.
이어서, 도 4(d)에 나타내는 바와 같이, 다이싱 필름(20)을 반도체 칩(5)으로부터 박리한다. 이와 같이, 다이싱 필름(20)을 첩부한 상태로 전사 부재(30)를 첩부하고, 그 후 당해 다이싱 필름(20)을 박리함으로써, 각 반도체 칩(5) 간에 형성한 간극의 간격을 변동시키는 일 없이, 전사 부재(30)를 반도체 칩(5)에 첩부할 수 있다. 또한, 다이싱 필름(20)은, 당해 다이싱 필름(20)과 반도체 칩(5)의 사이의 밀착성을 저감시킨 후에, 당해 반도체 칩(5)으로부터 박리하는 것이 바람직하다. 구체적으로는, 다이싱 필름(20)과 반도체 칩(5)의 접착 부위에 대하여, 예를 들면 자외선 조사나 열처리를 행하는 것에 의하여, 당해 접착 부위를 형성하고 있는 다이싱 필름(20)의 점착층을 열화시킴으로써 밀착성을 저감시키는 방법을 들 수 있다.
또, 전사 부재(30)는, 특별히 한정되는 것은 아니지만, 예를 들면 후술하는 반도체 봉지용 수지 조성물(49)을 경화시키기 위하여 가하는 열에 견딜 수 있을 정도의 내열성과, 당해 전사 부재(30) 상에 고정하는 반도체 칩(5)이 탈리하지 않을 정도의 점착성을 겸비한 구성인 것이 바람직하다. 전사 부재(30)는, 점착성 테이프 단일체여도 되고, 점착성 테이프를 금속이나 플라스틱 등에 의하여 형성된 판 형상 부재에 대하여 첩부하여 강성을 부여한 것이어도 된다. 또한, 본 실시형태에 있어서는, 예를 들면 42 알로이로 이루어지는 금속의 판 형상 부재에 점착성 테이프를 첩부한 것을 사용했다.
여기까지의 공정에 의하여, 도 4(d)에 나타내는 구조체(7)가 얻어진다. 당해 구조체(7)는, 점착 부재(전사 부재(30))와, 점착 부재(전사 부재(30))의 점착면에 첩부된 복수의 반도체 칩(5)을 구비하고, 복수의 반도체 칩(5)은 서로 소정의 간격을 두고 배치되며, 또한 점착 부재(전사 부재(30))의 점착면에 대하여 복수의 반도체 칩(5)의 회로 형성면(주면(3))이 첩부되어 있는 구조를 갖고 있다. 즉, 본 실시형태의 구조체(7)를 준비하는 공정으로서는, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면(이면(4))에 다이싱 필름(20)을 첩부한 상태로, 반도체 웨이퍼(1)를 개편화하여, 다이싱 필름(20)에 첩부된 상태의 복수의 반도체 칩(5)을 얻는 공정과, 다이싱 필름(20)에 있어서의 복수의 반도체 칩(5)이 첩부된 영역을, 필름 면내 방향으로 확장시켜, 인접하는 반도체 칩(5) 간의 간격(간극(11))을 소정의 간격으로 확대시키는 공정과, 복수의 반도체 칩(5)의 회로 형성면(주면(3))과 점착 부재(전사 부재(30))의 점착면이 접촉하도록 점착 부재를 첩부하는 공정과, 복수의 반도체 칩(5)이 점착 부재의 점착면에 첩부된 상태로, 다이싱 필름(20)을 반도체 칩(5)으로부터 박리하는 공정을 포함할 수 있다.
이어서, 복수의 반도체 칩(5)의 주면(3)을 접착층(전사 부재(30))에 첩부한 상태로, 복수의 반도체 칩(5)을 일괄하여 봉지한다. 구체적으로는, 도 4(e)에 나타내는 바와 같이, 지지 기재 상에 액상의 반도체 봉지용 수지 조성물(49)을 준비한다. 예를 들면, 이형 필름(50)(지지 기재) 상에, 용융함으로써, 유동 상태에 있는 반도체 봉지용 수지 조성물(49)을 배치한다. 즉, 이형 필름(50) 상의 유동 상태에 있는 반도체 봉지용 수지 조성물(49)과, 전사 부재(30)에 주면(3)이 접착하고 있는 복수의 반도체 칩(5)의 이면(4)을 대향 배치시킨다.
계속해서, 도 4(f)에 나타내는 바와 같이, 유동 상태에 있는 반도체 봉지용 수지 조성물(49)을, 복수의 반도체 칩(5)의 회로 형성면과는 반대측의 면(이면(4))에 압접한다. 그리고, 반도체 봉지용 수지 조성물(49)을 가열 처리로 경화시킴으로써 봉지재층(40)을 형성할 수 있다. 이로써, 인접하는 반도체 칩(5) 간의 간격(간극(12))에 봉지재층(40)을 충전할 수 있다. 또한, 봉지재층(40)에 의하여 반도체 칩(5)의 회로 형성면과는 반대측의 면(이면(4)) 및 측면(9)을 덮도록 봉지할 수 있다. 예를 들면, 봉지재층(40)으로 인접하는 반도체 칩(5) 간에 형성된 간격을 메움과 함께, 땜납 범프(2)의 전체 또는 일부분이 노출되도록, 반도체 칩(5)의 천장면 및 측면을 봉지재층(40)으로 봉지할 수도 있다. 또, 복수의 반도체 칩(5) 중, 외주에 위치하는 반도체 칩(5)의 측면(9)의 외측면에도 봉지재층(40)을 형성할 수 있다.
본 실시형태에 있어서는, 제작한 반도체 칩(5)을 콜릿으로 픽업할 때에, 당해 콜릿에 의하여 흡착시키는 부위를 반도체 봉지용 수지 조성물의 경화체(봉지재층(40))에 의하여 보호할 수 있다. 이로써, 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(49)의 경화체로 덮어 보호한 상태로, 얻어진 반도체 칩(5)을 콜릿 등의 핸들링 장치로 픽업할 수 있게 된다. 이로 인하여, 본 실시형태에 관한 제조 방법에 의하면, 반도체 칩(5)을 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여, 당해 반도체 칩(5)이 파손되어 버릴 가능성을 미연에 방지할 수 있다.
여기에서, 유동 상태에 있는 반도체 봉지용 수지 조성물(49)이란, 용융 상태에 있는 열경화성 수지 조성물이어도 되고, 액상의 수지 조성물이어도 되며, 필름 형상 또는 시트 형상으로 성형된 수지 조성물이 연화된 상태에 있는 것이어도 된다. 반도체 봉지용 수지 조성물(49)의 배치 방법으로서는, 반도체 봉지용 수지 조성물로 이루어지는 필름을 적층 배치해도 되고, 반도체 봉지용 수지 조성물로 이루어지는 페이스트를 포팅에 의하여 배치해도 된다.
여기에서, 반도체 칩을 봉지하는 공정에 대하여, 반도체 봉지용 수지 조성물로서 고형의 과립 형상 수지 조성물을 이용하는 경우를 예로 들어 상세하게 설명한다.
반도체 봉지용 수지 조성물(49)을 이용하여 반도체 칩(5)을 봉지하는 방법은, 특별히 한정되는 것은 아니고, 트랜스퍼 성형법, 압축 성형법, 인젝션 성형법, 래미네이션법 등을 들 수 있는데, 고정된 반도체 칩(5)의 위치 어긋남이 발생하기 어려운 압축 성형법이 바람직하다. 또, 압축 성형하여 반도체 칩(5)을 봉지하는 경우에는, 분말 입자 형상의 수지 조성물을 이용하여 수지 봉지해도 된다. 또한, 반도체 봉지용 수지 조성물(49)의 상세에 대해서는 후술한다.
구체적으로는, 압축 성형 금형의 상형과 하형의 사이에, 과립 형상의 수지 조성물이 수용된 수지 재료 공급 용기를 설치한다. 이어서, 접착층(전사 부재(30))을 첩부한 반도체 칩(5)을, 클램프, 흡착과 같은 고정 수단에 의하여 압축 성형 금형의 상형과 하형의 일방에 고정한다. 이하에서는, 반도체 칩(5)을, 회로 형성면과는 반대측의 면이 수지 재료 공급 용기에 대면하도록 압축 성형 금형의 상형에 고정한 경우를 예로 들어 설명한다.
다음으로, 감압하, 금형의 상형과 하형의 간격을 좁히면서, 수지 재료 공급 용기의 바닥면을 구성하는 셔터 등의 수지 재료 공급 기구에 의하여, 칭량된 과립 형상의 수지 조성물을 하형이 구비하는 하형 캐비티 내로 공급한다. 이 금형 캐비티 내에는, 사전에 이형 필름(50)을 정치(靜置)해 둘 필요가 있다. 이로써, 과립 형상의 수지 조성물은, 하형 캐비티 내에서 소정 온도로 가열되고, 그 결과, 이형 필름(50) 상에 용융 상태의 반도체 봉지용 수지 조성물(49)을 준비할 수 있다. 이어서, 금형의 상형과 하형을 결합시킴으로써, 용융 상태의 반도체 봉지용 수지 조성물(49)을 상형에 고정된 반도체 칩(5)에 대하여 압압한다. 이렇게 함으로써, 인접하는 반도체 칩(5) 간에 형성된 간격을 용융 상태의 반도체 봉지용 수지 조성물(49)로 메울 수 있음과 함께, 반도체 칩(5)의 천장면 및 측면을 반도체 봉지용 수지 조성물(49)로 덮을 수 있다. 그 후, 금형의 상형과 하형을 결합시킨 상태를 유지하면서, 반도체 봉지용 수지 조성물(49)을 경화시킨다.
여기에서, 압축 성형을 행하는 경우에는, 금형 내를 감압하로 하면서 수지 봉지을 행하는 것이 바람직하고, 진공 조건하이면 더 바람직하다. 이렇게 함으로써, 인접하는 반도체 칩(5) 간에 형성된 간격에 대하여 반도체 봉지용 수지 조성물(49)을, 미충전 부분을 남기는 일 없이 양호하게 충전할 수 있다.
압축 성형에 있어서의 성형 온도는, 특별히 한정되는 것은 아니지만, 50~200℃가 바람직하고, 80~180℃가 특히 바람직하다. 또, 성형 압력은, 특별히 한정되는 것은 아니지만, 0.5~12MPa인 것이 바람직하고, 1~10MPa가 특히 바람직하다. 또한, 성형 시간은 30초~15분인 것이 바람직하고, 1~10분이 특히 바람직하다. 성형 온도, 압력, 시간을 상기 범위로 함으로써, 용융 상태의 반도체 봉지용 수지 조성물(49)이 충전되지 않는 부분이 발생하는 것과 반도체 칩(5)이 위치 어긋나게 되는 것의 양방을 방지할 수 있다.
다음으로, 반도체 칩(5)의 측면(9)의 간극(12)에 형성된 봉지재층(40)을 분할함으로써(제2 분할 공정), 측면(9) 및 이면(4)에 봉지재층(40)이 형성된 복수의 반도체 칩(5)을 얻을 수 있다.
구체적으로는, 도 5(a)에 나타내는 바와 같이, 먼저, 봉지재층(40)의 이면(면(41))에 배치된 이형 필름(50)을 박리한다.
이어서, 도 5(b)에 나타내는 바와 같이, 반도체 칩(5)의 간극(12)에 위치하는 봉지재층(40)을 분할한다. 제2 분할 공정의 분할폭을 L3으로 한다. 제2 분할폭(L3)을 조정함으로써, 측면(9)에 남는 봉지재층(40)의 막 두께를 제어할 수 있다.
구체적으로는, 예를 들면 전사 부재(30)를 반도체 칩(5)에 첩부한 상태로, 간격(12)에 충전된 반도체 봉지용 수지 조성물(49)의 경화체(봉지재층(40))를 절단하여, 봉지재층(40)에 의하여 봉지된 복수의 반도체 칩(5)으로 개편화한다. 이때, 전사 부재(30)는, 봉지재층(40)과 함께 절단되어도 되고, 절단되는 일 없이 복수의 반도체 칩(5)에 걸쳐 첩부된 상태를 유지하고 있어도 되지만, 반도체 장치(8)의 생산성을 향상시키는 관점에서, 반도체 칩(5)을 개편화할 때에는, 전사 부재(30)가 절단되는 일 없이 반도체 칩(5)에 걸쳐 첩부된 상태를 유지할 수 있도록 하는 것이 바람직하다. 또한, 상술한 반도체 칩(5)의 개편화에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다.
다음으로, 도 5(c)에 나타내는 바와 같이, 전사 부재(30)를 반도체 장치(8)로부터 박리한다. 이렇게 함으로써, 본 실시형태에 관한 반도체 장치(8)를 제작하는 것이 가능하다. 또한, 전사 부재(30)는, 당해 전사 부재(30)와 반도체 장치(8)의 사이의 밀착성을 저감시킨 후에, 당해 반도체 칩(5)으로부터 박리하는 것이 바람직하다. 구체적으로는, 전사 부재(30)와 반도체 칩(5)의 접착 부위에 대하여, 예를 들면 자외선 조사나 열처리를 행하는 것에 의하여, 당해 접착 부위를 형성하고 있는 전사 부재(30)의 점착층을 열화시킴으로써 밀착성을 저감시키는 방법을 들 수 있다.
또, 얻어진 반도체 장치(8)는, 필요에 따라서, 기판에 실장하는 것도 가능하다. 또한, 제작한 반도체 장치를 기판에 실장할 때에는, 플립 칩 본더나 다이 본더 등의 공지의 장치를 이용하는 것이 가능하다.
이상에 의하여, 본 실시형태의 반도체 장치의 제조 방법에 의하여 반도체 장치(8)를 얻을 수 있다.
본 실시형태에 관한 제조 방법에 의하면, 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체(봉지재층(40))로 덮어 보호한 상태로, 콜릿 등의 핸들링 장치에 의하여 픽업할 수 있는 반도체 칩(5)을 얻을 수 있다. 이로써, 콜릿 등의 핸들링 장치가 직접 반도체 칩(5)에 접촉하는 것을 방지할 수 있음과 함께, 콜릿 등의 핸들링 장치로 픽업했을 때에 반도체 칩(5)에 대하여 가해지는 충격을 반도체 봉지용 수지 조성물의 경화체(봉지재층(40))로 완화할 수 있다. 이로 인하여, 본 실시형태에 관한 제조 방법에 의하면, 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여, 반도체 칩(5)이 파손되어 버릴 가능성을 미연에 방지할 수 있다. 즉, 본 실시형태에 관한 제조 방법에 의하면, 콜릿 등의 핸들링 장치로 흡착하여 픽업할 때에 반도체 칩(5)에 대하여 가해지는 충격에 의한 영향을 완화하는 것이 가능하다. 따라서, 본 실시형태에 관한 제조 방법에 의하면, 종래의 제조 방법과 비교하여, 신뢰성이 우수한 반도체 장치(8)를 제조할 수 있다. 또, 본 실시형태에 관한 제조 방법에 의하면, 개편화한 후에 기판에 배치하는 일 없이 얻어진 복수의 반도체 칩(5)을 일괄하여 수지 봉지하는 것이 가능해진다. 이로 인하여, 종래의 제조 방법과 비교하여, 생산 효율을 비약적으로 향상시키는 것이 가능해진다. 또, 본 실시형태에 관한 제조 방법에 의하여 얻어진 반도체 장치(8)를 기판에 실장한 경우에는, 봉지재층(40)과 기판이 이간된 구조이기 때문에, 봉지재층(40)과 기판의 사이에 발생하는 밀착 불량을 억제하는 것도 가능하고, 신뢰성을 보다 더 향상시킬 수 있다.
본 실시형태에 있어서 보호 필름(10)은, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마할 때에, 당해 반도체 웨이퍼(1)의 회로 형성면을 보호할 목적으로 사용하고 있지만, 제3 실시형태에서 후술하는 바와 같이, 본 실시형태에 있어서 반도체 웨이퍼(1)를 개편화할 때에 사용한 다이싱 필름(20)의 기능, 및 본 실시형태에 있어서 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 덮어 봉지할 때에 사용한 전사 부재(30)의 기능도 갖고 있다. 이로 인하여, 생산 효율이라는 관점에 있어서는, 후술하는 제3 실시형태에 관한 제조 방법이 우수하지만, 본 실시형태에 관한 제조 방법에 의하면, 각 제조 공정에 있어서 상이한 점착 부재(10 및 30)를 사용하기 때문에, 당해 점착 부재(10 및 30)의 강도를 유지하는 등을 위하여 구분하여 사용할 수 있는 등의 장점도 있다. 즉, 본 실시형태에 관한 제조 방법에 의하면, 신뢰성이 우수한 반도체 장치를 양호한 정밀도로 제작하는 것이 가능하다.
본 실시형태에 관한 반도체 장치에 대하여 설명한다.
도 1 및 2는, 본 실시형태에 관한 반도체 장치(8)의 일례를 나타내는 단면도이다.
도 1 및 2에 나타내는 바와 같이, 본 실시형태에 관한 반도체 장치(8)는, 반도체 칩(5)과, 반도체 칩(5)의 하면(주면(3))에 마련된 땜납 범프(2)와, 반도체 칩(5)의 천장면 및 측면 중 적어도 일부를 덮는 봉지재층(40)을 구비하고, 땜납 범프(2)의 전체 또는 일부분이 노출되어 있다.
구체적으로는, 도 1에 나타내는 반도체 장치(8)는, 주면(3)에 회로가 형성된 반도체 칩(5)과, 반도체 칩(5)의 측면(9)의 전체 및 이면(4)의 전체에 걸쳐 덮는 봉지재층(40)과, 평면에서 보았을 때, 반도체 칩(5)의 주위에 봉지재층(40)이 형성되어 있으며, 반도체 칩(5)의 주면(3) 영역 상에만 형성되어 있는 범프(땜납 범프(2))를 구비하는 것이다.
본 실시형태에 관한 반도체 장치(8)는, 반도체 칩(5)의 천장면(이면(4)) 및 측면(9) 중 적어도 일부가 봉지재층(40)에 의하여 덮여 있는 반도체 칩(5)을 구비하고 있다. 이렇게 함으로써, 반도체 장치(8)를 제조할 때에, 반도체 칩(5)을 콜릿에 의하여 픽업했다고 해도, 당해 반도체 칩(5)이 파손되어 버리는 것을 미연에 방지할 수 있다. 이로 인하여, 본 실시형태에 관한 제조 프로세스에 의하여 얻어진 반도체 장치(8)는, 종래의 반도체 장치와 비교하여, 신뢰성이 우수하다.
도 1에 나타내는 바와 같이, 반도체 칩(5)의 하면(주면(3)) 전체가 노출되어 있다. 바꾸어 말하면, 반도체 칩(5)의 주면(3) 전체가 봉지재층(40)에 의하여 덮여 있지 않다. 즉, 반도체 칩(5)의 주면(3)은, 봉지재층(40)의 천장면(면(41))과는 반대측의 면(45)과 동일면을 형성할 수 있다. 여기에서, 동일면이란, 전사 부재(30)의 표면 조도 등, 프로세스상의 불가피한 미세 요철을 허용할 수 있는 대략 동일면을 의미한다. 즉, 도 1의 반도체 장치(8)에 있어서는, 땜납 범프(2)의 전체가, 봉지재층(40)에 덮이지 않고 노출되어 있는 구조를 갖고 있다.
한편, 도 2의 반도체 장치(8)에 있어서는, 반도체 칩(5)의 하면(주면(3))의 일부와, 땜납 범프(2)의 일부분이 봉지재층(40)에 의하여 덮여 있다. 바꾸어 말하면, 반도체 칩(5)의 주면(3) 중, 외주부의 땜납 범프(2)가 배치된 영역보다 내측의 영역은, 봉지재층(40)에 덮이지 않고 노출되어 있다. 땜납 범프(2)는, 반도체 칩(5)의 주면(3)측으로부터 반대측을 향하여, 일부분이 봉지재층(40)으로 덮여 있지만, 나머지의 선단부는 노출되어 있는 구조를 갖고 있다.
도 1 및 2의 반도체 장치(8)는, 모두, 기판에 실장했을 때에, 봉지재층(40)과 기판이 접촉하지 않고 양자가 이간된 구조를 실현할 수 있는 것이다. 즉, 본 실시형태에 있어서는, 봉지재층(40)은, 반도체 칩(5)이 실장하는 실장 기판까지 봉지하지 않는 구조를 가질 수 있다.
본 실시형태에 관한 반도체 장치(8)에 의하면, 당해 반도체 장치(8)를 기판에 실장했을 때에, 봉지재에 기판이 접합한 종래의 반도체 장치의 구조와는 다른 것이다. 즉, 봉지재층(40)과 실장 기판이 접촉하지 않는, 양자가 이간된 구조를 실현할 수 있다. 이 결과, 종래의 반도체 장치와 비교하여 소형화된 반도체 장치(8)를 제공할 수 있다. 또, 반도체 장치(8)는, 봉지재에 기판이 접합한 종래의 반도체 장치의 구조와는 다른 구조이기 때문에, 인터포저를 통하지 않고 머더보드에 대하여 직접 실장하는 것도 가능하다. 또한, 반도체 장치(8)는, 봉지재층(40)과 기판이 접촉하지 않고 양자가 이간된 구조를 실현할 수 있는 것이기 때문에, 종래의 반도체 장치에 있어서 발생하고 있던 기판과 봉지재의 계면에 있어서의 밀착 불량의 문제를 해결할 수 있다. 이로 인하여, 종래의 반도체 장치와 비교하여, 신뢰성이라는 점에 있어서도 우수한 반도체 장치(8)를 실현할 수 있다. 이에 더하여, 반도체 장치(8)는, 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체(봉지재층(40))로 덮어 보호된 상태의 구성을 구비한 것이기 때문에, 종래의 반도체 장치와 비교하여, 치핑 내성이라는 점에 있어서도 우수하다.
또, 본 실시형태에 관한 반도체 장치(8)는, 땜납 범프(2)의 전체 또는 일부분이 노출된 것이기 때문에, 핸들링성이 우수한 것이며, 다양한 프로세스에 사용하는 것이 가능하다. 구체적으로는, 본 실시형태에 관한 반도체 장치(8)는, 머더보드, 인터포저 및 리드 프레임 등의 다양한 기판에 대하여 실장하는 것이 가능하다.
＜제2 실시형태＞
제2 실시형태의 반도체 장치의 제조 방법에 대하여 설명한다.
도 9는, 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
제2 실시형태에 있어서는, 제1 실시형태의 전사 공정(도 4(c))에 있어서, 전사 부재(30)를, 반도체 칩(5) 상의 땜납 범프(2)의 일부를 메워 넣고, 또한 반도체 칩(5)의 주면(3)에 접촉시키지 않는 점이 상이하다.
구체적으로는, 도 9(a)에 나타내는 바와 같이, 전사 부재(30)를, 땜납 범프(2)의 일부를 덮음과 함께, 반도체 칩(5)에 있어서의 회로 형성면에는 접촉하지 않도록 반도체 칩(5)에 첩부하고 있다. 이와 같은 구조 상태 그대로, 반도체 칩(5)을 일괄 봉지한다.
본 실시형태에 있어서 액체 상태의 반도체 봉지용 수지 조성물(49)은, 반도체 칩(5)의 회로 형성면과는 반대측의 면(이면(4)) 및 측면(9)에 더하여, 반도체 칩(5)의 회로 형성면(주면(3))에도 충전된다. 이로써, 반도체 칩(5)의 측면(9), 이면(4) 및 주면(3)까지가 봉지재층(40)으로 덮도록 일괄 봉지할 수 있다. 제2 실시형태에 의해서도 제1 실시형태와 동일한 효과를 얻을 수 있지만, 특히 핸들링 시의 치핑을 더 억제할 수 있다.
도 8은, 본 실시형태에 관한 반도체 장치(8)의 일례를 나타내는 단면도이다.
도 8에 나타내는 반도체 장치(8)는, 반도체 칩(5)의 하면(주면(3)) 전체가 봉지재층(40)에 의하여 덮여 있다는 점에서, 제1 실시형태와 상이하다. 또, 범프(땜납 범프(2))의 선단부의 일부는, 봉지재층(40)으로부터 돌출된 구조를 갖고 있어, 노출되어 있다.
도 8에 나타내는 반도체 장치(8)에 대해서도, 제1 실시형태와 마찬가지로, 반도체 칩(5)의 천장면 및 측면 중 적어도 일부가 봉지재층(40)에 의하여 덮여 있다. 이로 인하여, 도 8에 나타내는 반도체 장치(8)에 대해서도, 제1 실시형태와 마찬가지로, 종래의 반도체 장치에 있어서 발생하고 있던, 반도체 칩을 콜릿에 의하여 픽업할 때에 가해지는 충격에 의하여, 반도체 칩이 파손되어 버린다는 문제를 해결할 수 있다. 그러므로, 본 실시형태에 관한 반도체 장치(8)는, 종래의 반도체 장치와 비교하여, 신뢰성이라는 점에 있어서 우수한 것으로 할 수 있다.
이에 더하여, 도 8에 나타내는 반도체 장치(8)에 대해서도, 제1 실시형태와 마찬가지로, 땜납 범프(2)의 일부가 노출되어 있기 때문에, 당해 반도체 장치(8)를 기판에 실장했을 때에, 봉지재층(40)과 기판이 접촉하지 않고 양자가 이간된 구조를 실현할 수 있다.
＜제3 실시형태＞
제3 실시형태의 반도체 장치의 제조 방법에 대하여 설명한다.
도 10은, 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
본 실시형태에 관한 제조 방법은, 제1 실시형태의 전사 공정을 거치지 않고, 간략화할 수 있다. 즉, 반도체 칩(5)의 주면(3)에 접착층(보호 필름(10))을 첩부한 상태 그대로, 제1 분할 공정 및 일괄 봉지 공정을 실시할 수 있다. 구체적으로는, 보호 필름(10)과, 당해 보호 필름(10)의 점착면에 첩부된 상태의 복수의 반도체 칩(5)을 구비한 구조체(7)를 준비하여, 보호 필름(10)이 복수의 반도체 칩(5)에 첩부된 상태를 유지한 채로, 반도체 칩(5)을 봉지할 수 있다.
또, 실시형태에 있어서의 구조체(7)를 준비하는 공정은, 반도체 웨이퍼(1)의 회로 형성면(주면(3))과 점착 부재(보호 필름(10))의 점착면이 접촉하도록 점착 부재를 첩부한 상태로, 반도체 웨이퍼(1)를 개편화하여, 점착 부재에 첩부된 상태의 복수의 반도체 칩(5)을 얻는 공정과, 점착 부재에 있어서의 복수의 반도체 칩(5)이 첩부된 영역을, 필름 면내 방향으로 확장시켜, 인접하는 반도체 칩(5) 간의 간격을 소정의 간격으로 확대시키는 공정을 포함하는 것이다.
이하, 상기 공정에 대하여 설명한다.
도 10(a)에 나타내는 바와 같이, 주면(3)에 보호 필름(10)을 첩부한 상태의 반도체 웨이퍼(1)를 개편화하여, 보호 필름(10)이 첩부된 상태의 복수의 반도체 칩(5)을 제작한다. 또한, 반도체 웨이퍼(1)를 개편화할 때에는, 보호 필름(10)은 절단되지 않도록 함으로써, 얻어진 복수의 반도체 칩(5)이 첩부된 상태를 유지할 수 있다.
다음으로, 도 10(b)에 나타내는 바와 같이, 예를 들면 보호 필름(10)을 반도체 칩(5)의 면내 방향으로 확장시켜, 인접하는 반도체 칩(5) 간의 간격을 소정의 간격으로 확대시켜도 된다. 또, 반도체 칩(5) 간의 간격을 점착 부재(보호 필름(10))의 면내 방향으로 등방적으로 확장시켜도 된다.
이어서, 도 10(c) 및 (d)에 나타내는 바와 같이, 유동 상태에 있는 반도체 봉지용 수지 조성물(49)을, 복수의 반도체 칩(5)의 회로 형성면과는 반대측의 면에 접촉시켜, 인접하는 반도체 칩(5) 간의 간격에 반도체 봉지용 수지 조성물(49)을 충전함과 함께, 반도체 봉지용 수지 조성물(49)에 의하여 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 덮어 봉지한다.
이상에 의하여, 제1 실시형태와 동일한 구성을 구비한 반도체 장치(8)를 얻을 수 있다. 또, 본 실시형태에 의해서도, 제1 실시형태와 동일한 효과를 얻을 수 있다. 이에 더하여, 본 실시형태의 제조 방법에 의하면, 반도체 장치(8)의 제조 공정을 간략화할 수 있기 때문에, 종래의 제조 방법과 비교하여, 생산 효율을 보다 더 비약적으로 향상시키는 것이 가능해진다.
＜제4 실시형태＞
제4 실시형태의 반도체 장치의 제조 방법에 대하여 설명한다.
도 12는, 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
제4 실시형태에 있어서는, 제2 분할 공정에 있어서의 분할폭(L3)은, 제1 분할 공정에 있어서의 분할폭(L1)보다 좁게 하는 다이싱폭 협소 공정을 실시할 수 있다. 즉, 제4 실시형태에 있어서, 분할폭을 작게 하는 점에서, 제1 실시형태 등의 다른 형태와 상이하다.
먼저, 도 12(a)에 나타내는 바와 같이, 반도체 웨이퍼(1)의 주면(3)을 보호 필름(10)(접착층)에 첩부한다. 계속해서, 도 12(b)에 나타내는 바와 같이, 반도체 웨이퍼(1)의 이면(4)측으로부터 다이싱한다. 단면에서 보았을 때, 제1회째의 다이싱에 의하여 형성된 간극(11)의 폭을 분할폭(L1)으로 한다. 그 후, 도 12(c)에 나타내는 바와 같이, 반도체 웨이퍼(1)의 주면(3)을 보호 필름(10)에 첩부한 상태로, 복수의 반도체 칩(5)을 일괄 봉지한다. 이로써, 반도체 칩(5)의 측면(9) 및 이면(4) 상에 봉지재층(40)을 형성한다. 또, 반도체 칩(5)의 측면(9)의 간극(11)에 봉지재층(40)이 충전되어 있다.
계속해서, 도 12(d)에 나타내는 바와 같이, 인접하는 반도체 칩(5)끼리의 간극(11)에 위치하는 봉지재층(40)을 다이싱 영역을 따라 다이싱한다. 단면에서 보았을 때, 제2회째의 다이싱에 의하여 형성된 간극의 폭을 분할폭(L3)으로 한다. 그 후, 보호 필름(10)을 박리함으로써, 본 실시형태의 반도체 장치(8)를 얻을 수 있다.
본 실시형태에 있어서, 다이싱 방법으로서는, 블레이드 다이싱이나 레이저 다이싱을 이용할 수 있다. 또, 다이싱폭을 변경하는 방법으로서, 예를 들면 블레이드폭을 작게 하거나, 레이저의 조사 직경을 작게 하거나, 블레이드로부터 레이저로 다이싱 방법을 변경하거나, 블레이드의 칼날수를 줄이는 방법 등을 이용할 수 있다.
다이싱폭을 작게 함으로써, 반도체 칩(5)의 측면(9) 상에 잔존하는 봉지재층(40)의 막 두께의 두께를 조정할 수 있다. 이로써, 반도체 칩(5)의 측면(9) 상의 봉지재층(40)의 막 두께를 충분히 두껍게 할 수 있다. 이로 인하여, 핸들링 시의 치핑을 억제할 수 있어, 반도체 장치의 신뢰성을 높이는 구조를 실현할 수 있다. 또, 반도체 웨이퍼(1)의 유효 칩수를 높일 목적으로, 분할폭(L1)을 좁힌 상태에서도, 분할폭(L3)을 작게 할 수 있다. 이로써, 유효 칩수를 높이면서도, 상기 신뢰성을 높일 수 있다.
본 실시형태에 있어서, 분할폭(L1)의 하한값은, 예를 들면 50μm 이상으로 해도 되고, 60μm 이상으로 해도 된다. 이로써, 반도체 칩(5)의 사이에 반도체 봉지용 수지 조성물을 충전하기 쉬워진다. 분할폭(L1)의 상한값은, 예를 들면 150μm 이하로 해도 되고, 100μm 이하로 해도 된다. 이로써, 반도체 웨이퍼(1)의 유효 칩수를 높일 수 있다.
본 실시형태에 있어서, 분할폭(L3)으로서는, 상기 분할폭(L1)보다 작으면 특별히 한정되지 않는다. 분할폭(L3)의 하한값은, 예를 들면 10μm 이상으로 해도 되고, 20μm 이상으로 해도 된다. 이로써, 다이싱의 제어성을 높일 수 있다. 분할폭(L3)의 상한값은, 예를 들면 50μm 이하로 해도 되고, 40μm 이하로 해도 된다. 이로써, 반도체 칩(5)의 측면(9) 상의 봉지재층(40)의 막 두께를 확보할 수 있다. 따라서, 제4 실시형태에 있어서는, 제1 실시형태와 동일한 효과를 충분히 얻을 수 있다.
＜제5 실시형태＞
제5 실시형태의 반도체 장치의 제조 방법에 대하여 설명한다.
도 13은, 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
제5 실시형태에 있어서는, 봉지 공정 후, 반도체 웨이퍼(1)의 주면(3) 상에 외부 접속용 범프(땜납 범프(2))를 형성하는 공정을 포함하는 점이, 제1 실시형태와 상이하다. 즉, 제1 실시형태에서는, 범프를 형성한 후에, 제1 분할 공정 및 일괄 봉지 공정을 실시하지만, 제5 실시형태에서는, 제1 분할 공정 및 일괄 봉지 공정을 실시한 후에, 범프를 형성한다. 그 후, 제2 분할 공정을 실시한다. 이로써, 반도체 칩(5)의 주면(3)뿐만 아니라, 그 영역보다 외측에 배선층 및 범프를 형성할 수 있다.
이하, 각 공정에 대하여 설명한다.
먼저, 도 13(a)에 나타내는 바와 같이, 주면(3)에 회로가 형성된 반도체 웨이퍼(1)를 준비한다. 또한 주면(3) 상에는, (도시하지 않은 배선층과 함께)땜납 범프(2)는 형성되어 있지 않은 상태의 구조로 되어 있다. 계속해서, 예를 들면 반도체 웨이퍼(1)의 주면(3)에 보호 필름(10)을 첩부한다.
이어서, 도 13(b)에 나타내는 바와 같이, 상술한 제1 분할 공정 및 일괄 봉지 공정을 실시한다. 확장 공정을 실시해도 된다.
그 후, 도 13(c)에 나타내는 바와 같이, 보호 필름(10)을 박리한다. 이때, 복수의 반도체 칩(5)의 주면(3)과, 봉지재층(40)의 천장면(면(41))과는 반대측의 면(45)이 노출된다. 이들 주면(3) 및 면(45)은, 동일 평면을 형성할 수 있다.
계속해서, 이들 반도체 칩(5)의 주면(3) 상 및 봉지재층(40)의 면(45) 상에, 도시하지 않은 배선층 및 땜납 범프(2)를 형성한다. 땜납 범프(2)는, 주면(3) 상뿐만 아니라 봉지재층(40)의 면(45) 상에도 형성할 수 있다. 이로써, 반도체 칩(5)의 피치폭을 넓히는 것이 가능하게 된다. 그 후, 상기 제2 분할 공정을 실시함으로써, 개편화한다. 이상에 의하여, 도 14(d)에 나타내는 반도체 장치(8)가 얻어진다.
본 실시형태에 이용하는 각 부재의 상세에 대하여 설명한다.
이하, 본 실시형태에 관한 반도체 봉지용 수지 조성물(49), 다이싱 필름(20), 전사 부재(30), 보호 필름(10) 및 이형 필름(50)의 구성에 대하여 설명한다.
＜반도체 봉지용 수지 조성물＞
이하, 반도체 봉지용 수지 조성물이, 과립 형상의 수지 조성물인 양태에 대하여 상세하게 설명하지만, 이에 한정되는 것은 아니다.
본 실시형태에 관한 반도체 봉지용 수지 조성물은, 그 구성 재료로서, 에폭시 수지를 함유하는 것이 바람직하다. 에폭시 수지로서는, 예를 들면 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반이며, 그 분자량 및 분자 구조를 특별히 한정하는 것은 아니다. 구체적으로는, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지 등의 결정성 에폭시 수지; 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프톨 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 페닐렌 골격 함유 페놀아랄킬형 에폭시 수지, 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지, 페닐렌 골격 함유 나프톨아랄킬형 에폭시 수지 등의 페놀아랄킬형 에폭시 수지; 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지 등의 3관능형 에폭시 수지; 디시클로펜타디엔 변성 페놀형 에폭시 수지, 테르펜 변성 페놀형 에폭시 수지 등의 변성 페놀형 에폭시 수지; 트리아진 핵 함유 에폭시 수지 등의 복소환 함유 에폭시 수지 등을 들 수 있으며, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수 있다.
또, 과립 형상의 수지 조성물을 얻는 방법으로서는, 특별히 한정되는 것은 아니지만, 예를 들면 복수의 소공(小孔)을 갖는 원통 형상 외주부와 원반 형상의 바닥면으로 구성되는 회전자의 내측에, 용융 혼련된 수지 조성물을 공급하고, 그 수지 조성물을, 회전자를 회전시켜 얻어지는 원심력에 의하여 소공을 통과시켜 얻는 방법(이하, "원심 제분법"이라고도 함); 각 원료 성분을 믹서로 예비 혼합 후, 롤, 니더 또는 압출기 등의 혼련기에 의하여 가열 혼련 후, 냉각, 분쇄 공정을 거쳐 분쇄물로 한 것을, 체를 이용하여 조립(粗粒)과 미분의 제거를 행하여 얻는 방법(이하, "분쇄 체분법"이라고도 함); 각 원료 성분을 믹서로 예비 혼합 후, 스크루 선단부에 소공을 복수 배치한 다이를 설치한 압출기를 이용하여, 가열 혼련을 행함과 함께, 다이에 배치된 소공으로부터 스트랜드 형상으로 압출되는 용융 수지를 다이면에 대략 평행으로 슬라이딩 회전하는 커터로 절단하여 얻는 방법(이하, "핫 커팅법"이라고도 함) 등을 들 수 있다. 어느 방법으로도 혼련 조건, 원심 조건, 체분 조건, 절단 조건 등을 선택함으로써, 원하는 입도 분포나 과립 밀도를 얻을 수 있다. 특히 바람직한 제법으로서는, 원심 제분법이며, 이것에 의하여 얻어지는 과립 형상의 수지 조성물은, 원하는 입도 분포나 과립 밀도를 안정적으로 발현시킬 수 있기 때문에, 반송로 상에서의 반송성이나 고착 방지의 점에서 바람직하다. 또, 원심 제분법에서는, 입자 표면을 어느 정도 매끄럽게 할 수 있기 때문에, 입자끼리가 걸리거나, 반송로면과의 마찰 저항이 커지거나 하는 일도 없어, 반송로로의 공급구에서의 브리지(막힘)의 방지, 반송로 상에서의 체류의 방지의 점에서도 바람직하다. 또, 원심 제분법에서는, 용융한 상태로부터 원심력을 이용하여 형성시키기 때문에, 입자 내에 공극이 어느 정도 포함된 상태가 되어, 과립 밀도를 어느 정도 낮게 할 수 있기 때문에, 압축 성형에 있어서의 반송성에 관하여 유리하다.
한편, 분쇄 체분법은, 체분에 의하여 발생하는 다량의 미분 및 조립의 처리 방법을 검토할 필요는 있지만, 체분 장치 등은 반도체 봉지용 수지 조성물의 기존 제조 라인에서 사용되고 있는 것이기 때문에, 종래의 제조 라인을 그대로 사용할 수 있는 점에서 바람직하다. 또, 분쇄 체분법은, 분쇄 전에 용융 수지를 시트화할 때의 시트 두께의 선택, 분쇄 시의 분쇄 조건이나 스크린의 선택, 체분 시의 체의 선택 등, 본 발명의 입도 분포를 발현시키기 위한 독립적으로 제어 가능한 인자가 많기 때문에, 원하는 입도 분포로 조정하기 위한 수단의 선택지가 많은 점에서 바람직하다. 또, 핫 커팅법도, 예를 들면 압출기의 선단에 핫 커팅 기구를 부가하는 정도로, 종래의 제조 라인을 그대로 이용할 수 있는 점에서 바람직하다.
＜다이싱 필름＞
본 실시형태에 관한 다이싱 필름(20)은, 반도체 웨이퍼(1)를 개편화할 때에, 절단되는 일 없이 얻어진 반도체 칩(5)에 첩부된 상태를 유지할 수 있는 것이다. 이 다이싱 필름(20)은, 반도체 웨이퍼(1)에 대하여 접착하고, 반도체 칩(5)과의 위치 어긋남이 작은 것이면, 특별히 한정되지 않는다. 다이싱 필름(20)으로서는, 예를 들면 지지 필름 상에 점착제층이 적층한, 복수의 적층 구조를 갖고 있어도 된다. 또, 다이싱 필름(20)은, 가열이나 자외선 조사에 의하여 접착력을 작게 변화시키는 기능을 갖고 있어도 된다. 이로써, 피착체(반도체 칩(5))로부터의 박리성을 높일 수 있다.
지지 필름의 구성 재료는, 특별히 한정되지 않지만, 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌프로필렌 공중합체, 폴리올레핀, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 폴리 염화 비닐, 폴리 염화 비닐리덴, 염화 비닐 공중합체, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리우레탄, 에틸렌·아세트산 비닐 공중합체, 아이오노머, 에틸렌·(메트)아크릴산 공중합체, 에틸렌·(메트)아크릴산 에스테르 공중합체, 폴리스티렌, 비닐폴리이소프렌, 폴리카보네이트, 폴리페닐렌설파이드, 폴리에테르에테르케톤, 아크릴로니트릴·부타디엔·스티렌 공중합체, 폴리이미드, 폴리에테르이미드, 폴리아미드, 불소 수지 등으로 이루어지는 군으로부터 선택되는 1종 이상의 수지를 함유해도 된다.
또, 지지 필름의 표면은 점착제층과의 밀착성을 높이기 위하여, 화학적 또는 물리적 표면 처리를 실시할 수 있다. 또한, 지지 필름에는, 발명의 효과를 해치지 않는 범위에서, 각종 첨가제(충전재, 가소제, 산화 방지제, 난연제, 대전 방지제)가 포함되어 있어도 된다.
또, 다이싱 테이프의 점착제층으로서는, 아크릴계 점착제, 고무계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제 등을 포함하는 제1 수지 조성물로 구성되어 있는 것을 이용할 수 있다. 이들 중에서도 아크릴계 점착제를 이용할 수 있다.
＜전사 부재(점착 부재)＞
다음으로, 본 실시형태에 관한 전사 부재(30)는, 상술한 바와 같이, 반도체 봉지용 수지 조성물(49)을 경화시키기 위하여 가하는 열에 견딜 수 있을 정도의 내열성과, 당해 전사 부재(30) 상에 고정하는 반도체 칩(5)이 탈리하지 않을 정도의 점착성을 겸비한 구성인 것이 바람직하다. 구체적으로는, 본 실시형태에 관한 전사 부재(30)는, 기재층과 접착제층이 적층되어 이루어지는 구성인 것이 바람직하다.
접착제층은, 가교 반응 가능한 수지와, 플럭스 활성을 갖는 화합물을 포함하는 수지 조성물로 구성되어 있다. 가교 반응 가능한 수지로서는, 예를 들면 에폭시 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등의 이른바 열경화성 수지로 분류되는 것에 더하여, 카복실기, 에폭시기 등의 관능기를 갖는 열가소성 수지 등도 가교 반응 가능한 수지로서 들 수 있다. 이들 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수한 에폭시 수지가 적합하게 이용된다.
플럭스 활성을 갖는 화합물은, 가열 등에 의하여 금속 산화막을 제거하는 효과를 갖고 있는 것이면 특별히 한정되지 않는다. 예를 들면, 활성 로진, 카복실기를 갖는 유기 화합물 등의 유기산, 아민, 페놀, 알코올, 아진 등의 스스로 플럭스 활성을 갖고 있거나, 플럭스 활성을 조장하거나 하는 작용을 갖는 화합물이어도 된다.
이 플럭스 활성을 갖는 화합물로서, 보다 구체적으로는 분자 중에 카복실기 및/또는 페놀성 수산기를 적어도 하나 이상 갖는 화합물을 들 수 있으며, 이것은 액상이어도 되고 고체여도 상관없다.
또, 내열성이나, 치수 안정성, 내습성 등의 특성이 특히 요구되는 경우에는, 무기 충전제를 더 함유해도 된다. 이와 같은 무기 충전제로서는, 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 산화 티타늄, 알루미나, 용융 실리카(용융 구상 실리카, 용융 파쇄 실리카), 결정 실리카 등의 분말 등의 산화물, 탄산 칼슘, 탄산 마그네슘, 하이드로탈사이트 등의 탄산염, 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘 등의 수산화물, 황산 바륨, 황산 칼슘, 아황산 칼슘 등의 황산염 또는 아황산염, 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소 등의 질화물 등을 들 수 있다. 이들 무기 충전제는 단독이어도 되고 혼합하여 사용해도 된다. 이들 중에서도 용융 실리카, 결정 실리카 등의 실리카 분말이 바람직하고, 특히 용융 구상 실리카가 바람직하다.
무기 충전제를 수지 조성물에 포함함으로써, 수지 조성물을 경화시킨 후의 내열성, 내습성, 강도 등을 향상시킬 수 있으며, 또 접착제층의 반도체 칩(5)에 대한 박리성을 향상시킬 수 있다. 또한, 무기 충전제의 형상은, 특별히 한정되지 않지만, 진구(眞球) 형상인 것이 바람직하고, 이로써, 특히 이방성이 없는 접착제층으로서 적합한 수지 조성물을 제공할 수 있다.
또, 기재층으로서는, 예를 들면 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 에틸렌아세트산 비닐 공중합체, 폴리에스테르, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리 염화 비닐, 폴리아미드, 폴리우레탄 등에 의하여 제작된 내열성이나 내약품성이 우수한 필름이면 사용할 수 있다. 기재층의 두께는, 특별히 한정되지 않지만, 통상 30~500μm가 바람직하다.
＜보호 필름(점착 부재)＞
다음으로, 보호 필름(10)은, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마할 때에, 회로 형성면을 보호하는 것이다. 이 보호 필름(10)은, 반도체 웨이퍼(1)에 대하여 접착하는 것이면, 특별히 한정되지 않지만, 예를 들면 백 그라인드 테이프와, 접착제층이 적층되어 이루어지는 구성이면 된다. 또, 도 10에 나타내는 바와 같이, 보호 필름(10)은, 반도체 웨이퍼(1)를 개편화할 때의 보호 부재로서 사용하는 경우도 있고, 당해 보호 필름(10)을 면내 방향으로 확장시키는 경우도 있으며, 반도체 봉지용 수지 조성물(49)을 경화시키기 위하여 열을 가하는 경우도 있다. 이로 인하여, 보호 필름(10)은, 어느 정도의 확장성과, 반도체 봉지용 수지 조성물(49)을 경화시키기 위하여 가하는 열에 견딜 수 있을 정도의 내열성과, 보호 필름(10) 상에 고정하는 반도체 칩(5)이 탈리하지 않을 정도의 점착성을 겸비한 구성인 것이 바람직하다.
보호 필름(10)은, 백 그라인드 테이프와, 접착제층으로 구성되어 있다. 또한, 백 그라인드 테이프와 접착제층의 사이에는, 이형 필름(50)이 마련되어 있어도 된다. 이로써, 백 그라인드 테이프와 접착제층의 사이의 박리가 용이해진다.
접착제층은, 가교 반응 가능한 수지와, 플럭스 활성을 갖는 화합물을 포함하는 수지 조성물로 구성되어 있다. 가교 반응 가능한 수지로서는, 예를 들면 에폭시 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등의 이른바 열경화성 수지로 분류되는 것에 더하여, 카복실기, 에폭시기 등의 관능기를 갖는 열가소성 수지 등도 가교 반응 가능한 수지로서 들 수 있다. 이들 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수한 에폭시 수지가 적합하게 이용된다.
플럭스 활성을 갖는 화합물은, 가열 등에 의하여 금속 산화막을 제거하는 효과를 갖고 있는 것이면 특별히 한정되지 않는다. 예를 들면, 활성 로진, 카복실기를 갖는 유기 화합물 등의 유기산, 아민, 페놀, 알코올, 아진 등의 스스로 플럭스 활성을 갖고 있거나, 플럭스 활성을 조장하거나 하는 작용을 갖는 화합물이어도 된다.
이 플럭스 활성을 갖는 화합물로서, 보다 구체적으로는 분자 중에 카복실기 및/또는 페놀성 수산기를 적어도 하나 이상 갖는 화합물을 들 수 있으며, 이것은 액상이어도 되고 고체여도 상관없다.
또, 백 그라인드 테이프로서는, 예를 들면 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 에틸렌아세트산 비닐 공중합체, 폴리에스테르, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리 염화 비닐, 폴리아미드, 폴리우레탄 등에 의하여 제작된 내열성이나 내약품성이 우수한 필름이면 사용할 수 있다. 백 그라인드 테이프의 두께는, 특별히 한정되지 않지만, 통상 30~500μm로 할 수 있다.
＜이형 필름＞
다음으로, 이형 필름(50)은, 우수한 이형성을 갖는 구성이면, 특별히 한정되는 것은 아니지만, 예를 들면 폴리에스테르 수지 재료를 포함하는 이형층을 갖는 것이면 바람직하다.
본 실시형태에 관한 이형 필름(50)은, 폴리에스테르 수지 재료를 포함하는 이형층(제1 이형층)을 갖는 이형 필름(50)이다.
본 실시형태에 관한 이형 필름(50)에 있어서, 이형층이란, 적어도 당해 이형 필름(50)을 대상물 상에 배치했을 때에, 대상물에 접하는 면(이하, "이형면"이라고도 나타냄)을 형성하는 수지층이며, 폴리에스테르 수지란, 다가 카복실산(디카복실산)과 폴리알코올(디올)의 중축합체이며, 카복실기(-COOH)를 복수 갖는 화합물이다.
또, 본 실시형태에 있어서 폴리에스테르 수지 재료는, 특별히 한정되지 않지만, 예를 들면 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지, 폴리트리메틸렌테레프탈레이트 수지, 폴리헥사메틸렌테레프탈레이트 수지 등의 폴리알킬렌테레프탈레이트 수지를 들 수 있다. 이들 중에서도 폴리부틸렌테레프탈레이트 수지를 이용하는 것이 바람직하다.
본 실시형태에 관한 이형 필름(50)은, 단층 구조를 형성한 것이어도 되고, 다층 구조를 형성한 것이어도 된다.
이상, 본 발명의 실시형태에 대하여 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
또, 상기 실시형태에서는, 반도체 칩(5)을 봉지할 때에, 과립 형상의 반도체 봉지용 수지 조성물(49)을 이용하여 압축 성형하는 경우를 예로 들어 설명했지만, 반도체 칩(5)의 회로 형성면과는 반대측의 면에 대하여 액상의 반도체 봉지용 수지 조성물(49)을, 스핀 코트법, 인쇄법, 디스펜스법에 의하여 도포한 후, 건조시켜도 되고, 가압 조건하, 반도체 칩(5)의 회로 형성면과는 반대측의 면에 대하여 필름 형상으로 성형한 연화 상태에 있는 반도체 봉지용 수지 조성물(49)을 압압하여 침입시켜도 되며, 액상의 반도체 봉지용 수지 조성물(49)을 인접하는 반도체 칩(5) 간의 간격에 모세관 현상을 이용하여 흘러들어가게 해도 된다.
또한, 상기 실시형태에서는, 회로 형성면에 복수의 땜납 범프(2)가 장착된 반도체 웨이퍼(1)를 이용하여 반도체 장치(8)를 제조하는 경우를 예로 들어 설명했지만, 복수의 땜납 범프(2)가 회로 형성면에 장착되어 있지 않은 반도체 웨이퍼(1)를 이용하여, 반도체 칩(5)의 하면 중 적어도 일부가 봉지재층(40)에 의하여 덮여 있지 않은 반도체 장치(8)를 제조한 후속 공정에 있어서, 반도체 칩(5)의 회로 형성면에 땜납 범프(2)를 장착하고 나서 기판에 실장해도 되고, 반도체 칩(5)과 기판을 와이어 본딩함으로써 전기적으로 접속해도 된다.
또, 반도체 칩(5)을 봉지할 때에, 시트 형상으로 가공된 반도체 봉지용 수지 조성물(49)로 이루어지는 봉지재(이하, 시트 형상 봉지재로 나타냄)를 이용하여, 이하의 방법에 의하여 래미네이션할 수도 있다.
먼저, 롤 형상으로 준비한 시트 형상 봉지재를, 진공 가압식 래미네이터의 권출 장치에 장착하여, 권취 장치까지 접속한다. 다음으로, 보호 필름(10)을 첩부한 반도체 웨이퍼(1)를 다이어프램(탄성막)식 래미네이터부까지 반송한다. 이어서, 감압하, 프레스를 개시하면 시트 형상 봉지재는, 소정 온도로 가열되어 용융 상태가 되고, 그 후, 용융 상태의 시트 형상 봉지재를, 다이어프램을 통하여 프레스하는 것에 의하여 반도체 웨이퍼(1)에 대하여 압압함으로써, 반도체 웨이퍼(1)에 형성된 노치를 당해 시트 형상 봉지재로 메울 수 있음과 함께, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 시트 형상 봉지재로 덮을 수 있다. 그 후, 소정 시간을 들여 시트 형상 봉지재를 경화시킨다. 이렇게 함으로써, 반도체 칩(5)을 봉지할 수 있다.
또한, 시트 형상 봉지재에 대하여, 보다 고(高)정밀도의 평탄성이 요구되는 경우는, 다이어프램식 래미네이터에서의 프레스 후에, 고정밀도로 조정된 평탄 프레스 장치에 의한 프레스 공정을 추가하여 성형할 수도 있다.
상술한 래미네이션 성형을 행할 때, 다이어프램(탄성막)식 래미네이터부에 의한 성형 온도는, 바람직하게는, 50~120℃이며, 더 바람직하게는, 80~110℃이다. 또, 다이어프램(탄성막)식 래미네이터부에 의한 성형 압력은, 바람직하게는, 0.5~1MPa이며, 더 바람직하게는, 0.6~0.9MPa이다. 이에 더하여, 다이어프램(탄성막)식 래미네이터부에 의한 성형 시간은, 바람직하게는, 30초~5분이며, 더 바람직하게는, 1~3분이다. 다이어프램(탄성막)식 래미네이터부에 의한 성형 온도, 압력, 시간을 상기 범위로 함으로써, 용융 상태에 있는 시트 형상 봉지재가 충전되지 않는 부분이 발생하는 것을 방지할 수 있다.
상술한 래미네이션 성형을 행할 때, 평탄 프레스 장치에 의한 프레스 온도는, 바람직하게는, 80~130℃이며, 더 바람직하게는, 90~120℃이다. 또, 평탄 프레스 장치에 의한 성형 압력은, 바람직하게는, 0.5~2MPa이며, 더 바람직하게는, 0.8~1.5MPa이다. 이에 더하여, 평탄 프레스 장치에 의한 성형 시간은, 바람직하게는, 30초~5분이며, 더 바람직하게는, 1~3분이다. 평탄 프레스 장치에 의한 프레스 온도, 성형 압력, 시간을 상기 범위로 함으로써, 용융 상태에 있는 시트 형상이 충전되지 않는 부분이 발생하는 것을 방지할 수 있다.
또, 상술한 시트 형상 봉지재를 이용한 래미네이션 성형법에 의하여 반도체 칩(5)을 봉지 성형 후에 실시하는 포스트큐어 온도는, 바람직하게는, 150~200℃이며, 더 바람직하게는, 165~185℃이다. 또한, 포스트큐어 시간은, 바람직하게는, 1시간~5시간이며, 더 바람직하게는, 2시간~4시간이다.
이 출원은, 2014년 8월 29일에 출원된 일본 특허출원 2014-175135호를 기초로 하는 우선권을 주장하고, 그 개시 모두를 여기에 원용한다.

Claims (17)

  1. 주면에 회로가 형성된 반도체 웨이퍼를 준비하는 준비 공정과,
    상기 반도체 웨이퍼를 접착층에 첩부하는 첩부 공정과,
    상기 접착층에 첩부한 상태의 상기 반도체 웨이퍼를 다이싱 영역을 따라 분할함으로써, 복수의 반도체 칩을 얻는 제1 분할 공정과,
    복수의 상기 반도체 칩의 상기 주면을 상기 접착층에 첩부한 상태로, 복수의 상기 반도체 칩을 일괄하여 봉지(封止)함으로써, 상기 반도체 칩의 측면 간의 간극 및 상기 회로가 형성된 상기 주면과는 반대측의 상기 반도체 칩의 이면 상에 열경화성 수지 조성물로 이루어지는 봉지재층을 형성하는 봉지 공정과,
    상기 반도체 칩의 상기 측면 간의 간극에 형성된 상기 봉지재층을 분할함으로써, 상기 측면 및 상기 이면에 상기 봉지재층이 형성된 복수의 상기 반도체 칩을 얻는 제2 분할 공정을 포함하는, 반도체 장치의 제조 방법으로서,
    상기 제1 분할 공정은,
    상기 반도체 웨이퍼의 상기 주면을 상기 접착층에 첩부한 상태로, 상기 반도체 웨이퍼를 분할함으로써, 복수의 상기 반도체 칩을 얻는 공정, 및 인접하는 상기 반도체 칩 간의 간격을 넓히는 확장 공정을 포함하거나, 또는
    상기 반도체 웨이퍼의 상기 이면을 상기 접착층에 첩부한 상태로, 상기 반도체 웨이퍼를 분할함으로써, 복수의 상기 반도체 칩을 얻는 공정, 인접하는 상기 반도체 칩 간의 간격을 넓히는 확장 공정, 및 상기 반도체 웨이퍼의 상기 주면에 다른 접착층을 새로 붙이면서 상기 이면에 첩부된 상기 접착층을 박리하는 공정을 포함하고,
    상기 봉지 공정은, 상기 반도체 칩 간의 간격을 넓힌 상태로 실시하는, 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 첩부 공정은,
    상기 반도체 웨이퍼의 주면을 상기 접착층에 첩부하는 공정과,
    상기 반도체 웨이퍼의 이면을 제거함으로써, 상기 반도체 웨이퍼의 막 두께를 얇게 하는 공정을 포함하는, 반도체 장치의 제조 방법.
  3. 청구항 2에 있어서,
    막 두께를 얇게 하는 상기 공정 후의 상기 반도체 웨이퍼의 막 두께는, 100μm 이상 300μm 이하인, 반도체 장치의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제2 분할 공정에 있어서의 분할폭은, 상기 제1 분할 공정에 있어서의 분할폭보다 좁은, 반도체 장치의 제조 방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 제1 분할 공정은, 상기 반도체 웨이퍼를 분할함과 함께, 상기 접착층에 노치를 형성한 후, 상기 확장 공정을 실시하는, 반도체 장치의 제조 방법.
  7. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 준비 공정에 있어서, 상기 반도체 웨이퍼의 상기 주면 상에 외부 접속용 범프가 형성되어 있는, 반도체 장치의 제조 방법.
  8. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 봉지 공정 후, 상기 반도체 웨이퍼의 상기 주면 상에 외부 접속용 범프를 형성하는 공정을 포함하고,
    그 후, 상기 제2 분할 공정을 실시하는, 반도체 장치의 제조 방법.
  9. 점착 부재와, 상기 점착 부재의 점착면에 첩부된 복수의 반도체 칩을 구비하고, 복수의 상기 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 상기 점착 부재의 상기 점착면에 대하여 복수의 상기 반도체 칩의 회로 형성면이 첩부되어 있는 구조체를 준비하는 공정과,
    유동 상태에 있는 열경화성 수지 조성물을 복수의 상기 반도체 칩에 접촉시켜, 상기 간격에 상기 열경화성 수지 조성물을 충전함과 함께, 상기 반도체 칩의 회로 형성면과는 반대측의 면 및 측면을 상기 열경화성 수지 조성물에 의하여 덮어 봉지하는 공정과,
    상기 반도체 칩의 회로 형성면과는 반대측의 면 및 측면 상의 상기 열경화성 수지 조성물을 경화시키는 공정
    을 포함하는 반도체 장치의 제조 방법으로서,
    상기 구조체를 준비하는 상기 공정이,
    반도체 웨이퍼의 회로 형성면과는 반대측의 면에 다이싱 필름을 첩부한 상태로, 상기 반도체 웨이퍼를 개편화하여, 상기 다이싱 필름에 첩부된 상태의 복수의 반도체 칩을 얻는 공정과,
    상기 다이싱 필름에 있어서의 복수의 상기 반도체 칩이 첩부된 영역을, 필름 면내 방향으로 확장시켜, 인접하는 상기 반도체 칩 간의 간격을 상기 소정의 간격으로 확대시키는 공정과,
    복수의 상기 반도체 칩의 회로 형성면과 상기 점착 부재의 점착면이 접촉하도록 상기 점착 부재를 첩부하는 공정과,
    복수의 상기 반도체 칩이 상기 점착 부재의 점착면에 첩부된 상태로, 상기 다이싱 필름을 상기 반도체 칩으로부터 박리하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  10. 삭제
  11. 청구항 9에 있어서,
    인접하는 상기 반도체 칩 간의 간격을 상기 소정의 간격으로 확대시키는 상기 공정에 있어서, 상기 간격을 상기 다이싱 필름의 면내 방향으로 등방적으로 확장시키는,
    반도체 장치의 제조 방법.
  12. 청구항 9에 있어서,
    상기 구조체를 준비하는 상기 공정이,
    반도체 웨이퍼의 회로 형성면과 상기 점착 부재의 점착면이 접촉하도록 상기 점착 부재를 첩부한 상태로, 상기 반도체 웨이퍼를 개편화하여, 상기 점착 부재에 첩부된 상태의 복수의 반도체 칩을 얻는 공정과,
    상기 점착 부재에 있어서의 복수의 상기 반도체 칩이 첩부된 영역을, 필름 면내 방향으로 확장시켜, 인접하는 상기 반도체 칩 간의 간격을 상기 소정의 간격으로 확대시키는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  13. 청구항 12에 있어서,
    인접하는 반도체 칩 간의 간격을 상기 소정의 간격으로 확대시키는 상기 공정에 있어서, 상기 간격을 상기 점착 부재의 면내 방향으로 등방적으로 확장시키는, 반도체 장치의 제조 방법.
  14. 청구항 9 및 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 간격에 충전된 상기 열경화성 수지 조성물의 경화체를 절단하여, 상기 열경화성 수지 조성물에 의하여 봉지된 복수의 상기 반도체 칩으로 개편화하는 공정
    을 더 포함하는, 반도체 장치의 제조 방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020177008463A 2014-08-29 2015-08-20 반도체 장치의 제조 방법 및 반도체 장치 KR101968428B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-175135 2014-08-29
JP2014175135 2014-08-29
PCT/JP2015/073438 WO2016031684A1 (ja) 2014-08-29 2015-08-20 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
KR20170048482A KR20170048482A (ko) 2017-05-08
KR101968428B1 true KR101968428B1 (ko) 2019-04-11

Family

ID=55399577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008463A KR101968428B1 (ko) 2014-08-29 2015-08-20 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
JP (1) JPWO2016031684A1 (ko)
KR (1) KR101968428B1 (ko)
CN (1) CN106796893B (ko)
TW (1) TWI710035B (ko)
WO (1) WO2016031684A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217307A1 (ja) * 2016-06-16 2017-12-21 株式会社村田製作所 半導体部品、白色発光ダイオードデバイス、および半導体部品の製造方法
TWI751331B (zh) * 2017-05-10 2022-01-01 日商三井化學股份有限公司 半導體裝置的製造方法以及半導體裝置的中間體
WO2018216621A1 (ja) * 2017-05-22 2018-11-29 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
JP6990577B2 (ja) * 2017-12-22 2022-01-12 東レエンジニアリング株式会社 実装方法および実装装置
JP7093953B2 (ja) 2019-02-27 2022-07-01 株式会社デンソー 半導体装置とその製造方法
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
CN113192851B (zh) * 2021-04-29 2024-03-29 长沙新雷半导体科技有限公司 一种晶圆的封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2002141444A (ja) * 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法
JP2013189544A (ja) * 2012-03-14 2013-09-26 Unitika Ltd 樹脂組成物およびそれを加熱硬化してなる熱硬化性エラストマー
JP2013209503A (ja) * 2012-03-30 2013-10-10 Nippon Steel & Sumikin Chemical Co Ltd エポキシ樹脂組成物、及びその硬化物
JP2013237780A (ja) * 2012-05-15 2013-11-28 Hitachi Chemical Co Ltd フェノール化合物、その製造方法、樹脂組成物及び電子部品装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2002141444A (ja) * 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI710035B (zh) 2020-11-11
KR20170048482A (ko) 2017-05-08
CN106796893A (zh) 2017-05-31
CN106796893B (zh) 2019-09-20
WO2016031684A1 (ja) 2016-03-03
TW201626470A (zh) 2016-07-16
JPWO2016031684A1 (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
KR102582536B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2011071486A (ja) ダイシングシート付き接着フィルム及びその製造方法
TW201541577A (zh) 電子零件封裝之製造方法
TW201727729A (zh) 保護帶及半導體裝置之製造方法
CN107614641B (zh) 半导体加工用带
TW202107667A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
TWI698962B (zh) 半導體裝置之製造方法
JP2018098228A (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2023276731A1 (ja) 保護膜付きチップの製造方法
JP7172022B2 (ja) 半導体装置の製造方法
WO2015072378A1 (ja) 封止樹脂シート及び電子部品パッケージの製造方法
TW202107671A (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TW202044423A (zh) 具有支石墓結構的半導體裝置及其製造方法
TW202107665A (zh) 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜
JP2015097232A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)