JP2002141444A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002141444A
JP2002141444A JP2000335020A JP2000335020A JP2002141444A JP 2002141444 A JP2002141444 A JP 2002141444A JP 2000335020 A JP2000335020 A JP 2000335020A JP 2000335020 A JP2000335020 A JP 2000335020A JP 2002141444 A JP2002141444 A JP 2002141444A
Authority
JP
Japan
Prior art keywords
dicing
elastic body
semiconductor chip
semiconductor
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000335020A
Other languages
English (en)
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000335020A priority Critical patent/JP2002141444A/ja
Publication of JP2002141444A publication Critical patent/JP2002141444A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

(57)【要約】 【課題】冷却したときの基板の変形に伴う基板配線部の
クラックを防止する。 【解決手段】フリップチップ実装構造において、半導体
チップ１１の側端面または側端面と裏面とを弾性体１
５、１６で覆うようにし、これによってチップクラック
を防止した実装構造を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、とくに半導体チップの電極が設けら
れている電極面が基板の表面と接するように半導体チッ
プを基板上に実装して成る半導体装置に関する。
【０００２】
【従来の技術】特開平１１−２７４３７８号公報に開示
されているように、半導体チップをその電極面が回路基
板の表面に接するように回路基板上に実装し、半導体チ
ップのバンプによって基板上の接続用導体に接続するよ
うにしたいわゆるフリップチップ接続による半導体装置
が広く用いられている。このような装置は、実装される
基板の大きさを小さくすることによって、半導体装置の
大きさを小さくすることが可能になる。そしてこのよう
な半導体装置は、マザーボード上に実装されたときのス
ペースが小さく、これによって高密度実装が可能にな
る。
【０００３】このような従来の半導体装置において、回
路基板の電極にベアチップの状態で直接実装するフリッ
プチップ接続は、半導体チップの電極に形成された突起
電極、すなわちバンプと対応する回路基板の電極とを加
熱して電気的な接続を行ない、この後に半導体チップと
回路基板との間の隙間に熱硬化性等の液体樹脂を注入
し、樹脂硬化を行なうことによって、半導体チップと回
路基板との機械的な接続をより強固にするとともに、両
者の間の封止を行なっていた。
【０００４】図１１Ａはこのような半導体装置の一例を
示している。すなわち半導体チップ１は基板２上に装着
される。このときに半導体チップ１の電極面、すなわち
下面に設けられているバンプ３が基板２との間の電気的
な接続手段を構成している。そして封止樹脂４が半導体
チップ１と基板２との間の隙間に充填されて封止が行な
われるようになっている。なおこのような半導体装置は
基板２をマザーボード上に実装することによって使用さ
れる。
【０００５】
【発明が解決しようとする課題】このような従来のフリ
ップチップ実装構造の半導体装置の場合に、高温で半導
体チップ１と基板２との接続を行なったときには図１１
Ａに示すように基板２は平坦であるが、半導体チップ１
と基板２とで熱膨張率が異なるために、冷却したときの
基板２の収縮率が大きく、このために図１１Ｂに示すよ
うに基板２の変形が発生する。このような変形による応
力がバンプ３に加わらないように封止樹脂４が半導体チ
ップ１と基板２との間に充填されているが、半導体チッ
プ１の面積と基板２の面積によって、封止材４を入れて
もチップ１がクラックを生じ、あるいはまた基板２の配
線部分にクラックが発生することがあった。
【０００６】このようなクラックの防止のために、例え
ば上述の特開平１１−２７４３７８号公報には、熱膨張
率をコントロールする中間材を半導体チップ１と基板２
との間に挿入することによって残留応力を低減すること
を提案している。ここで中間材は半導体チップ１と基板
２との間の隙間であってバンプ３間に挿入される。
【０００７】しかるに最近のＬＳＩは電極の位置が半導
体チップ１の電極面のペリフェラルのみだけではなく、
チップの電極面の中央部等のエリア部にも配置される傾
向にある。従って上述のような中間材を挿入する場合
に、半導体チップの電極面に形成されているバンプを避
けるための開口穴を形成することが必要になり、これに
よって中間材の加工が面倒になるとともに、コスト高に
なる問題があった。
【０００８】本発明はこのような問題点に鑑みてなされ
たものであって、フリップチップのフェースダウン実装
による半導体装置において、汎用の装置を使用してしか
も安価に製造が可能であって、しかもチップクラックの
発生を防止するようにした高い信頼性を有する半導体装
置およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】半導体装置に関する主要
な発明は、半導体チップの電極が設けられている電極面
が基板の表面と接するように前記半導体チップを前記基
板上に実装して成る半導体装置において、前記半導体チ
ップの側端面または側端面と電極面とは反対側の面とを
弾性体で覆うことを特徴とする半導体装置に関するもの
である。
【００１０】ここで前記弾性体が前記基板と前記半導体
チップとの間に充填される封止材と接合され、温度変化
に伴う前記基板の変形による応力を緩和することが好ま
しい。また前記弾性体は無機材料から成る超弾性体ある
いは有機材料から成る弾性体であってよい。とくに有機
材料から成る弾性体である場合には、弾性を有する樹脂
から構成される。
【００１１】製造方法に関する主要な発明は、半導体ウ
エハの電極が設けられている電極面とは反対側の面がダ
イシングシートに接するように前記半導体ウエハを前記
ダイシングシートに接合する工程と、前記ダイシングシ
ート上において前記半導体ウエハをダイシングする工程
と、ダイシング後に前記ダイシングシートを面方向に延
伸してダイシング溝を拡げる工程と、拡がった前記ダイ
シング溝に弾性体を塗布充填する工程と、弾性体が半導
体チップの側端面に残るように前記弾性体をダイシング
溝に沿って切断する工程と、半導体チップを前記ダイシ
ングシートから剥離する工程と、を具備する半導体装置
の製造方法に関するものである。
【００１２】製造方法に関する別の発明は、半導体ウエ
ハの電極が設けられている電極面がダイシングシートに
接するように前記半導体ウエハを前記ダイシングシート
に接合する工程と、前記ダイシングシート上において前
記半導体ウエハをダイシングする工程と、ダイシング後
に前記ダイシングシートを面方向に延伸してダイシング
溝を拡げる工程と、前記半導体チップの電極面とは反対
側の面と拡がったダイシング溝に弾性体を塗布充填する
工程と、弾性体が半導体チップの側端面と電極面とは反
対側の面に残るように前記弾性体をダイシング溝に沿っ
て切断する工程と、半導体チップを前記ダイシングシー
トから剥離する工程と、を具備する半導体装置の製造方
法に関するものである。
【００１３】製造方法に関するさらに別の発明は、半導
体ウエハの電極が設けられている電極面とは反対側の面
がダイシングシートに接するように前記半導体ウエハを
前記ダイシングシートに接合する工程と、前記ダイシン
グシート上において前記半導体ウエハをダイシングする
工程と、ダイシング後に前記ダイシングシートを面方向
に延伸してダイシング溝を拡げる工程と、ダイシングシ
ート上の半導体チップを転写するようにして電極面が別
の粘着シートに接するように前記半導体チップを前記別
の粘着シートに接合する工程と、前記半導体チップの電
極面とは反対側の面と拡がったダイシング溝に弾性体を
塗布充填する工程と、弾性体が半導体チップの側端面と
電極面とは反対側の面に残るように前記弾性体をダイシ
ング溝に沿って切断する工程と、半導体チップを前記別
の粘着シートから剥離する工程と、を具備する半導体装
置の製造方法に関するものである。
【００１４】製造方法に関するさらに別の発明は、半導
体チップを吸着手段によって吸着保持しながらその側端
面を液状弾性体と接触させて弾性体を転写する工程と、
側端面が弾性体によって覆われた前記半導体チップを基
板上に実装する工程と、を具備する半導体装置の製造方
法に関するものである。
【００１５】製造方法に関するさらに別の発明は、半導
体チップを所定のピッチで粘着シート上に接合する工程
と、半導体チップ間の隙間または隙間と半導体チップの
電極が設けられていない面とに弾性体を塗布充填する工
程と、弾性体が半導体チップの側端面または側端面と電
極が設けられていない面とに残るように前記弾性体を前
記半導体チップ間で切断する工程と、半導体チップを前
記粘着シートから剥離する工程と、を具備する半導体装
置の製造方法に関するものである。
【００１６】
【発明の実施の形態】本発明の第１の実施の形態は、図
１Ａに示すように半導体チップ１１の側端面を弾性体１
５によって覆うようにし、このような半導体チップ１１
を回路基板１２上に実装したものである。また第２の実
施の形態は図２Ａに示すように、半導体チップ１１の側
端面と電極面とは反対側の裏面とにそれぞれ弾性体１
５、１６を覆うようにした構造である。
【００１７】このような第１および第２の実施の形態に
おいて、半導体チップ１１は回路基板１２上に実装され
るとともに、バンプ１３によって回路基板１２上の電極
と電気的に接続される。そして半導体チップ１１と回路
基板１２との間に封止樹脂１４が充填される。
【００１８】このような構造によると、半導体チップ１
１と回路基板１２とを高温で接続した後に温度低下に伴
って図１Ｂあるいは図２Ｂで示すように基板１２が湾曲
するように変形する。このような変形による応力が封止
樹脂１４を介して弾性体１５、１６に加わるようにな
る。すなわち半導体１１の側端面を覆う弾性体１５ある
いは上面を覆う弾性体１６が応力緩和し、これによって
チップクラックの発生が防止される。
【００１９】半導体チップ１１の側端面あるいは裏面を
覆う弾性体１５、１６は無機材料あるいは有機材料から
構成される。無機材料の場合にはとくに超弾性体、すな
わちＴｉ−Ｎｉ系（Ｔｉ−Ｎｉに第３元素を添加したも
のを含む）、Ｃｕ系、Ｆｅ系等の形状記憶合金であっ
て、このような形状記憶合金を加工して半導体チップ１
１に被せることによって上述の応力緩和によるチップク
ラック等の発生防止を行なうものである。
【００２０】弾性体１５、１６は無機材料に代えて有機
材料から構成されてもよい。有機材料の場合はとくに弾
性体１５、１６を樹脂から構成することが好ましい。樹
脂にすることによって、形状記憶合金の場合におけるよ
うな機械加工が不要になり、塗布あるいは成形のみによ
って製作することができ、安価であって製造も容易にな
る。
【００２１】このような有機材料の弾性体としては、エ
ラストマ、エラストマ粉末充填体、ゴム、有機繊維、セ
ラミック繊維、ならびに有機繊維およびセラミック繊維
から得た織布、編地、および不織布等から成る群から選
ばれた少なくとも１種を採用することができる。
【００２２】エラストマを使用する場合には、シリコン
系エラストマ等の熱硬化型エラストマ、およびスチレン
系エラストマ、塩化ビニール系エラストマ、オレフィン
系エラストマ、ポリエステル系エラストマ、ポリアミド
系エラストマおよびウレタン系エラストマ等の熱可塑性
型エラストマの中から適宜選択することができる。
【００２３】有機繊維としては、ポリエステル系繊維、
ポリアミド系繊維、ポリアラミド系繊維、ポリオレフィ
ン系繊維、アクリル系繊維、セルロース系繊維、絹、お
よび羊毛等から適宜選択することができる。織布、編
地、不織布についても、上記有機繊維を製織、製編ない
しは不織布加工したものを使用することができる。
【００２４】またゴムとしては、天然ゴムと合成ゴムの
何れをも使用することが可能である。そしてこのような
有機系の材料を用いることによっても、このような有機
材料から成る弾性体１５、１６の応力緩和によるチップ
クラックの発生が防止される。
【００２５】図１に示すように半導体チップ１１の側端
面にのみ弾性体１５を形成する場合には、例えば図３に
示す製造方法で製造される。このような製造方法は、半
導体チップ１１の電極面にバンプ１３が形成された半導
体ウエハとバンプ１３が形成されていない半導体ウエハ
の内の何れにも対応できる。そして弾性体１５は半導体
チップ１１のダイシングされた側端面のみに形成される
ことが特徴である。
【００２６】すなわち半導体ウエハにすでにバンプ１３
が形成されている場合には、弾性体１５がバンプを覆う
ことなく半導体チップ１１の側端面にのみ弾性体１５を
形成する。またバンプが形成されていない半導体ウエハ
の場合には、半導体チップ１１の状態でＡｕバンプのよ
うに後からバンプを形成できるように、半導体チップ１
１の電極を弾性体１５によって汚染することなく弾性体
１５を形成するものである。
【００２７】この製造方法の概要を図３によって説明す
ると、半導体ウエハ２１をダイシングシート２２に接合
し、ダイシングソーによってダイシングを行なう。そし
てこの後にダイシングシートをその面方向に延伸してダ
イシング溝２３を拡げる。そして拡がったダイシング溝
２３の部分に弾性体１５を構成する樹脂を充填する。そ
してこの後にダイシング溝２３に沿って弾性体１５を切
断し、半導体チップ１１の側端面に樹脂１５を残し、こ
のような状態でダイシングシート２２を硬化させて半導
体チップ１１を取出す。
【００２８】図５に示す製造方法は、図２に示すよう
に、半導体チップ１１の側端面を弾性体１５で覆い、裏
面を弾性体１６で覆うものである。このような製造方法
は、バンプが形成されていない半導体ウエハとバンプが
形成されている半導体ウエハのどちらにも対応すること
ができる製造方法である。
【００２９】半導体ウエハにバンプが形成されていると
きには、粘着テープで貼付けたときにバンプがダイシン
グシートの粘着材およびシート基材の変形でバンプの形
状を損ねることなく、半導体ウエハを反転できるため
に、半導体チップ１１の端面および裏面にそれぞれ弾性
体１５、１６を形成することができる。
【００３０】その概要を図５を参照して述べると、半導
体ウエハ２１をダイシングシート２２に貼付けてダイシ
ングを行なう。この後にダイシングシートを面方向に延
伸し、ダイシング溝２３を拡げる。そしてこの後に上か
ら粘着シート２７を被せ、ダイシングシート２２を紫外
線（ＵＶ）照射によって硬化させて粘着力を低下させ、
半導体チップ１１を粘着シート２７に転写する。このと
きに半導体チップ１１の電極面は粘着シート２７に接合
されている。この状態で半導体チップ１１の上から弾性
体１５、１６を塗布し、ダイシング溝２３に沿って弾性
体１５を切断する。そしてこの後に粘着シート２７から
半導体チップ１１を取出すことによって、図２に示すよ
うな半導体チップ１１が得られる。
【００３１】別の特徴ある製造方法は、図９に示す製造
方法である。この製造方法は半導体チップ１１の歩留り
が低いときに半導体チップ１１の単品毎に弾性体１５を
形成するものである。すなわち半導体チップ１１をフリ
ップチップボンダーヘッド３６によって保持しておき、
この半導体チップ１１の側端面に転写ヘッド３７によっ
て弾性体１５を形成するようにしたものであって、半導
体チップ１１を基板１２に実装する直前の段階で弾性体
１５の塗布を行なうことができ、タクトが短くなる。
【００３２】さらに別の特徴ある製造方法は図１０に示
す製造方法である。ここでは弾性体を形成したい半導体
チップを一括で処理できるので、効率良くかつ安価に弾
性体１５、１６を形成できる。この半導体チップ１１は
良品の半導体チップのみをピックアップして一括処理し
たり、異なる種類の半導体チップ１１を一括処理するこ
とが可能になる。
【００３３】その概要は図１０に示すように、予め用意
された半導体チップ１１を粘着シート２７上にフェース
ダウンで搭載する。このときに半導体チップ１１の電極
面が粘着シート２７と接合する。そしてこの状態で半導
体チップ１１の上面から弾性体１５、１６を塗布する。
そして半導体チップ１１間の弾性体１５を切断し、これ
によって半導体チップ１１の側端面と上面とにそれぞれ
弾性体１５、１６が形成された半導体チップを製造す
る。
【００３４】図１あるいは図２に示すようなフリップチ
ップのフェースダウン構造の半導体装置によれば、半導
体チップ１１の側端面の弾性体１５による応力緩和によ
って、チップクラックを防止することが可能になる。よ
って破壊的な故障を生ずることなく、しかもバンプ１３
に対する応力が低減しているので従来よりも信頼性が向
上する。
【００３５】携帯電話機や家庭用小型ビデオカメラ、あ
るいはノートパソコン等の軽薄短小な商品の実装部品は
狭ギャップ、狭ピッチで接続され、これらの機器の筐体
内の僅かなスペースにも部品やコネクタ等を搭載する設
計になっている。チップ裏面がシリコンもしくはシリコ
ン酸化膜剥きだしの場合には、それに背中合わせになる
部品が振動や落下のときに接することがあり、その荷重
が大きい場合にはチップ裏面からクラックを発生するこ
とがある。この点において本発明のフリップチップフェ
ースダウン構造において、半導体チップ１１の裏面に弾
性体１６が被覆されている構造弾性体の面が表面に出て
いるために、半導体チップ１１に加わる荷重を分散して
チップクラックを防止することができる。
【００３６】また図３あるいは図５に示す製造方法は、
従来の装置を使用してそのまま製作することができ、高
価な装置が必要でない。しかも半導体ウエハ一括で製造
することができるために、製造コストが低く抑えられ
る。
【００３７】半導体ウエハ２１内の半導体チップ１１の
歩留りが低いときには、図３あるいは図５に示す製造方
法では不良チップについても弾性体を使用することにな
るために逆にコスト高になる。歩留りが低い半導体ウエ
ハ２１に対しては基板１２に実装する直前に半導体チッ
プ１１に対して１つずつ弾性体１５を付与する図９に示
すような製造方法の方が低コストになる。またダイシン
グ前の半導体ウエハ２１の状態で半導体を入手できない
場合であって、チップ１１で入手することができる場合
には図９あるいは図１０に示す方法で弾性体１５、１６
を半導体チップ１１に対して付与することが可能であ
る。
【００３８】
【実施例】実施例１ 図３によってこの実施例の工程を順に説明する。図３Ａ
に示すように半導体ウエハ２１をその電極面を上側に露
出させてダイシングシート２１の表面に接合する。そし
てダイシングソーによって半導体ウエハ２１をダイシン
グし、図３Ｂに示すように半導体チップ化する。そして
この後にダイシングシート２２を図３Ｃに示すように加
熱しながら面方向に延伸する。これによってチップ１１
間の間隙、すなわちダイシング溝２３を約１２０μｍ〜
約２００μｍに拡げる。
【００３９】この後に図３Ｄに示すように拡張されたダ
イシング溝２３の部分に弾性体を構成する樹脂を塗布す
る。このような樹脂１５の塗布は、例えば図６に示すよ
うにして行なわれる。すなわち樹脂が液状のものであれ
ばシリンジに入れて塗布できる。熱可塑性樹脂やＵＶ接
着剤の場合にはこの方法で塗布される。そしてこの後に
熱可塑性樹脂の場合には加熱し、ＵＶ接着剤の場合には
ＵＶを照射することによって樹脂を硬化させる。
【００４０】そしてこの後に図３Ｅおよび図７に示すよ
うにダイシングソー３２を用いてダイシング溝２３に沿
って樹脂１５を切断する。このときにチップ１１の間隔
は半導体チップ１１を切断したときよりも拡がっている
ので、弾性体１５のみが切断されることになり、半導体
チップ１１の側端面には樹脂１５が残り、これによって
図１に示すような構造の半導体チップ１１が得られる。
【００４１】実施例２ 次に第２の実施例を図４によって説明する。この実施例
は、図２に示すように、半導体チップ１１の側端面と裏
面、すなわち電極が設けられていない面とにそれぞれ弾
性体１５、１６を被覆する工程である。
【００４２】この場合には図４Ａに示すように、半導体
ウエハ２１をその電極面がダイシングシート２２と接合
されるようにしてダイシングシート２２上に装着する。
そして図４Ｂに示すように、ダイシングソー３２によっ
てダイシングを行ない、ウエハのチップ化を行なう。こ
の後に加熱しながらダイシングシート２２を面方向に延
伸し、ダイシング溝２３を図４Ｃに示すように拡げる。
【００４３】この後に図４Ｄに示すように、半導体チッ
プ１１間の隙間の部分と半導体チップ１１の裏面であっ
て電極が形成されていない面に樹脂１５、１６を塗布充
填する。そしてこの後に樹脂を加熱あるいはＵＶ照射に
よって硬化させ、図４Ｅに示すようにチップ１１間の樹
脂１５をダイシングする。この後にダイシングシート２
２を硬化させて粘着性を低下させることにより、ダイシ
ングシート２２から半導体チップ１１が取出される。こ
のときに半導体チップ１１の電極面はダイシングシート
２２によって覆われているために、電極面が樹脂１５、
１６によって汚染されることがない。
【００４４】実施例３ 上記図４に示す方法は、半導体ウエハ２１の電極面とは
反対側の面にダイシングのためのマークや標識がある場
合には利用可能だが、半導体ウエハ２１の電極面とは反
対側の面にダイシングのための目印となる手段が存在し
ない場合には利用することができない。そこでこのよう
な場合に、図５に示す工程によって製造することができ
る。
【００４５】この工程は、図５Ａに示すようにＵＶ硬化
型ダイシングシート２２上に半導体ウエハ２１を接合す
る。このときに半導体ウエハ２１の電極面は上面側に位
置し、露出している。そしてこのような状態で半導体ウ
エハ２１を図５Ｂに示すようにダイシングする。そして
この後に図５Ｃに示すように、加熱しながらダイシング
シート２２を面方向に延伸し、チップ１１間の隙間を拡
げる。
【００４６】所定の寸法に拡がった状態で図５Ｄに示す
ように、粘着シート２７を半導体チップ１１の上側に貼
付ける。すなわち半導体チップ１１をダイシングテープ
２２と粘着シート２７とによってサンドイッチ構造にす
る。そしてこの後に図５Ｅに示すようにダイシングシー
ト２２の下側からＵＶ照射を行ない、これによってダイ
シングシート２２を硬化させるとともにその粘着性を低
下させる。これによって半導体チップ１１は図５Ｆに示
すように、ダイシングシート２２から剥離され、半導体
チップ１１が粘着シート２７に転写される。なおこのと
きに半導体チップ１１の電極面は粘着シート２７の表面
に接している。
【００４７】このような状態で図５Ｇに示すように半導
体チップ１１の上から熱可塑性樹脂またはＵＶ接着剤を
印刷、塗布等の方法によって供給し、この後に上記の熱
可塑性樹脂の硬化を行なう。そしてこの後に図５Ｈに示
すように半導体チップ１１間において弾性体１５をダイ
シングする。このような半導体チップ１１を粘着シート
２７から取外すことによって、図２に示すような半導体
チップ１１が得られる。
【００４８】実施例４ ここでは半導体ウエハを用いることなく、予めダイシン
グされた半導体チップの段階で弾性体１５を付与するも
のである。すなわち半導体チップ１１を図９に示すよう
にフリップチップボンダーヘッド３６にセットして基板
１２とのアライメントの前に、熱可塑性樹脂１５を転写
した転写ヘッド３７が半導体チップ１１の端面に接触す
るように移動して半導体チップ１１の端面に熱可塑性樹
脂１５を転写する。このような動作を半導体チップ１１
の４辺についてそれぞれ行なう。
【００４９】半導体チップ１１を基板１２に実装すると
きに加熱が行なわれる。この加熱によって半導体チップ
１１の四方の側端面にそれぞれ塗布された弾性体１５が
固化される。これによって半導体チップ１１は図１に示
す構造になる。
【００５０】実施例５ この実施例は予めチップ状になっている同一種類または
別の種類の半導体チップ１１を一括して弾性体１５、１
６を付与するものである。すなわちここでは図１０Ａに
示すように、粘着シート２７上に電極面を粘着シート２
７と接触するようにして接合する。そして図１１Ｂに示
すように半導体チップ１１間の隙間と半導体チップ１１
の裏面、すなわち電極が形成されていない面とに樹脂１
５、１６を供給する。この後に図１１Ｃに示すように樹
脂１５をダイシングし、粘着シート２７から取外すこと
によって、側端面に弾性体１５が形成され、裏面に弾性
体１６が形成された半導体チップが得られる。
【００５１】なおここで粘着シート２７上に半導体チッ
プ１１をその電極面が上側になるように接合し、半導体
チップ１１間の隙間のみに樹脂１５を塗布すると、側端
面にのみ弾性体１５が形成された半導体チップ１１が得
られる。
【００５２】実施例６ 上記実施例１〜実施例５の方法によって製造された図１
Ａあるいは図２Ａに示すようなフリップチップ構造の半
導体装置について信頼性試験を行なった。この結果側端
面に弾性体１５を形成した半導体装置の場合には、図１
Ｂに示すような変形が生じた場合に弾性体１５によって
応力緩和が行なわれ、チップクラックの発生が防止され
ることが確認された。
【００５３】また半導体チップ１１の側端面に弾性体１
５を形成し、裏面に弾性体１６を形成した半導体チップ
１１の場合には図２Ｂに示すような変形になり、バンプ
１３の周囲には封止材があるので問題がなく、半導体チ
ップ１１には熱可塑性樹脂１５、１６の弾性により応力
が加わることがなく、チップクラックが発生しなかっ
た。
【００５４】
【発明の効果】半導体装置に関する主要な発明は、半導
体チップの電極が設けられている電極面が基板の表面と
接するように半導体チップを基板上に実装して成る半導
体装置において、半導体チップの側端面または側端面と
電極面とは反対側の面とを弾性体で覆うようにしたもの
である。
【００５５】従ってこのような半導体装置によれば、半
導体チップの側端面または側端面と電極面とは反対側の
面とを覆う弾性体によって外部から加わる応力を緩和す
ることが可能になり、チップクラックの発生が防止され
る。
【００５６】製造方法に関する主要な発明は、半導体ウ
エハの電極が設けられている電極面とは反対側の面がダ
イシングシートに接するように半導体ウエハをダイシン
グシートに接合し、ダイシングシート上において半導体
ウエハをダイシングし、ダイシング後にダイシングシー
トを面方向に延伸してダイシング溝を拡げ、拡がったダ
イシング溝に弾性体を塗布充填し、弾性体が半導体チッ
プの側端面に残るように弾性体をダイシング溝に沿って
切断し、半導体チップをダイシングシートから剥離する
ようにしたものである。
【００５７】従ってこのような半導体装置の製造方法に
よれば、半導体チップの側端面を弾性体で覆った半導体
装置を従来の装置を使用して容易に製造することができ
る。しかもここでは半導体ウエハを一括して製造できる
ために、製造コストが低く抑えられることになる。
【図面の簡単な説明】
【図１】側端面を弾性体で覆った半導体チップから成る
半導体装置の縦断面図である。
【図２】側端面と裏面とを弾性体で覆った半導体チップ
から成る半導体装置の縦断面図である。
【図３】側端面を弾性体で覆った半導体チップの製造方
法を示す縦断面図である。
【図４】側端面と裏面とを弾性体で覆った半導体チップ
を製造する工程を示す縦断面図である。
【図５】側端面と裏面とを弾性体で覆った半導体チップ
を製造する別の工程を示す縦断面図である。
【図６】ダイシング溝に樹脂を塗布充填する状態を示す
斜視図である。
【図７】ダイシングの状態を示す斜視図である。
【図８】裏面に樹脂が塗布された半導体ウエハのダイシ
ングの状態を示す斜視図である。
【図９】転写ヘッドによる樹脂の塗布を示す斜視図であ
る。
【図１０】側端面と裏面とを弾性体で覆った半導体チッ
プを製造するさらに別の工程を示す縦断面図である。
【図１１】従来の半導体装置の縦断面図である。
【符号の説明】
１‥‥半導体チップ、２‥‥基板、３‥‥バンプ、４‥
‥封止樹脂、１１‥‥半導体チップ、１２‥‥基板、１
３‥‥バンプ、１４‥‥封止樹脂、１５‥‥弾性体（側
端面）、１６‥‥弾性体（裏面）、２１‥‥半導体ウエ
ハ、２２‥‥ダイシングシート、２３‥‥ダイシング
溝、２７‥‥粘着シート、３１‥‥ディスペンサ、３２
‥‥ダイシングソー、３６‥‥フリップチップボンダー
ヘッド、３７‥‥転写ヘッド

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの電極が設けられている電極
    面が基板の表面と接するように前記半導体チップを前記
    基板上に実装して成る半導体装置において、 前記半導体チップの側端面または側端面と電極面とは反
    対側の面とを弾性体で覆うことを特徴とする半導体装
    置。
  2. 【請求項２】前記弾性体が前記基板と前記半導体チップ
    との間に充填される封止材と接合され、温度変化に伴う
    前記基板の変形による応力を緩和することを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】前記弾性体が無機材料から成る超弾性体で
    あることを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】前記弾性体が有機材料から成る弾性体であ
    ることを特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】前記弾性体が弾性を有する樹脂であること
    を特徴とする請求項１に記載の半導体装置。
  6. 【請求項６】半導体ウエハの電極が設けられている電極
    面とは反対側の面がダイシングシートに接するように前
    記半導体ウエハを前記ダイシングシートに接合する工程
    と、 前記ダイシングシート上において前記半導体ウエハをダ
    イシングする工程と、 ダイシング後に前記ダイシングシートを面方向に延伸し
    てダイシング溝を拡げる工程と、 拡がった前記ダイシング溝に弾性体を塗布充填する工程
    と、 弾性体が半導体チップの側端面に残るように前記弾性体
    をダイシング溝に沿って切断する工程と、 半導体チップを前記ダイシングシートから剥離する工程
    と、 を具備する半導体装置の製造方法。
  7. 【請求項７】半導体ウエハの電極が設けられている電極
    面がダイシングシートに接するように前記半導体ウエハ
    を前記ダイシングシートに接合する工程と、 前記ダイシングシート上において前記半導体ウエハをダ
    イシングする工程と、 ダイシング後に前記ダイシングシートを面方向に延伸し
    てダイシング溝を拡げる工程と、 前記半導体チップの電極面とは反対側の面と拡がったダ
    イシング溝に弾性体を塗布充填する工程と、 弾性体が半導体チップの側端面と電極面とは反対側の面
    に残るように前記弾性体をダイシング溝に沿って切断す
    る工程と、 半導体チップを前記ダイシングシートから剥離する工程
    と、 を具備する半導体装置の製造方法。
  8. 【請求項８】半導体ウエハの電極が設けられている電極
    面とは反対側の面がダイシングシートに接するように前
    記半導体ウエハを前記ダイシングシートに接合する工程
    と、 前記ダイシングシート上において前記半導体ウエハをダ
    イシングする工程と、 ダイシング後に前記ダイシングシートを面方向に延伸し
    てダイシング溝を拡げる工程と、 ダイシングシート上の半導体チップを転写するようにし
    て電極面が別の粘着シートに接するように前記半導体チ
    ップを前記別の粘着シートに接合する工程と、 前記半導体チップの電極面とは反対側の面と拡がったダ
    イシング溝に弾性体を塗布充填する工程と、 弾性体が半導体チップの側端面と電極面とは反対側の面
    に残るように前記弾性体をダイシング溝に沿って切断す
    る工程と、 半導体チップを前記別の粘着シートから剥離する工程
    と、 を具備する半導体装置の製造方法。
  9. 【請求項９】半導体チップを吸着手段によって吸着保持
    しながらその側端面を液状弾性体と接触させて弾性体を
    転写する工程と、 側端面が弾性体によって覆われた前記半導体チップを基
    板上に実装する工程と、 を具備する半導体装置の製造方法。
  10. 【請求項１０】半導体チップを所定のピッチで粘着シー
    ト上に接合する工程と、 半導体チップ間の隙間または隙間と半導体チップの電極
    が設けられていない面とに弾性体を塗布充填する工程
    と、 弾性体が半導体チップの側端面または側端面と電極が設
    けられていない面とに残るように前記弾性体を前記半導
    体チップ間で切断する工程と、 半導体チップを前記粘着シートから剥離する工程と、 を具備する半導体装置の製造方法。
JP2000335020A 2000-11-01 2000-11-01 半導体装置およびその製造方法 Pending JP2002141444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000335020A JP2002141444A (ja) 2000-11-01 2000-11-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000335020A JP2002141444A (ja) 2000-11-01 2000-11-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002141444A true JP2002141444A (ja) 2002-05-17

Family

ID=18810837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000335020A Pending JP2002141444A (ja) 2000-11-01 2000-11-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002141444A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263121A (ja) * 2007-04-13 2008-10-30 Nec Corp 半導体装置およびその製造方法
JP2009026860A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
JP2009044123A (ja) * 2007-07-19 2009-02-26 Citizen Finetech Miyota Co Ltd 電子部品の製造方法および電子部品。
JP2010221174A (ja) * 2009-03-25 2010-10-07 Citizen Finetech Miyota Co Ltd 表面実装型電子部品の表面保護膜形成方法
JP2011172015A (ja) * 2010-02-18 2011-09-01 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器、電子機器及び電波時計
US8207618B2 (en) 2009-01-29 2012-06-26 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR20140061247A (ko) * 2012-11-12 2014-05-21 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법 및 접속 방법
WO2016031684A1 (ja) * 2014-08-29 2016-03-03 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP2016222848A (ja) * 2015-06-02 2016-12-28 リンテック株式会社 粘着シートおよび半導体装置の製造方法
CN109767993A (zh) * 2019-01-15 2019-05-17 江苏长电科技股份有限公司 半导体封装件的溅镀方法
US10403669B2 (en) 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004074B2 (en) 2007-04-13 2011-08-23 Nec Corporation Semiconductor device and fabrication method
JP2008263121A (ja) * 2007-04-13 2008-10-30 Nec Corp 半導体装置およびその製造方法
JP2009026860A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
US8441126B2 (en) 2007-07-18 2013-05-14 Elpida Memory, Inc. Semiconductor device
JP2009044123A (ja) * 2007-07-19 2009-02-26 Citizen Finetech Miyota Co Ltd 電子部品の製造方法および電子部品。
US8207618B2 (en) 2009-01-29 2012-06-26 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2010221174A (ja) * 2009-03-25 2010-10-07 Citizen Finetech Miyota Co Ltd 表面実装型電子部品の表面保護膜形成方法
JP2011172015A (ja) * 2010-02-18 2011-09-01 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器、電子機器及び電波時計
KR102113573B1 (ko) 2012-11-12 2020-05-21 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법 및 접속 방법
KR20140061247A (ko) * 2012-11-12 2014-05-21 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법 및 접속 방법
JP2014096531A (ja) * 2012-11-12 2014-05-22 Dexerials Corp 接続構造体の製造方法及び接続方法
WO2016031684A1 (ja) * 2014-08-29 2016-03-03 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR20170048482A (ko) * 2014-08-29 2017-05-08 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
CN106796893A (zh) * 2014-08-29 2017-05-31 住友电木株式会社 半导体装置的制造方法和半导体装置
JPWO2016031684A1 (ja) * 2014-08-29 2017-06-22 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR101968428B1 (ko) * 2014-08-29 2019-04-11 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
JP2016222848A (ja) * 2015-06-02 2016-12-28 リンテック株式会社 粘着シートおよび半導体装置の製造方法
US10403669B2 (en) 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack
CN109767993A (zh) * 2019-01-15 2019-05-17 江苏长电科技股份有限公司 半导体封装件的溅镀方法
CN109767993B (zh) * 2019-01-15 2020-08-04 江苏长电科技股份有限公司 半导体封装件的溅镀方法

Similar Documents

Publication Publication Date Title
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP4745073B2 (ja) 表面実装型発光素子の製造方法
JP2000294598A (ja) 半導体装置及びその製造方法
JP2002141444A (ja) 半導体装置およびその製造方法
JPS616833A (ja) 実装体の製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JPH1167795A (ja) 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
US20020038905A1 (en) Semiconductor device provided in thin package and method for manufacturing the same
US20020079578A1 (en) Semiconductor device having exposed adhesive sheet and method for manufacturing the same
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004247534A (ja) 半導体装置
JP4085572B2 (ja) 半導体装置及びその製造方法
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JPH11274227A (ja) 半導体チップの実装方法および装置
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH08111360A (ja) 半導体装置
JP2004031757A (ja) 半導体素子の実装方法
JP2004079685A (ja) 半導体装置の製造方法
JPS61253826A (ja) 半導体装置およびその製造方法
JP4213499B2 (ja) 半導体装置及びその製造方法