JP2004266016A - 半導体装置、半導体装置の製造方法、及び半導体基板 - Google Patents
半導体装置、半導体装置の製造方法、及び半導体基板 Download PDFInfo
- Publication number
- JP2004266016A JP2004266016A JP2003053320A JP2003053320A JP2004266016A JP 2004266016 A JP2004266016 A JP 2004266016A JP 2003053320 A JP2003053320 A JP 2003053320A JP 2003053320 A JP2003053320 A JP 2003053320A JP 2004266016 A JP2004266016 A JP 2004266016A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor substrate
- semiconductor device
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】実装不良の生じない高い信頼性を確保でき、高い集積化を実現可能とした半導体装置及びその製造方法、並びに半導体基板を提供する。
【解決手段】半導体基板１ｃにおける半導体素子３が実装される側の面に、半導体素子実装領域Ｓの外周に沿った略ロ字状の凹部４と、半導体素子実装領域Ｓ内に配列された格子状の凹部４とを形成する。そして、この半導体基板１ｃの半導体素子３が実装される側の面に、半導体素子３をＡＣＦ２を介して実装する。
【選択図】 図６
【解決手段】半導体基板１ｃにおける半導体素子３が実装される側の面に、半導体素子実装領域Ｓの外周に沿った略ロ字状の凹部４と、半導体素子実装領域Ｓ内に配列された格子状の凹部４とを形成する。そして、この半導体基板１ｃの半導体素子３が実装される側の面に、半導体素子３をＡＣＦ２を介して実装する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に半導体素子をフェイスダウンボンディング（ＦＤＢ）によって実装する半導体装置及びその製造方法、並びにそれに用いる半導体基板に関する。
【０００２】
【従来の技術】
通常、フェイスダウンボンディングによって実装される半導体装置は、半導体基板上の半導体素子実装領域に異方性導電膜（ＡＣＦ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を塗布した後、この半導体基板の半導体素子実装領域に形成された電極端子と、半導体素子に形成されたバンプ（突起電極）とを位置合わせした状態で加熱圧着を行うことによって形成されている。
【０００３】
ここで、加熱圧着によって、ＡＣＦに存在する樹脂分が溶融するため、半導体基板と半導体素子とが固定されるとともに、ＡＣＦに存在する導電粒子が押し潰されるため、半導体基板に形成された電極端子と半導体素子に形成されたバンプとが導電粒子を介して電気的に接続されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体基板と半導体素子とを接着するＡＣＦは、半導体基板の電極端子と半導体素子のバンプとを確実に接続させるために、少なくとも半導体素子と同一サイズのＡＣＦを利用している。このため、上述した加熱圧着によって溶融したＡＣＦが、半導体基板の半導体素子実装領域からはみ出てしまう場合があり、実装面積を増大させてしまうことがあった。
【０００５】
また、近年重要視されている薄型化された半導体素子をＦＤＢによって実装すると、加熱圧着する際に半導体素子の上面に載置されるボンディングツールの底面と半導体基板との間に形成される空間が小さくなるため、ＡＣＦの半導体素子実装領域からのはみ出し分量が多くなってしまう。よって、実装面積がさらに増大してしまい、半導体素子のさらなる高集積化を実現することは困難であった。
【０００６】
さらに、半導体基板の電極端子と半導体素子のバンプとをリフロー処理する際に、熱膨張係数の差により半導体基板と半導体素子との間で応力が発生するため、ＡＣＦが半導体基板から剥離し、実装不良を引き起こしてしまうというおそれがあった。
そこで、本発明は、上記事情に鑑みてなされたものであり、半導体基板における半導体素子実装領域からの接着性樹脂のはみ出しを抑制することで、実装面積を縮小し、高集積化を可能とした半導体装置及びその製造方法、並びに半導体基板を提供することを第一の課題としている。また、本発明は、半導体基板及び半導体素子間の応力を緩和することで、実装不良が生じることなく高い信頼性を確保した半導体装置及びその製造方法、並びに半導体基板を提供することを第二の課題としている。
【０００７】
【課題を解決するための手段】
このような課題を解決するために、本発明者等が鋭意検討を重ねた結果、半導体基板における半導体素子の実装面に凹部を形成することで、上記第一及び第二の課題を解決できることを見出し、本発明をなすに至った。
すなわち、本発明に係る半導体装置は、半導体基板上に、接着性樹脂を介して半導体素子が実装されてなる半導体装置において、前記半導体基板は、前記半導体素子が実装される側の面に凹部が形成されていることを特徴とするものである。
【０００８】
なお、本発明における凹部とは、半導体基板の半導体素子が実装される側の面から裏面に貫通していないものを指す。
ここで、本発明に係る半導体装置において、前記凹部は、前記半導体基板における半導体素子実装領域の外周に沿って形成されているようにしてもよい。
また、本発明に係る半導体装置において、前記凹部は、前記半導体基板における半導体素子実装領域内に形成されているようにしてもよい。
【０００９】
さらに、本発明に係る半導体装置において、前記半導体基板における半導体素子実装領域内に形成される前記凹部は、複数の溝が配列されてなり、当該溝の横断面積は前記半導体素子の中央に対向する位置では小さく、前記半導体素子の外周に近い位置では大きくなっていることが好ましい。
さらに、本発明に係る半導体装置において、前記凹部は、前記半導体基板上に形成された配線パターンを避けて形成されていることが好ましい。
【００１０】
さらに、本発明に係る半導体装置において、前記接着性樹脂が、異方性導電膜であることが好ましい。
本発明に係る第一の半導体装置の製造方法は、半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、前記半導体基板における半導体素子実装領域の外周に沿って、凹部を形成する工程を備えることを特徴とするものである。
【００１１】
本発明に係る第二の半導体装置の製造方法は、半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、前記半導体基板における半導体素子実装領域内に、凹部を形成する工程を備えることを特徴とするものである。
本発明に係る第三の半導体装置の製造方法は、半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、前記半導体基板における半導体素子実装領域内及びその外周に沿って、凹部を形成する工程を備えることを特徴とするものである。
【００１２】
ここで、本発明に係る第一乃至第三の半導体装置の製造方法において、前記接着性樹脂として、異方性導電膜を用いることが好ましい。
本発明に係る半導体基板は、接着性樹脂を介して半導体素子を実装させる半導体基板であって、前記半導体素子が実装される側の面に、凹部が形成されていることを特徴とするものである。
【００１３】
ここで、本発明に係る半導体基板において、前記凹部が、半導体素子実装領域の外周に沿って形成されていてもよい。
また、本発明に係る半導体基板において、前記凹部が、前記半導体素子実装領域内に形成されていてもよい。
本発明に係る半導体装置によれば、半導体基板の半導体素子が実装される側の面に凹部が形成されていることによって、この凹部内に接着性樹脂が埋め込まれるため、接着性樹脂の半導体素子実装領域からのはみ出しを抑制することが可能となる。
【００１４】
また、凹部内に接着性樹脂が埋め込まれ、接着性樹脂と半導体基板との接着面積が増大するため、半導体基板と接着性樹脂との剥離を抑制することが可能となる。
さらに、凹部を、半導体基板における半導体素子実装領域の外周に沿って形成することによって、接着性樹脂のはみ出しをさらに抑制することが可能となる。
【００１５】
さらに、凹部を、半導体基板における半導体素子実装領域に形成することによって、半導体基板及び半導体素子の熱膨張係数の差に起因する応力を緩和することができるため、半導体基板と接着性樹脂との剥離をさらに抑制することが可能となる。
さらに、半導体基板における半導体素子実装領域に形成する凹部を、複数の溝を配列して構成し、溝の横断面積を半導体素子の中央に対向する位置では小さく、半導体素子の外周に近い位置では大きくすることによって、接着性樹脂の半導体素子実装領域からのはみ出しをさらに効果的に抑制することが可能となるとともに、配線パターンを考慮した基板設計の自由度を向上させることが可能となる。
【００１６】
本発明に係る第一乃至第三の半導体装置の製造方法によれば、本発明の半導体装置を容易に実現することが可能となる。
本発明に係る半導体基板によれば、本発明の半導体装置を容易に実現することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜第一実施形態＞
図１は、本発明における半導体装置の一例を示す断面図である。図２は、図１の半導体装置で用いた半導体基板を示す平面図である。
【００１８】
本実施形態における半導体装置１００Ａは、図１に示すように、半導体基板１上に、接着性樹脂としてＡＣＦ２を介して、半導体素子３が実装された構成をしている。
この半導体基板１は、図２に示すように、半導体素子３が実装される側の面（図１における上面）に、配線パターンＰは避けて、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に凹部４が形成されており、この凹部４内にはＡＣＦ２が充填されている。
【００１９】
次に、本実施形態における半導体装置１００Ａの製造方法について説明する。
まず、半導体基板１の半導体素子３が実装される側の面に、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に形成する凹部形成予定部位（図示せず）は露出し、それ以外の部位は覆うようにレジストのパターン（図示せず）を形成した状態でエッチングを行い、半導体素子領域Ｓの外周に沿った平面視略ロ字状に凹部４を形成する。
【００２０】
そして、この半導体基板１上における半導体素子実装領域Ｓに、半導体素子実装領域Ｓと略同一寸法のシート状のＡＣＦ２を塗布し、半導体基板１に形成された電極端子１ａと、半導体素子３に形成されたバンプ３ａとの位置合わせをした状態で、半導体素子３の上面に載置したボンディングツール（図示せず）を介して加熱圧着によって半導体素子３を実装する。このとき、この加熱圧着によって、ＡＣＦ２に存在する樹脂分は溶融して半導体基板１上に半導体素子３を固定させるとともに、ＡＣＦ２に存在する導電粒子は押し潰されて半導体基板１に形成された電極端子１ａと半導体素子３に形成されたバンプ３ａとを電気的に導通させる。
【００２１】
このように、本実施形態における半導体装置１００Ａによれば、半導体基板１上の半導体素子実装領域Ｓの外周に沿って平面視略ロ字状の凹部４を形成したことによって、この凹部４内にＡＣＦ２が充填されるため、ＡＣＦ２の半導体素子実装領域Ｓからのはみ出しを抑制し、実装面積を小さくすることができる。
また、凹部４内にＡＣＦ２が充填されるため、ＡＣＦ２と半導体基板１との接着面積が増大し、ＡＣＦ２の半導体基板１からの剥離を抑制することが可能となる。
＜第一実施形態の第一変形例＞
図３は、本発明における半導体基板の他の構成例を示す平面図である。
【００２２】
本変形例の半導体装置は、第一実施形態の半導体装置１００Ａにおいて適用した半導体基板１の代わりに、図３に示すように、半導体素子実装領域Ｓの外周に沿って断続的な複数の凹部４が形成された半導体基板１ａを用いるようにしてもかまわない。
ここで、半導体基板１ａに形成される複数の凹部４のうち、半導体素子領域Ｓの外周における直線部に形成される凹部４ａを、角部に形成される凹部４ｂよりも横断面積が大きくなるように形成することが好ましい。
【００２３】
このように、本変形例によれば、半導体基板１ａに形成される凹部４を、その半導体素子領域Ｓの全外周面を覆うように連続して形成するのではなく、ＡＣＦ２のはみ出しが推定される部位に断続的に複数の凹部４で形成するようにしたことによって、半導体基板１ａ上に形成される配線パターンＰに合わせた基板設計自由度を向上させることが可能となる。
【００２４】
また、半導体基板１ａに形成される凹部４を、そのＡＣＦ２のはみ出し分量が多いと推定される部分は横断面積の大きな凹部４ａとし、逆に、ＡＣＦ２のはみ出し分量が少ないと推定される部分は横断面積の小さな凹部４ｂとしたことによって、効率よくＡＣＦ２のはみ出しを抑制することが可能となる。
＜第二実施形態＞
図４は、本発明における半導体装置の他の構成例を示す断面図である。図５は、図４に示す半導体装置で用いた半導体基板の平面図である。
【００２５】
本実施形態における半導体装置１００Ｂは、図４に示すように、第一実施形態と同様の構成を有しており、その半導体基板１ｂは、図５に示すように、半導体素子３が実装される側の面（図４における上面）に、配線パターンＰは避けて、半導体素子実装領域Ｓ内に凹部４が格子状に形成されている。ここで、この凹部４内にはＡＣＦ２が充填されている。
【００２６】
次に、本実施形態における半導体装置１００Ｂの製造方法について説明する。
まず、半導体基板１ｂの半導体素子３が実装される側の面に、半導体素子実装領域Ｓ内に格子状（本実施形態では縦８列、横７列）に形成する凹部形成予定部位（図示せず）は露出し、それ以外の部位は覆うようにレジストのパターン（図示せず）を形成した状態でエッチングを行い、半導体素子実装領域Ｓ内に格子状に配列された凹部４を形成する。
【００２７】
そして、第一実施形態と同様の工程を経て、この半導体基板１ｂ上の半導体素子実装領域Ｓに半導体素子３を実装し、半導体装置１００Ｂを完成させる。
このように、本実施形態における半導体装置１００Ｂによれば、半導体基板１ｂにおける半導体素子実装領域Ｓ内に格子状に配列させた凹部４を形成したことによって、半導体基板１ｂ及び半導体素子３の熱膨張係数の差に起因する応力を緩和することができるとともに、上述した第一実施形態で示した半導体装置１００Ａよりも半導体基板１ｂとＡＣＦ２との接着面積が広くなるため、半導体基板１ｂとＡＣＦ２との剥離をより確実に抑制することが可能となる。
【００２８】
また、半導体基板１ｂにおける半導体素子実装領域Ｓ内に格子状に配列させた凹部４を形成したことによって、第一実施形態と同様にＡＣＦ２の半導体実装領域Ｓからのはみ出しを抑制することができる。
＜第三実施形態＞
図６は、本発明における半導体装置の他の構成例を示す断面図である。
【００２９】
本実施形態における半導体装置１００Ｃは、第一実施形態と同様の構成を有しており、図６に示すように、その半導体基板１ｃは、半導体素子３が実装される側の面（図６における上面）に、第一実施形態と同様に半導体素子実装領域Ｓの外周に沿った平面視略ロ字状の凹部４と、第二実施形態と同様に半導体素子実装領域Ｓ内に格子状に形成された凹部４とが形成されている。ここで、これらの凹部４内には、ＡＣＦ２が充填されている。
【００３０】
ここで、半導体素子実装領域Ｓ内に格子状に形成された凹部４は、その横断面積が、半導体素子実装領域Ｓの中央に対応する位置では小さく、半導体素子実装領域Ｓの外周に近い位置では大きくなるように形成されている。
次に、本実施形態における半導体装置１００Ｃの製造方法について説明する。
まず、半導体基板１ｃの半導体素子３が実装される側の面に、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に形成する平面視略ロ字状凹部形成予定部位（図示せず）と、半導体素子実装領域Ｓ内に格子状（本実施形態では縦８列、横７列）に形成する格子状凹部形成予定部位（図示せず）とは露出し、それ以外の部位は覆うようにレジストのパターン（図示せず）を形成した状態でエッチングを行う。そして、半導体素子領域Ｓの外周に沿った平面視略ロ字状の凹部４と、半導体素子実装領域Ｓ内に格子状に配列された凹部４とを形成する。
【００３１】
そして、第一実施形態と同様の工程を経て、この半導体基板１ｃ上の半導体素子実装領域Ｓに半導体素子３を実装し、半導体装置１００Ｃを完成させる。
このように、本実施形態における半導体装置１００Ｃによれば、半導体基板１ｃに形成される凹部４を、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に形成するとともに、半導体素子実装領域Ｓ内に格子状に形成するようにしたことによって、ＡＣＦ２の半導体素子実装領域Ｓからのはみ出し量をより確実に抑制することができるとともに、半導体基板１ｃ及び半導体素子３の熱膨張係数の差に起因する応力をより確実に緩和することが可能となる。
【００３２】
また、半導体素子実装領域Ｓ内に格子状に形成される凹部４の横断面積を、半導体素子実装領域Ｓの中央に対応する位置では小さく、半導体素子実装領域Ｓの外周に近い位置では大きくなるように形成したことによって、半導体素子実装領域Ｓの中央から外周に向かって流れるＡＣＦ２の半導体素子領域Ｓからのはみ出しを効果的に抑制することができるとともに、半導体基板１ｃ上に形成される配線パターンに合わせた基板設計自由度を向上させることが可能となる。
【００３３】
すなわち、実装不良が生じない高い信頼性を確保しつつ、高集積化を実現可能とすることができる。
なお、第一乃至第三実施形態において、半導体基板１、１ａ、１ｂ、１ｃの半導体素子３の実装面に形成される凹部４の形状及び個数は、ＡＣＦ２の半導体素子実装領域Ｓからのはみ出しを抑制したり、或いは半導体基板１、１ａ、１ｂ、１ｃ及び半導体素子３の熱膨張係数の差に起因する応力を緩和することができれば、これに限らない。例えば、半導体基板に形成される凹部４を、第二実施形態で格子状に形成した凹部４のうち、縦列の凹部４だけで構成するようにしてもよい。
【００３４】
また、第一乃至第三実施形態において、半導体基板１、１ａ、１ｂ、１ｃに形成する凹部４をエッチング工程によって形成するようにしたが、少なくとも所望の凹部４を形成可能であればこれに限らず、例えば、平板状の半導体基板に切削によって凹部を形成しても構わないし、或いは予め型抜き等によって凹部が形成された半導体基板を形成するようにしても構わない。
【００３５】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、半導体基板の半導体素子との実装面に凹部を形成したことによって、接着性樹脂の半導体素子領域からのはみ出しを抑制できるとともに、接着性樹脂と半導体基板との接着性を向上させるため、実装不良の生じない高い信頼性を確保しつつ、高集積化を実現することが可能となる。
【００３６】
特に、半導体基板における半導体素子実装領域の外周に沿って凹部を形成することによって、接着性樹脂の半導体素子領域からのはみ出しをより効果的に抑制することが可能となる。
また、半導体基板における半導体素子実装領域に凹部を形成することによって、半導体基板と及び半導体素子の熱膨張係数の差に起因する応力を緩和することができるため、接着性樹脂の半導体基板からの剥離をより効果的に抑制することが可能となる。
【００３７】
本発明の半導体装置の製造方法によれば、本発明の半導体装置を容易に実現することが可能となる。
本発明の半導体基板によれば、本発明の半導体装置を容易に実現することが可能となる。
【図面の簡単な説明】
【図１】本発明における半導体装置の一構成例を示す断面図である。
【図２】図１に示す半導体装置で用いた半導体基板を示す平面図である。
【図３】本発明における半導体基板の他の構成例を示す平面図である。
【図４】本発明における半導体装置の他の構成例を示す断面図である。
【図５】図４に示す半導体装置で用いた半導体基板を示す平面図である。
【図６】本発明における半導体装置の他の構成例を示す断面図である。
【符号の説明】
１ 半導体基板。１ａ 電極端子。２ ＡＣＦ（接着性樹脂）。３ 半導体素子。３ａ バンプ。４ 凹部。１００Ａ〜１００Ｄ 半導体装置。Ｐ 配線パターン。Ｓ 半導体素子実装領域。
【発明の属する技術分野】
本発明は、半導体基板上に半導体素子をフェイスダウンボンディング（ＦＤＢ）によって実装する半導体装置及びその製造方法、並びにそれに用いる半導体基板に関する。
【０００２】
【従来の技術】
通常、フェイスダウンボンディングによって実装される半導体装置は、半導体基板上の半導体素子実装領域に異方性導電膜（ＡＣＦ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を塗布した後、この半導体基板の半導体素子実装領域に形成された電極端子と、半導体素子に形成されたバンプ（突起電極）とを位置合わせした状態で加熱圧着を行うことによって形成されている。
【０００３】
ここで、加熱圧着によって、ＡＣＦに存在する樹脂分が溶融するため、半導体基板と半導体素子とが固定されるとともに、ＡＣＦに存在する導電粒子が押し潰されるため、半導体基板に形成された電極端子と半導体素子に形成されたバンプとが導電粒子を介して電気的に接続されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体基板と半導体素子とを接着するＡＣＦは、半導体基板の電極端子と半導体素子のバンプとを確実に接続させるために、少なくとも半導体素子と同一サイズのＡＣＦを利用している。このため、上述した加熱圧着によって溶融したＡＣＦが、半導体基板の半導体素子実装領域からはみ出てしまう場合があり、実装面積を増大させてしまうことがあった。
【０００５】
また、近年重要視されている薄型化された半導体素子をＦＤＢによって実装すると、加熱圧着する際に半導体素子の上面に載置されるボンディングツールの底面と半導体基板との間に形成される空間が小さくなるため、ＡＣＦの半導体素子実装領域からのはみ出し分量が多くなってしまう。よって、実装面積がさらに増大してしまい、半導体素子のさらなる高集積化を実現することは困難であった。
【０００６】
さらに、半導体基板の電極端子と半導体素子のバンプとをリフロー処理する際に、熱膨張係数の差により半導体基板と半導体素子との間で応力が発生するため、ＡＣＦが半導体基板から剥離し、実装不良を引き起こしてしまうというおそれがあった。
そこで、本発明は、上記事情に鑑みてなされたものであり、半導体基板における半導体素子実装領域からの接着性樹脂のはみ出しを抑制することで、実装面積を縮小し、高集積化を可能とした半導体装置及びその製造方法、並びに半導体基板を提供することを第一の課題としている。また、本発明は、半導体基板及び半導体素子間の応力を緩和することで、実装不良が生じることなく高い信頼性を確保した半導体装置及びその製造方法、並びに半導体基板を提供することを第二の課題としている。
【０００７】
【課題を解決するための手段】
このような課題を解決するために、本発明者等が鋭意検討を重ねた結果、半導体基板における半導体素子の実装面に凹部を形成することで、上記第一及び第二の課題を解決できることを見出し、本発明をなすに至った。
すなわち、本発明に係る半導体装置は、半導体基板上に、接着性樹脂を介して半導体素子が実装されてなる半導体装置において、前記半導体基板は、前記半導体素子が実装される側の面に凹部が形成されていることを特徴とするものである。
【０００８】
なお、本発明における凹部とは、半導体基板の半導体素子が実装される側の面から裏面に貫通していないものを指す。
ここで、本発明に係る半導体装置において、前記凹部は、前記半導体基板における半導体素子実装領域の外周に沿って形成されているようにしてもよい。
また、本発明に係る半導体装置において、前記凹部は、前記半導体基板における半導体素子実装領域内に形成されているようにしてもよい。
【０００９】
さらに、本発明に係る半導体装置において、前記半導体基板における半導体素子実装領域内に形成される前記凹部は、複数の溝が配列されてなり、当該溝の横断面積は前記半導体素子の中央に対向する位置では小さく、前記半導体素子の外周に近い位置では大きくなっていることが好ましい。
さらに、本発明に係る半導体装置において、前記凹部は、前記半導体基板上に形成された配線パターンを避けて形成されていることが好ましい。
【００１０】
さらに、本発明に係る半導体装置において、前記接着性樹脂が、異方性導電膜であることが好ましい。
本発明に係る第一の半導体装置の製造方法は、半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、前記半導体基板における半導体素子実装領域の外周に沿って、凹部を形成する工程を備えることを特徴とするものである。
【００１１】
本発明に係る第二の半導体装置の製造方法は、半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、前記半導体基板における半導体素子実装領域内に、凹部を形成する工程を備えることを特徴とするものである。
本発明に係る第三の半導体装置の製造方法は、半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、前記半導体基板における半導体素子実装領域内及びその外周に沿って、凹部を形成する工程を備えることを特徴とするものである。
【００１２】
ここで、本発明に係る第一乃至第三の半導体装置の製造方法において、前記接着性樹脂として、異方性導電膜を用いることが好ましい。
本発明に係る半導体基板は、接着性樹脂を介して半導体素子を実装させる半導体基板であって、前記半導体素子が実装される側の面に、凹部が形成されていることを特徴とするものである。
【００１３】
ここで、本発明に係る半導体基板において、前記凹部が、半導体素子実装領域の外周に沿って形成されていてもよい。
また、本発明に係る半導体基板において、前記凹部が、前記半導体素子実装領域内に形成されていてもよい。
本発明に係る半導体装置によれば、半導体基板の半導体素子が実装される側の面に凹部が形成されていることによって、この凹部内に接着性樹脂が埋め込まれるため、接着性樹脂の半導体素子実装領域からのはみ出しを抑制することが可能となる。
【００１４】
また、凹部内に接着性樹脂が埋め込まれ、接着性樹脂と半導体基板との接着面積が増大するため、半導体基板と接着性樹脂との剥離を抑制することが可能となる。
さらに、凹部を、半導体基板における半導体素子実装領域の外周に沿って形成することによって、接着性樹脂のはみ出しをさらに抑制することが可能となる。
【００１５】
さらに、凹部を、半導体基板における半導体素子実装領域に形成することによって、半導体基板及び半導体素子の熱膨張係数の差に起因する応力を緩和することができるため、半導体基板と接着性樹脂との剥離をさらに抑制することが可能となる。
さらに、半導体基板における半導体素子実装領域に形成する凹部を、複数の溝を配列して構成し、溝の横断面積を半導体素子の中央に対向する位置では小さく、半導体素子の外周に近い位置では大きくすることによって、接着性樹脂の半導体素子実装領域からのはみ出しをさらに効果的に抑制することが可能となるとともに、配線パターンを考慮した基板設計の自由度を向上させることが可能となる。
【００１６】
本発明に係る第一乃至第三の半導体装置の製造方法によれば、本発明の半導体装置を容易に実現することが可能となる。
本発明に係る半導体基板によれば、本発明の半導体装置を容易に実現することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜第一実施形態＞
図１は、本発明における半導体装置の一例を示す断面図である。図２は、図１の半導体装置で用いた半導体基板を示す平面図である。
【００１８】
本実施形態における半導体装置１００Ａは、図１に示すように、半導体基板１上に、接着性樹脂としてＡＣＦ２を介して、半導体素子３が実装された構成をしている。
この半導体基板１は、図２に示すように、半導体素子３が実装される側の面（図１における上面）に、配線パターンＰは避けて、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に凹部４が形成されており、この凹部４内にはＡＣＦ２が充填されている。
【００１９】
次に、本実施形態における半導体装置１００Ａの製造方法について説明する。
まず、半導体基板１の半導体素子３が実装される側の面に、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に形成する凹部形成予定部位（図示せず）は露出し、それ以外の部位は覆うようにレジストのパターン（図示せず）を形成した状態でエッチングを行い、半導体素子領域Ｓの外周に沿った平面視略ロ字状に凹部４を形成する。
【００２０】
そして、この半導体基板１上における半導体素子実装領域Ｓに、半導体素子実装領域Ｓと略同一寸法のシート状のＡＣＦ２を塗布し、半導体基板１に形成された電極端子１ａと、半導体素子３に形成されたバンプ３ａとの位置合わせをした状態で、半導体素子３の上面に載置したボンディングツール（図示せず）を介して加熱圧着によって半導体素子３を実装する。このとき、この加熱圧着によって、ＡＣＦ２に存在する樹脂分は溶融して半導体基板１上に半導体素子３を固定させるとともに、ＡＣＦ２に存在する導電粒子は押し潰されて半導体基板１に形成された電極端子１ａと半導体素子３に形成されたバンプ３ａとを電気的に導通させる。
【００２１】
このように、本実施形態における半導体装置１００Ａによれば、半導体基板１上の半導体素子実装領域Ｓの外周に沿って平面視略ロ字状の凹部４を形成したことによって、この凹部４内にＡＣＦ２が充填されるため、ＡＣＦ２の半導体素子実装領域Ｓからのはみ出しを抑制し、実装面積を小さくすることができる。
また、凹部４内にＡＣＦ２が充填されるため、ＡＣＦ２と半導体基板１との接着面積が増大し、ＡＣＦ２の半導体基板１からの剥離を抑制することが可能となる。
＜第一実施形態の第一変形例＞
図３は、本発明における半導体基板の他の構成例を示す平面図である。
【００２２】
本変形例の半導体装置は、第一実施形態の半導体装置１００Ａにおいて適用した半導体基板１の代わりに、図３に示すように、半導体素子実装領域Ｓの外周に沿って断続的な複数の凹部４が形成された半導体基板１ａを用いるようにしてもかまわない。
ここで、半導体基板１ａに形成される複数の凹部４のうち、半導体素子領域Ｓの外周における直線部に形成される凹部４ａを、角部に形成される凹部４ｂよりも横断面積が大きくなるように形成することが好ましい。
【００２３】
このように、本変形例によれば、半導体基板１ａに形成される凹部４を、その半導体素子領域Ｓの全外周面を覆うように連続して形成するのではなく、ＡＣＦ２のはみ出しが推定される部位に断続的に複数の凹部４で形成するようにしたことによって、半導体基板１ａ上に形成される配線パターンＰに合わせた基板設計自由度を向上させることが可能となる。
【００２４】
また、半導体基板１ａに形成される凹部４を、そのＡＣＦ２のはみ出し分量が多いと推定される部分は横断面積の大きな凹部４ａとし、逆に、ＡＣＦ２のはみ出し分量が少ないと推定される部分は横断面積の小さな凹部４ｂとしたことによって、効率よくＡＣＦ２のはみ出しを抑制することが可能となる。
＜第二実施形態＞
図４は、本発明における半導体装置の他の構成例を示す断面図である。図５は、図４に示す半導体装置で用いた半導体基板の平面図である。
【００２５】
本実施形態における半導体装置１００Ｂは、図４に示すように、第一実施形態と同様の構成を有しており、その半導体基板１ｂは、図５に示すように、半導体素子３が実装される側の面（図４における上面）に、配線パターンＰは避けて、半導体素子実装領域Ｓ内に凹部４が格子状に形成されている。ここで、この凹部４内にはＡＣＦ２が充填されている。
【００２６】
次に、本実施形態における半導体装置１００Ｂの製造方法について説明する。
まず、半導体基板１ｂの半導体素子３が実装される側の面に、半導体素子実装領域Ｓ内に格子状（本実施形態では縦８列、横７列）に形成する凹部形成予定部位（図示せず）は露出し、それ以外の部位は覆うようにレジストのパターン（図示せず）を形成した状態でエッチングを行い、半導体素子実装領域Ｓ内に格子状に配列された凹部４を形成する。
【００２７】
そして、第一実施形態と同様の工程を経て、この半導体基板１ｂ上の半導体素子実装領域Ｓに半導体素子３を実装し、半導体装置１００Ｂを完成させる。
このように、本実施形態における半導体装置１００Ｂによれば、半導体基板１ｂにおける半導体素子実装領域Ｓ内に格子状に配列させた凹部４を形成したことによって、半導体基板１ｂ及び半導体素子３の熱膨張係数の差に起因する応力を緩和することができるとともに、上述した第一実施形態で示した半導体装置１００Ａよりも半導体基板１ｂとＡＣＦ２との接着面積が広くなるため、半導体基板１ｂとＡＣＦ２との剥離をより確実に抑制することが可能となる。
【００２８】
また、半導体基板１ｂにおける半導体素子実装領域Ｓ内に格子状に配列させた凹部４を形成したことによって、第一実施形態と同様にＡＣＦ２の半導体実装領域Ｓからのはみ出しを抑制することができる。
＜第三実施形態＞
図６は、本発明における半導体装置の他の構成例を示す断面図である。
【００２９】
本実施形態における半導体装置１００Ｃは、第一実施形態と同様の構成を有しており、図６に示すように、その半導体基板１ｃは、半導体素子３が実装される側の面（図６における上面）に、第一実施形態と同様に半導体素子実装領域Ｓの外周に沿った平面視略ロ字状の凹部４と、第二実施形態と同様に半導体素子実装領域Ｓ内に格子状に形成された凹部４とが形成されている。ここで、これらの凹部４内には、ＡＣＦ２が充填されている。
【００３０】
ここで、半導体素子実装領域Ｓ内に格子状に形成された凹部４は、その横断面積が、半導体素子実装領域Ｓの中央に対応する位置では小さく、半導体素子実装領域Ｓの外周に近い位置では大きくなるように形成されている。
次に、本実施形態における半導体装置１００Ｃの製造方法について説明する。
まず、半導体基板１ｃの半導体素子３が実装される側の面に、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に形成する平面視略ロ字状凹部形成予定部位（図示せず）と、半導体素子実装領域Ｓ内に格子状（本実施形態では縦８列、横７列）に形成する格子状凹部形成予定部位（図示せず）とは露出し、それ以外の部位は覆うようにレジストのパターン（図示せず）を形成した状態でエッチングを行う。そして、半導体素子領域Ｓの外周に沿った平面視略ロ字状の凹部４と、半導体素子実装領域Ｓ内に格子状に配列された凹部４とを形成する。
【００３１】
そして、第一実施形態と同様の工程を経て、この半導体基板１ｃ上の半導体素子実装領域Ｓに半導体素子３を実装し、半導体装置１００Ｃを完成させる。
このように、本実施形態における半導体装置１００Ｃによれば、半導体基板１ｃに形成される凹部４を、半導体素子実装領域Ｓの外周に沿って平面視略ロ字状に形成するとともに、半導体素子実装領域Ｓ内に格子状に形成するようにしたことによって、ＡＣＦ２の半導体素子実装領域Ｓからのはみ出し量をより確実に抑制することができるとともに、半導体基板１ｃ及び半導体素子３の熱膨張係数の差に起因する応力をより確実に緩和することが可能となる。
【００３２】
また、半導体素子実装領域Ｓ内に格子状に形成される凹部４の横断面積を、半導体素子実装領域Ｓの中央に対応する位置では小さく、半導体素子実装領域Ｓの外周に近い位置では大きくなるように形成したことによって、半導体素子実装領域Ｓの中央から外周に向かって流れるＡＣＦ２の半導体素子領域Ｓからのはみ出しを効果的に抑制することができるとともに、半導体基板１ｃ上に形成される配線パターンに合わせた基板設計自由度を向上させることが可能となる。
【００３３】
すなわち、実装不良が生じない高い信頼性を確保しつつ、高集積化を実現可能とすることができる。
なお、第一乃至第三実施形態において、半導体基板１、１ａ、１ｂ、１ｃの半導体素子３の実装面に形成される凹部４の形状及び個数は、ＡＣＦ２の半導体素子実装領域Ｓからのはみ出しを抑制したり、或いは半導体基板１、１ａ、１ｂ、１ｃ及び半導体素子３の熱膨張係数の差に起因する応力を緩和することができれば、これに限らない。例えば、半導体基板に形成される凹部４を、第二実施形態で格子状に形成した凹部４のうち、縦列の凹部４だけで構成するようにしてもよい。
【００３４】
また、第一乃至第三実施形態において、半導体基板１、１ａ、１ｂ、１ｃに形成する凹部４をエッチング工程によって形成するようにしたが、少なくとも所望の凹部４を形成可能であればこれに限らず、例えば、平板状の半導体基板に切削によって凹部を形成しても構わないし、或いは予め型抜き等によって凹部が形成された半導体基板を形成するようにしても構わない。
【００３５】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、半導体基板の半導体素子との実装面に凹部を形成したことによって、接着性樹脂の半導体素子領域からのはみ出しを抑制できるとともに、接着性樹脂と半導体基板との接着性を向上させるため、実装不良の生じない高い信頼性を確保しつつ、高集積化を実現することが可能となる。
【００３６】
特に、半導体基板における半導体素子実装領域の外周に沿って凹部を形成することによって、接着性樹脂の半導体素子領域からのはみ出しをより効果的に抑制することが可能となる。
また、半導体基板における半導体素子実装領域に凹部を形成することによって、半導体基板と及び半導体素子の熱膨張係数の差に起因する応力を緩和することができるため、接着性樹脂の半導体基板からの剥離をより効果的に抑制することが可能となる。
【００３７】
本発明の半導体装置の製造方法によれば、本発明の半導体装置を容易に実現することが可能となる。
本発明の半導体基板によれば、本発明の半導体装置を容易に実現することが可能となる。
【図面の簡単な説明】
【図１】本発明における半導体装置の一構成例を示す断面図である。
【図２】図１に示す半導体装置で用いた半導体基板を示す平面図である。
【図３】本発明における半導体基板の他の構成例を示す平面図である。
【図４】本発明における半導体装置の他の構成例を示す断面図である。
【図５】図４に示す半導体装置で用いた半導体基板を示す平面図である。
【図６】本発明における半導体装置の他の構成例を示す断面図である。
【符号の説明】
１ 半導体基板。１ａ 電極端子。２ ＡＣＦ（接着性樹脂）。３ 半導体素子。３ａ バンプ。４ 凹部。１００Ａ〜１００Ｄ 半導体装置。Ｐ 配線パターン。Ｓ 半導体素子実装領域。
Claims (13)
- 半導体基板上に、接着性樹脂を介して半導体素子が実装されてなる半導体装置において、
前記半導体基板は、前記半導体素子が実装される側の面に凹部が形成されていることを特徴とする半導体装置。 - 前記凹部は、前記半導体基板における半導体素子実装領域の外周に沿って形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記凹部は、前記半導体基板における半導体素子実装領域内に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記凹部は、複数の溝が配列されてなり、当該溝の横断面積は前記半導体素子の中央に対向する位置では小さく、前記半導体素子の外周に近い位置では大きくなっていることを特徴とする請求項３に記載の半導体装置。
- 前記凹部は、前記半導体基板上に形成された配線パターンを避けて形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
- 前記接着性樹脂が、異方性導電膜であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
- 半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、
前記半導体基板における半導体素子実装領域の外周に沿って、凹部を形成する工程を備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、
前記半導体基板における半導体素子実装領域内に、凹部を形成する工程を備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に、接着性樹脂を介して半導体素子を実装する半導体装置の製造方法において、
前記半導体基板における半導体素子実装領域内及びその外周に沿って、凹部を形成する工程を備えることを特徴とする半導体装置の製造方法。 - 前記接着性樹脂として、異方性導電膜を用いることを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。
- 接着性樹脂を介して半導体素子を実装させる半導体基板であって、
前記半導体素子が実装される側の面に、凹部が形成されていることを特徴とする半導体基板。 - 前記凹部が、半導体素子実装領域の外周に沿って形成されていることを特徴とする請求項１１に記載の半導体基板。
- 前記凹部が、前記半導体素子実装領域内に形成されていることを特徴とする請求項１１又は１２に記載の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053320A JP2004266016A (ja) | 2003-02-28 | 2003-02-28 | 半導体装置、半導体装置の製造方法、及び半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053320A JP2004266016A (ja) | 2003-02-28 | 2003-02-28 | 半導体装置、半導体装置の製造方法、及び半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004266016A true JP2004266016A (ja) | 2004-09-24 |
Family
ID=33117961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003053320A Pending JP2004266016A (ja) | 2003-02-28 | 2003-02-28 | 半導体装置、半導体装置の製造方法、及び半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004266016A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008078746A1 (ja) * | 2006-12-26 | 2008-07-03 | Panasonic Corporation | 半導体素子の実装構造体及び半導体素子の実装方法 |
| JP2010141018A (ja) * | 2008-12-10 | 2010-06-24 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2010251408A (ja) * | 2009-04-13 | 2010-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法並びに電子装置 |
| CN103325702A (zh) * | 2013-07-04 | 2013-09-25 | 北京京东方光电科技有限公司 | 芯片的绑定方法及芯片绑定结构 |
| US9053953B1 (en) | 2009-06-22 | 2015-06-09 | Stats Chippac Ltd. | Integrated circuit packaging system with underfill and method of manufacture thereof |
| US20160254169A1 (en) * | 2012-10-30 | 2016-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated Circuit Underfill Scheme |
-
2003
- 2003-02-28 JP JP2003053320A patent/JP2004266016A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008078746A1 (ja) * | 2006-12-26 | 2008-07-03 | Panasonic Corporation | 半導体素子の実装構造体及び半導体素子の実装方法 |
| US8110933B2 (en) | 2006-12-26 | 2012-02-07 | Panasonic Corporation | Semiconductor device mounted structure and semiconductor device mounted method |
| JP5039058B2 (ja) * | 2006-12-26 | 2012-10-03 | パナソニック株式会社 | 半導体素子の実装構造体 |
| JP2010141018A (ja) * | 2008-12-10 | 2010-06-24 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2010251408A (ja) * | 2009-04-13 | 2010-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法並びに電子装置 |
| US9053953B1 (en) | 2009-06-22 | 2015-06-09 | Stats Chippac Ltd. | Integrated circuit packaging system with underfill and method of manufacture thereof |
| US20160254169A1 (en) * | 2012-10-30 | 2016-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated Circuit Underfill Scheme |
| US10269588B2 (en) * | 2012-10-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit underfill scheme |
| CN103325702A (zh) * | 2013-07-04 | 2013-09-25 | 北京京东方光电科技有限公司 | 芯片的绑定方法及芯片绑定结构 |
| WO2015000248A1 (zh) * | 2013-07-04 | 2015-01-08 | 北京京东方光电科技有限公司 | 芯片的邦定方法及芯片邦定结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7534653B2 (en) | Chip packaging process | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2006339596A (ja) | インタポーザおよび半導体装置 | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JPH1174403A (ja) | 半導体装置 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP2001168131A (ja) | 薄型相互接続構造 | |
| JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| TWI417970B (zh) | 封裝結構及其製法 | |
| JP2006190834A (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| JP2004363379A (ja) | 半導体装置 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| JP2008277457A (ja) | 積層型半導体装置および実装体 | |
| JP2004247464A (ja) | 半導体装置及びその製造方法 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
| JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
| JP2008060159A (ja) | 半導体装置およびその製造方法 | |
| JP2006278975A (ja) | 半導体装置 | |
| JP2004006935A (ja) | 封止部材の製造方法、およびその封止部材を用いた半導体装置の製造方法 | |
| JP2011119619A (ja) | 半導体パッケージ | |
| JP2004134478A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2007067060A (ja) | 回路基板および半導体装置 |