JPH11274227A - 半導体チップの実装方法および装置 - Google Patents

半導体チップの実装方法および装置

Info

Publication number
JPH11274227A
JPH11274227A JP10072013A JP7201398A JPH11274227A JP H11274227 A JPH11274227 A JP H11274227A JP 10072013 A JP10072013 A JP 10072013A JP 7201398 A JP7201398 A JP 7201398A JP H11274227 A JPH11274227 A JP H11274227A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
chip
semiconductor
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10072013A
Other languages
English (en)
Inventor
Tsukio Funaki
月夫 船木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP10072013A priority Critical patent/JPH11274227A/ja
Publication of JPH11274227A publication Critical patent/JPH11274227A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755Cooling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755Cooling means
    • H01L2224/75501Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck

Abstract

(57)【要約】 【課題】 異方性導電膜を用いたフリップチップ実装に
おいて半導体チップと実装基板との電気的な接続不良を
防止し、かつ生産効率を向上させる。 【解決手段】 実装基板3上に異方性導電膜7を介して
載置された4つの半導体チップ1を1つの半導体チップ
1毎に加熱・加圧し、かつ半導体チップ1と同じ大きさ
の平坦な加圧面5aを備えた加熱ブロック5と、実装基
板3を支持し、かつ実装基板3の熱圧着される1つの半
導体チップ1のチップ搭載箇所3dを基板裏面3cから
加熱可能な加熱支持ブロック4と、半導体チップ1の背
面1bにエア8を吹き付けて熱圧着を行っていない他の
半導体チップ1を冷却するノズル10と、前記他の半導
体チップ1の実装基板3におけるチップ搭載箇所3dを
基板裏面3c側から冷却する冷却ブロック11とを有
し、実装基板3上で1つの半導体チップ1毎に4つの半
導体チップ1を別々に熱圧着する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、異方性導電膜を用いてフリップチップ実装
を行う半導体チップの実装方法および装置に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】複数の半導体チップを搭載した半導体装
置、例えば、MCM(Multi-Chip-Module)などにおいて
は、半導体チップの実装密度を向上させるために、半導
体チップをフェイスダウンによってチップ搭載基板に実
装するフリップチップ実装が用いられる。
【0004】このフリップチップ実装では、半導体チッ
プとこれを実装するプリント配線基板(実装基板)との
電気的接続に異方性導電膜(異方性導電フィルム、異方
性導電シート、異方性導電樹脂あるいはACF(Anisot
ropic Conductive Film)ともいう)を用いる場合があ
る。
【0005】ここで、前記MCMのように、異方性導電
膜を用いたフリップチップ実装構造の半導体装置は、以
下に示す手順で組み立てる。
【0006】まず、半導体チップのパッド(表面電極)
上に金バンプを形成し、さらに、半導体チップをフリッ
プチップ実装するための専用のチップ圧着装置(半導体
チップの実装装置)を準備する。
【0007】続いて、前記チップ圧着装置において、半
導体チップをフリップチップ実装する実装基板を平坦な
加熱支持ブロック(支持部材)によって支持する。さら
に、この実装基板のチップ搭載面に異方性導電膜を塗
布、またはシート状に形成した異方性導電膜(異方性導
電シート)を張り付け、その後、半導体チップのパッド
と実装基板の基板端子との位置合わせを行って半導体チ
ップをフェイスダウンで実装基板上に載置する。
【0008】載置後、半導体チップと実装基板との電気
的接続を行うため、半導体チップに対してチップ背面か
ら所定の荷重を付与する。
【0009】この荷重により、半導体チップのパッド上
に形成した金バンプと基板端子とが接触し、荷重を掛け
た状態で、チップ背面からと実装基板からとによって異
方性導電膜を加熱し、これに含まれる熱硬化性樹脂を硬
化させ、半導体チップと実装基板との接続を維持する。
【0010】なお、異方性導電膜を用いてフリップチッ
プ実装を行ったMCMについては、例えば、株式会社工
業調査会、1994年5月1日発行、「電子材料199
4年5月号」、37〜42頁に記載されている。
【0011】
【発明が解決しようとする課題】ところが、前記した技
術のMCMのように、異方性導電膜を用いて複数の半導
体チップを1枚の実装基板に実装する場合、製造性の効
率を向上させるためには、実装基板に載置した複数の半
導体チップを同時に熱圧着することが好ましいが、半導
体チップの厚さが異なっていると、実装基板上の全ての
半導体チップに所定の荷重を付与することができず、こ
れにより、金バンプと基板端子とが接触しない状態で異
方性導電膜中の熱硬化性樹脂が硬化する。
【0012】その結果、半導体チップと実装基板とが電
気的に接続されずに接続不良を引き起こすことが問題と
される。
【0013】また、前記チップ圧着装置によって実装基
板上に載置した半導体チップを1つ毎に熱圧着しようと
すると、熱圧着が行われていない隣接する半導体チップ
は所定の荷重が付与される前に加熱される。
【0014】その結果、前記同様に、隣接する半導体チ
ップにおいては、金バンプと基板端子とが接触する前に
異方性導電膜中の熱硬化性樹脂が硬化し、これにより、
半導体チップと実装基板とが電気的に接続されずに接続
不良を引き起こすことが問題とされる。
【0015】これらの対策として、1つの半導体チップ
毎に異方性導電膜を実装基板に張り付け、その後、半導
体チップを載置して、1つの半導体チップ毎に熱圧着を
行っていくと、生産効率が低下することが問題とされ
る。
【0016】本発明の目的は、異方性導電膜を用いたフ
リップチップ実装において半導体チップと実装基板との
電気的な接続不良を防止するとともに、生産効率を向上
させる半導体チップの実装方法および装置を提供するこ
とにある。
【0017】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0018】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0019】すなわち、本発明による半導体チップの実
装方法は、主面に形成された表面電極に導電性部材が設
けられた複数の半導体チップを準備する工程と、前記複
数の半導体チップを搭載する実装基板を準備する工程
と、前記実装基板の基板端子上に異方性導電膜を配置す
る工程と、前記異方性導電膜上に前記複数の半導体チッ
プを配置した後、前記半導体チップに設けられた前記導
電性部材を前記異方性導電膜に接触させる工程と、前記
実装基板上で1つの前記半導体チップ毎に前記複数の半
導体チップを熱圧着することにより、前記異方性導電膜
を介して前記複数の半導体チップを前記実装基板にフリ
ップチップ実装する工程とを有するものである。
【0020】これにより、所望の半導体チップが熱圧着
される際、この半導体チップに隣接する他の半導体チッ
プの異方性導電膜に熱が伝わることを防止できる。
【0021】したがって、熱圧着されるべき半導体チッ
プの異方性導電膜のみが加熱され、前記他の半導体チッ
プの異方性導電膜は加熱されないため、熱圧着されるべ
き半導体チップのみの異方性導電膜中の熱硬化性樹脂を
硬化させることができる。
【0022】これにより、前記他の半導体チップの異方
性導電膜中の熱硬化性樹脂が硬化することは防げる。
【0023】その結果、半導体チップの導電性部材と実
装基板の基板端子とが未接続の状態において異方性導電
膜中の熱硬化性樹脂が硬化することを防げる。
【0024】これにより、半導体チップと実装基板との
電気的接続における接続不良の発生を防止できる。
【0025】また、本発明の半導体チップの実装装置
は、実装基板上に異方性導電膜を介して載置された複数
の前記半導体チップを1つの前記半導体チップ毎に加熱
・加圧する加熱部材と、前記実装基板を支持する支持部
材とを有し、前記実装基板上で1つの前記半導体チップ
毎に前記複数の半導体チップを熱圧着することにより、
前記異方性導電膜を介して前記複数の半導体チップの前
記実装基板へのフリップチップ実装を行うものである。
【0026】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0027】図1は本発明の半導体チップの実装装置の
一例であるチップ圧着装置の構造の実施の形態を示す断
面図、図2は図1に示すチップ圧着装置によってフリッ
プチップ実装を行った半導体装置の一例であるMCMの
構造を示す図であり、(a)は平面図、(b)は断面
図、図3(a),(b)は図2に示すMCMに搭載される
半導体チップのパッドの配列を示す平面図、図4は図2
に示すMCMに使用される実装基板の構造を示す平面
図、図5は本発明の半導体チップの実装方法において異
方性導電膜を搭載した状態の実装基板を示す平面図であ
る。
【0028】本実施の形態の半導体チップの実装装置
は、複数の半導体チップ1を異方性導電膜7(異方性導
電テープ、異方性導電シートあるいは異方性導電フィル
ムなどとも呼ばれる)を介して1枚の実装基板3にフリ
ップチップ実装するチップ圧着装置であり、半導体チッ
プ1を加圧・加熱し、これにより、異方性導電膜7中の
熱硬化性樹脂を熱硬化させてプリント配線基板などの実
装基板3に異方性導電膜7を介してフリップチップ実装
を行う装置である。
【0029】なお、本実施の形態では、フリップチップ
実装を行った半導体装置の一例として、図2に示すよう
な4つの半導体チップ1を搭載したMCM6を取り上げ
て説明する。
【0030】図1に示すチップ圧着装置の構成は、実装
基板3上に異方性導電膜7を介して載置された4つの半
導体チップ1を1つの半導体チップ1毎に加熱・加圧す
る加熱部材である加熱ブロック5と、実装基板3を支持
するとともに、実装基板3の熱圧着される1つの半導体
チップ1のチップ搭載箇所3dをそのチップ搭載面3b
と反対側の面(以降、基板裏面3cと呼ぶ)から加熱可
能な加熱支持ブロック4(支持部材)と、XYZ方向に
移動可能なステージ14とからなり、加熱ブロック5と
加熱支持ブロック4とにより、実装基板3上で1つの半
導体チップ1毎に4つの半導体チップ1を別々に熱圧着
し、これにより、異方性導電膜7を介して4つの半導体
チップ1の実装基板3へのフリップチップ実装を行うも
のである。
【0031】なお、前記チップ圧着装置に設置された加
熱ブロック5は、半導体チップ1の主面1aと反対側の
面(以降、背面1bと呼ぶ)とほぼ同じ大きさの平坦な
加圧面5aを有しており、この加熱ブロック5を用いて
1つの半導体チップ1毎にそれぞれの半導体チップ1を
加熱・加圧して熱圧着を行う。
【0032】つまり、本実施の形態の前記チップ圧着装
置は、半導体チップ1を熱圧着する際に、この熱圧着を
行っている半導体チップ1に隣接しかつ熱圧着が未だ行
われていない他の半導体チップ1の異方性導電膜7に熱
が伝わらないように非伝熱手段を施した装置であり、本
実施の形態の前記非伝熱手段は、1つの半導体チップ1
に相当する大きさに形成された加圧面5aを有する加熱
ブロック5を備えていることであり、この加熱ブロック
5を用いて半導体チップ1を熱圧着するものである。
【0033】なお、加熱ブロック5には、ヒータ12が
設けられ、このヒータ12によって所定温度に加熱され
た加熱ブロック5が半導体チップ1を加熱し、これによ
って、異方性導電膜7を加熱する。
【0034】その際、加熱ブロック5から半導体チップ
1の背面1bに掛ける荷重は、エアシリンダ9からの圧
力によって付与される。
【0035】また、本実施の形態のチップ圧着装置に
は、他の前記非伝熱手段として、熱圧着を行う半導体チ
ップ1に隣接する他の半導体チップ1(以降、本実施の
形態では、熱圧着が行われる半導体チップ1に隣接する
半導体チップ1のことを他の半導体チップ1と呼ぶ)の
背面1bに冷却気体であるエア8を吹き付けて前記他の
半導体チップ1を冷却する冷却用のノズル10(気体噴
流手段)が設置されている。
【0036】このノズル10からは、所定量のエア8が
半導体チップ1の背面1bに向けて吹き付けられる。
【0037】さらに、前記チップ圧着装置には、他の前
記非伝熱手段として、熱圧着を行う半導体チップ1に隣
接する他の半導体チップ1の実装基板3におけるチップ
搭載箇所3dを冷却する冷却ブロック11が、ステージ
14上に設けられ、実装基板3のチップ搭載側(チップ
搭載面3b側)と反対側、すなわち基板裏面3c側の前
記他の半導体チップ1に対応した箇所に配置されてい
る。
【0038】つまり、前記他の半導体チップ1に対応し
た実装基板3の基板裏面3c側に冷却ブロック11が配
置されている。
【0039】ここで、冷却ブロック11は実装基板3を
支持する平坦面11aを有し、半導体チップ1の熱圧着
時に、この平坦面11aによって実装基板3を支持する
とともに、この冷却ブロック11からは、例えば、冷却
用のヘリウムガスなどが実装基板3のチップ搭載箇所3
dの基板裏面3cに対して供給され、これにより、前記
他の半導体チップ1の異方性導電膜7を冷却する。
【0040】また、加熱支持ブロック4(支持部材)
は、冷却ブロック11と同様にステージ14上に設けら
れ、実装基板3を支持するとともに、実装基板3の熱圧
着される1つの半導体チップ1のチップ搭載箇所3dを
そのチップ搭載面3bと反対側の面(以降、基板裏面3
cと呼ぶ)から加熱を行うことが可能な部材である。
【0041】つまり、実装基板3を支持する平坦面4a
を有し、半導体チップ1の熱圧着時に、この平坦面4a
によって実装基板3を支持するとともに、実装基板3の
基板裏面3c側からこの半導体チップ1のチップ搭載箇
所3dのみを加熱する部材である。
【0042】また、前記チップ圧着装置は、4つの半導
体チップ1が載置(仮固定)された実装基板3を位置決
めするとともに、この状態の実装基板3を支持する基板
支持ブロック13を備えている。
【0043】次に、本実施の形態のチップ圧着装置(半
導体チップの実装装置)によってフリップチップ実装が
行われて製造された図2に示すMCM6の構成について
説明する。
【0044】図2に示すMCM6は、異方性導電膜7を
介して電気的に接続された4つの半導体チップ1を搭載
したものであり、半導体チップ1が異方性導電膜7を介
してプリント配線基板3にベアチップでかつフェイスダ
ウンによって実装されたものであり、図1に示すチップ
圧着装置を用いてフリップチップ実装されたものであ
る。
【0045】なお、本実施の形態では、図2に示すよう
に、4つの半導体チップ1を搭載したMCM6の場合を
例に取り上げて説明するが、搭載される半導体チップ1
の数は、特に限定されるものではない。
【0046】さらに、搭載される半導体チップ1の形状
が、図3(a)に示すような正方形のものと、図3
(b)に示すような長方形のものとあり、MCM6は、
2種類の形状の半導体チップ1を合計4つ搭載してい
る。
【0047】なお、それぞれの半導体チップ1において
は、その主面1aの外周部に表面電極であるパッド1c
が形成されている。
【0048】前記MCM6の構成は、主面1aに半導体
集積回路が形成され、かつこの主面1aの外周部に形成
されたパッド1cにAuのバンプ2(導電性部材)が取
り付けられた半導体チップ1と、この半導体チップ1を
フリップチップ実装によりフェイスダウンで支持するプ
リント配線基板などの実装基板3と、実装基板3の基板
端子3aと半導体チップ1に取り付けられたバンプ2と
を電気的に接続する異方性導電膜7とからなり、4つの
半導体チップ1が、それぞれにベアチップでかつ異方性
導電膜7を介して実装基板3にフリップチップ実装され
ている。
【0049】つまり、MCM6は、1枚の実装基板3上
に、それぞれ異方性導電膜7を介して電気的に接続され
た4つの半導体チップ1がベアチップ状態でフリップチ
ップ実装されているものであり、図1に示す本実施の形
態のチップ圧着装置を用いてフリップチップ実装が行わ
れたものである。
【0050】ここで、バンプ2は、例えば、スタッドボ
ンディング技術(ワイヤボンディング装置を用いて半導
体チップ1上にバンプ2を形成する技術)を用いて半導
体チップ1のパッド1a上に接合させて形成したもので
あり、Auなどによって形成されている(ただし、バン
プ2は、スタッドボンディング技術によるバンプ形成で
はなく、蒸着などによって形成してもよい)。
【0051】さらに、異方性導電膜7は、熱硬化性樹脂
とこれに含まれる導電粒子とからなり、前記導電粒子が
半導体チップ1のバンプ2と実装基板3の基板端子3a
との間に挟み込まれて両者を電気的に接続するものであ
る。
【0052】また、実装基板3は、例えば、プリント配
線基板もしくはセラミック基板などであり、そのチップ
搭載面3bには、図4に示すように、搭載する4つの半
導体チップ1のパッド1cの配列(図3参照)に対応さ
せた銅−ニッケル合金−金などからなる複数の基板端子
3aが設けられている。
【0053】なお、図1に示すチップ圧着装置(半導体
チップの実装装置)を用いてフリップチップ実装を行う
際には、加熱ブロック5と加熱支持ブロック4とによっ
て1つの半導体チップ1毎に加熱・加圧してそれぞれの
半導体チップ1の熱圧着を行う。
【0054】その際、熱圧着される半導体チップ1は、
加熱ブロック5と加熱支持ブロック4とによって加熱さ
れる。
【0055】また、加熱ブロック5によって所定の荷重
が掛けられると、半導体チップ1に取り付けられたバン
プ2が異方性導電膜7中の熱硬化性樹脂を押し退けて実
装基板3の基板端子3aに向かい、その後、バンプ2が
基板端子3aに接触し、さらに、バンプ2はその先端が
押しつぶされる程度に変形される。
【0056】これにより、MCM6においては、半導体
チップ1のバンプ2と実装基板3の基板端子3aとが熱
硬化性樹脂に含まれる導電粒子によって電気的に接続さ
れている。
【0057】次に、本実施の形態による半導体チップの
実装方法について説明する。
【0058】ここで、前記半導体チップの実装方法を、
図2に示す半導体装置であるMCM6の製造方法に含め
て説明する。
【0059】すなわち、MCM6は、図1に示すチップ
圧着装置を用いて、実装基板3に異方性導電膜7を介し
てフリップチップ実装でかつベアチップによって半導体
チップ1を実装し、これによって製造したものである。
【0060】まず、それぞれの主面1aに形成されたパ
ッド1cに導電性部材であるAuのバンプ2が設けられ
た4つの半導体チップ1を準備する。
【0061】なお、バンプ2は、例えば、スタッドボン
ディング技術を用いたものである。
【0062】さらに、4つの半導体チップ1のそれぞれ
のパッド1cの配列に対応して基板端子3aが設けられ
た図4に示すなうな実装基板3を準備する。
【0063】続いて、図5に示すように、実装基板3の
基板端子3a上に4つの半導体チップ1にそれぞれ対応
する4つの異方性導電膜7を張り付けて配置する。
【0064】ここで、実装基板3上に張り付ける異方性
導電膜7は、柔らかな樹脂状のものであっても、またシ
ート状に形成したものであってもよい。
【0065】したがって、異方性導電膜7が柔らかな樹
脂状のものである場合には、実装基板3のチップ搭載面
3bの所定箇所に、4つの半導体チップ1に対応した前
記樹脂状の異方性導電膜7を所定量ずつ塗布する。
【0066】また、異方性導電膜7がシート状のもので
ある場合には、異方性導電膜7を所定の大きさに切断し
て形成し、これを4つの半導体チップ1に対応させて実
装基板3のチップ搭載面3bに張り付ける。
【0067】その後、4つの半導体チップ1をそれぞれ
反転させてその背面1bを上方に向け、この状態で実装
基板3のチップ搭載面3bに配置させた異方性導電膜7
上に4つの半導体チップ1をそれぞれ位置合わせして載
置する。
【0068】つまり、それぞれの半導体チップ1のパッ
ド1cと、これに対応する基板端子3aとの位置を合わ
せてそれぞれの異方性導電膜7上に4つの半導体チップ
1をフェイスダウンで実装する。
【0069】その際、それぞれの半導体チップ1の背面
1bに対して加熱ブロック5によって小さな荷重を掛
け、これにより、半導体チップ1のバンプ2を異方性導
電膜7に接触させて異方性導電膜7上に半導体チップ1
を載置する。
【0070】なお、半導体チップ1のバンプ2が異方性
導電膜7に僅かにめり込む程度の(小さな)荷重を半導
体チップ1の背面1bに掛ける。
【0071】これにより、実装基板3上に異方性導電膜
7を介して半導体チップ1が仮固定されたことになる。
【0072】その後、図1に示すチップ圧着装置(半導
体チップの実装装置)の基板支持ブロック13上に4つ
の半導体チップ1を仮固定した実装基板3を載置する。
【0073】この際、チップ圧着装置の基板支持ブロッ
ク13により、加熱ブロック5に対する実装基板3の位
置決めを行って載置する。
【0074】続いて、加熱すべき半導体チップ1上に加
熱ブロック5を移動させ、各半導体チップ1を加熱ブロ
ック5によって加熱・加圧して熱圧着する。
【0075】その際、本実施の形態では、実装基板3上
で1つの半導体チップ1毎に別々に4つの半導体チップ
1を加熱・加圧して熱圧着することにより、異方性導電
膜7を介して4つの半導体チップ1を実装基板3にフリ
ップチップ実装する。
【0076】ここで、本実施の形態のチップ圧着装置の
加熱ブロック5は、半導体チップ1の背面1bとほぼ同
じ大きさの加圧面5aを備えている。
【0077】さらに、加熱すべき半導体チップ1を実装
基板3の基板裏面3c側から加熱しかつ支持する加熱支
持ブロック4が、実装基板3の基板裏面3c側のチップ
搭載箇所3dに対応して設置されている。
【0078】したがって、半導体チップ1を載置した実
装基板3を加熱支持ブロック4の平坦面4aによって支
持して、エアシリンダ9から加熱ブロック5に所定の荷
重を付与し、これにより、加熱ブロック5によって半導
体チップ1の背面1bに所定の荷重を付与する。
【0079】その結果、半導体チップ1のパッド1c上
に形成したバンプ2と実装基板3の基板端子3aとを接
触させる。
【0080】ここで、加熱ブロック5によって半導体チ
ップ1の背面1bに所定の荷重を掛けると、半導体チッ
プ1に取り付けられたバンプ2が異方性導電膜7中の熱
硬化性樹脂を押し退けて実装基板3の基板端子3aに向
かい、その後、半導体チップ1のパッド1cと基板端子
3aとの間に異方性導電膜7中の導電粒子を挟み込みな
がらバンプ2を基板端子3aに接触させ、さらに、バン
プ2をその先端を押しつぶす程度に塑性変形させる。
【0081】これにより、半導体チップ1のバンプ2と
実装基板3の基板端子3aとが異方性導電膜7中の導電
粒子によって電気的に接続される。
【0082】さらに、前記所定の荷重を付与した状態の
加熱ブロック5で、半導体チップ1を加熱する(異方性
導電膜7が所定の温度(例えば、180℃程度)に到達
する程度に加熱する)とともに、加熱支持ブロック4に
よって実装基板3のチップ搭載箇所3dを基板裏面3c
側から加熱する。
【0083】これにより、熱圧着を行うべき1つの半導
体チップ1の異方性導電膜7中の熱硬化性樹脂を硬化さ
せて半導体チップ1と実装基板3との接続を維持する。
【0084】なお、本実施の形態のチップ圧着装置で
は、1つの半導体チップ1毎に半導体チップ1を熱圧着
する際に、熱圧着を行う半導体チップ1に隣接する熱圧
着前の他の半導体チップ1の異方性導電膜7の熱硬化性
樹脂が硬化する温度(例えば50℃程度)以上に上がら
ないように冷却する。
【0085】前記チップ圧着装置では、他の半導体チッ
プ1の背面1bにノズル10からエア8(冷却気体)を
吹き付けて異方性導電膜7を冷却するとともに、冷却ブ
ロック11によって、実装基板3における前記他の半導
体チップ1のチップ搭載箇所3dをその基板裏面3cか
ら冷却して異方性導電膜7の温度上昇を防止する。
【0086】これにより、4つのうちの1つの半導体チ
ップ1を異方性導電膜7を介して実装基板3にフリップ
チップ実装できる。
【0087】その後、ステージ14を移動して2番めに
熱圧着を行う半導体チップ1の下方に加熱支持ブロック
4を配置させるとともに、この半導体チップ1上に加熱
ブロック5を配置する。
【0088】これにより、2番めの半導体チップ1に対
しても同様の方法で熱圧着を行い、さらに、残り2つの
半導体チップ1に対しても同様の方法でフリップチップ
実装を行う。
【0089】その結果、図2に示すような4つの半導体
チップ1をフリップチップ実装したMCM6を製造でき
る。
【0090】なお、本実施の形態のMCM6は、ベアチ
ップ実装であるため、半導体チップ1は露出した状態で
あり、特に封止は行われていない。
【0091】ただし、エポキシ系の樹脂またはキャップ
部材などによって半導体チップ1を封止してもよい。
【0092】本実施の形態による半導体チップの実装方
法および装置(チップ圧着装置)によれば、以下のよう
な作用効果が得られる。
【0093】すなわち、実装基板3上で1つの半導体チ
ップ1毎に4つの半導体チップ1を別々に熱圧着するこ
とにより、所望の半導体チップ1が熱圧着される際、こ
の半導体チップ1に隣接する熱圧着を行っていない他の
半導体チップ1の異方性導電膜7に熱が伝わることを防
止できる。
【0094】これにより、熱圧着されるべき半導体チッ
プ1の異方性導電膜7のみが加熱され、前記他の半導体
チップ1の異方性導電膜7は加熱されないため、熱圧着
されるべき半導体チップ1のみの異方性導電膜7中の熱
硬化性樹脂を硬化させることができる。
【0095】その結果、熱圧着を行っていない半導体チ
ップ1の異方性導電膜7中の熱硬化性樹脂が硬化するこ
とは防げる。
【0096】これにより、半導体チップ1のバンプ2と
実装基板3の基板端子3aとが未接続の状態で異方性導
電膜7中の熱硬化性樹脂が硬化することを防げる。
【0097】したがって、半導体チップ1と実装基板3
との電気的接続における接続不良の発生を防止できる。
【0098】また、実装基板3上に異方性導電膜7を介
して4つの半導体チップ1を載置した状態で1つの半導
体チップ1毎に半導体チップ1を熱圧着することによ
り、1つの半導体チップ1毎に異方性導電膜7を実装基
板3に張り付けてこの半導体チップ1を熱圧着していく
方法と比べて、生産効率を向上させることができる。
【0099】これにより、半導体チップ1と実装基板3
との電気的な接続不良の発生を防止しつつ、前記生産効
率の向上を図ることができる。
【0100】その結果、異方性導電膜7を用いたフリッ
プチップ実装工程の合理化を図ることができる。
【0101】また、1つの半導体チップ1を熱圧着する
際に、この熱圧着を行う半導体チップ1に隣接する熱圧
着を行っていない他の半導体チップ1を冷却することに
より、前記他の半導体チップ1の異方性導電膜7中の熱
硬化性樹脂が硬化することをさらに確実に防ぐことがで
きる。
【0102】これにより、半導体チップ1と実装基板3
との電気的な接続不良の発生をさらに確実に防止でき
る。
【0103】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0104】例えば、前記実施の形態では、実装基板3
上に4つの半導体チップ1が搭載されたMCM6の場合
について説明したが、1枚の実装基板3に搭載する半導
体チップ1の数は2つ以上であればよく、その数は特に
限定されるものではない。
【0105】そこで、1列に3つの半導体チップ1を搭
載したMCM6を製造するチップ圧着装置の他の実施の
形態を図6〜図8に示す。
【0106】ここで、図6に示す他の実施の形態の半導
体チップの実装装置(チップ圧着装置)は、図1に示す
チップ圧着装置に設けられているノズル10や冷却ブロ
ック11などの非伝熱手段を備えていない装置である。
【0107】さらに、図7に示す他の実施の形態のチッ
プ圧着装置は、2つの半導体チップ1に対応した大きさ
の冷却ブロック11のみを基板裏面3c側に備えた装置
である。
【0108】また、図8に示す他の実施の形態のチップ
圧着装置は、2つの半導体チップ1に対応した大きさの
冷却ブロック11と各半導体チップ1に対応して設けら
れた複数のノズル10とを備えた装置である。
【0109】図6〜図8に示す他の実施の形態のチップ
圧着装置においても、熱圧着を行っていない半導体チッ
プ1を加熱しない効果を得ることができる。
【0110】なお、チップ圧着装置の実装基板3の基板
裏面3c側に設けられた加熱支持ブロック4や冷却ブロ
ック11は、特に設置されていなくてもよい。
【0111】つまり、半導体チップ1と同じ大きさの平
坦な加圧面5aを備えた加熱ブロック5を少なくとも備
えていれば、実装基板3の基板裏面3c側に設置される
加熱支持ブロック4や冷却ブロック11は、特に設置さ
れていなくてもよい。
【0112】さらに、実装基板3の基板裏面3c側に、
それぞれの半導体チップ1のチップ搭載箇所3dにエア
8を吹き付けるノズル10が設置されていてもよい。
【0113】また、前記実施の形態においては、半導体
装置としてベアチップ実装を行ったMCM6の場合につ
いて説明したが、前記半導体装置は、MCM6に限定さ
れるものではなく、1枚の実装基板3に異方性導電膜7
を介して複数の半導体チップ1をフリップチップ実装す
るものであれば、他の半導体装置であってもよい。
【0114】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0115】(1).実装基板上で1つの半導体チップ
毎に複数の半導体チップを熱圧着することにより、所望
の半導体チップが熱圧着される際、この半導体チップに
隣接する他の半導体チップの異方性導電膜に熱が伝わる
ことを防止できる。これにより、熱圧着を行っていない
半導体チップの導電性部材と実装基板の基板端子とが未
接続の状態で異方性導電膜中の熱硬化性樹脂が硬化する
ことを防げる。その結果、半導体チップと実装基板との
電気的接続における接続不良の発生を防止できる。
【0116】(2).実装基板上に異方性導電膜を介し
て複数の半導体チップを載置した状態で1つの半導体チ
ップ毎に半導体チップを熱圧着することにより、1つの
半導体チップ毎に異方性導電膜を実装基板に張り付けて
この半導体チップを熱圧着していく方法と比較して、生
産効率を向上させることができる。これにより、半導体
チップと実装基板との電気的な接続不良の発生を防止し
つつ、生産効率の向上を図ることができる。その結果、
異方性導電膜を用いたフリップチップ実装工程の合理化
を図ることができる。
【0117】(3).1つの半導体チップを熱圧着する
際に、この熱圧着を行う半導体チップに隣接する他の半
導体チップを冷却することにより、この半導体チップに
隣接する他の半導体チップの異方性導電膜中の熱硬化性
樹脂が硬化することをさらに確実に防ぐことができる。
これにより、半導体チップと実装基板との電気的な接続
不良の発生をさらに確実に防止できる。
【図面の簡単な説明】
【図1】本発明の半導体チップの実装装置の一例である
チップ圧着装置の構造の実施の形態を示す断面図であ
る。
【図2】(a),(b)は図1に示すチップ圧着装置によ
ってフリップチップ実装を行った半導体装置の一例であ
るMCMの構造を示す図であり、(a)は平面図、
(b)は断面図である。
【図3】(a),(b)は図2に示すMCMに搭載される
半導体チップのパッドの配列を示す平面図である。
【図4】図2に示すMCMに使用される実装基板の構造
を示す平面図である。
【図5】本発明の半導体チップの実装方法において異方
性導電膜を搭載した状態の実装基板を示す平面図であ
る。
【図6】本発明の他の実施の形態であるチップ圧着装置
の構造を示す断面図である。
【図7】本発明の他の実施の形態であるチップ圧着装置
の構造を示す断面図である。
【図8】本発明の他の実施の形態であるチップ圧着装置
の構造を示す断面図である。
【符号の説明】
1 半導体チップ 1a 主面 1b 背面 1c パッド(表面電極) 2 バンプ(導電性部材) 3 実装基板 3a 基板端子 3b チップ搭載面 3c 基板裏面 3d チップ搭載箇所 4 加熱支持ブロック(支持部材) 4a 平坦面 5 加熱ブロック(加熱部材) 5a 加圧面 6 MCM(半導体装置) 7 異方性導電膜 8 エア(冷却気体) 9 エアシリンダ 10 ノズル(気体噴流手段) 11 冷却ブロック 11a 平坦面 12 ヒータ 13 基板支持ブロック 14 ステージ

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 フリップチップ実装を行う半導体チップ
    の実装方法であって、 主面に形成された表面電極に導電性部材が設けられた複
    数の半導体チップを準備する工程と、 前記複数の半導体チップを搭載する実装基板を準備する
    工程と、 前記実装基板の基板端子上に異方性導電膜を配置する工
    程と、 前記異方性導電膜上に前記複数の半導体チップを配置し
    た後、前記半導体チップに設けられた前記導電性部材を
    前記異方性導電膜に接触させる工程と、 前記実装基板上で1つの前記半導体チップ毎に前記複数
    の半導体チップを熱圧着することにより、前記異方性導
    電膜を介して前記複数の半導体チップを前記実装基板に
    フリップチップ実装する工程とを有することを特徴とす
    る半導体チップの実装方法。
  2. 【請求項2】 請求項1記載の半導体チップの実装方法
    であって、1つの前記半導体チップ毎に前記半導体チッ
    プを熱圧着する際に、前記半導体チップの主面と反対側
    の面とほぼ同じ大きさの加圧面を備えた加熱部材を用い
    て熱圧着することを特徴とする半導体チップの実装方
    法。
  3. 【請求項3】 請求項1または2記載の半導体チップの
    実装方法であって、1つの前記半導体チップ毎に前記半
    導体チップを熱圧着する際に、熱圧着を行う前記半導体
    チップに隣接する他の半導体チップを冷却することを特
    徴とする半導体チップの実装方法。
  4. 【請求項4】 請求項3記載の半導体チップの実装方法
    であって、熱圧着を行う前記半導体チップに隣接する他
    の半導体チップを冷却する際に、前記他の半導体チップ
    の主面と反対側の面に冷却気体を吹き付けて冷却するこ
    とを特徴とする半導体チップの実装方法。
  5. 【請求項5】 請求項3または4記載の半導体チップの
    実装方法であって、熱圧着を行う前記半導体チップに隣
    接する他の半導体チップを冷却する際に、前記実装基板
    における前記他の半導体チップのチップ搭載箇所をその
    チップ搭載面と反対側の面から冷却ブロックを用いて冷
    却することを特徴とする半導体チップの実装方法。
  6. 【請求項6】 フリップチップ実装を行う半導体チップ
    の実装装置であって、 実装基板上に異方性導電膜を介して載置された複数の前
    記半導体チップを1つの前記半導体チップ毎に加熱・加
    圧する加熱部材と、 前記実装基板を支持する支持部材とを有し、 前記実装基板上で1つの前記半導体チップ毎に前記複数
    の半導体チップを熱圧着することにより、前記異方性導
    電膜を介して前記複数の半導体チップの前記実装基板へ
    のフリップチップ実装を行うことを特徴とする半導体チ
    ップの実装装置。
  7. 【請求項7】 請求項6記載の半導体チップの実装装置
    であって、前記半導体チップの主面に対する反対側の面
    とほぼ同じ大きさの加圧面を有した加熱部材が設置され
    るとともに、前記支持部材が、前記実装基板の熱圧着さ
    れる1つの前記半導体チップのチップ搭載箇所をそのチ
    ップ搭載面と反対側の面から加熱可能な部材であり、前
    記加熱部材と前記支持部材とによって1つの前記半導体
    チップ毎に熱圧着を行うことを特徴とする半導体チップ
    の実装装置。
  8. 【請求項8】 請求項6または7記載の半導体チップの
    実装装置であって、熱圧着を行う前記半導体チップに隣
    接する他の半導体チップの主面と反対側の面に冷却気体
    を吹き付けて前記他の半導体チップを冷却する気体噴流
    手段が設置されていることを特徴とする半導体チップの
    実装装置。
  9. 【請求項9】 請求項6,7または8記載の半導体チッ
    プの実装装置であって、熱圧着を行う前記半導体チップ
    に隣接する他の半導体チップの前記実装基板におけるチ
    ップ搭載箇所を冷却する冷却ブロックが、前記実装基板
    のチップ搭載側と反対側の前記他の半導体チップに対応
    した箇所に設置されていることを特徴とする半導体チッ
    プの実装装置。
JP10072013A 1998-03-20 1998-03-20 半導体チップの実装方法および装置 Pending JPH11274227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10072013A JPH11274227A (ja) 1998-03-20 1998-03-20 半導体チップの実装方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10072013A JPH11274227A (ja) 1998-03-20 1998-03-20 半導体チップの実装方法および装置

Publications (1)

Publication Number Publication Date
JPH11274227A true JPH11274227A (ja) 1999-10-08

Family

ID=13477115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10072013A Pending JPH11274227A (ja) 1998-03-20 1998-03-20 半導体チップの実装方法および装置

Country Status (1)

Country Link
JP (1) JPH11274227A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017810A (ja) * 2001-07-02 2003-01-17 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
JP2007287792A (ja) * 2006-04-13 2007-11-01 Renesas Technology Corp 電子部品の実装方法および装置
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
US9210836B2 (en) 2012-05-01 2015-12-08 Shinko Electric Industries Co., Ltd. Electronic component mounting device
WO2017169942A1 (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 実装装置および実装方法
CN111696871A (zh) * 2020-02-28 2020-09-22 浙江铖昌科技有限公司 一种芯片贴装方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017810A (ja) * 2001-07-02 2003-01-17 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
JP2007287792A (ja) * 2006-04-13 2007-11-01 Renesas Technology Corp 電子部品の実装方法および装置
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
US9210836B2 (en) 2012-05-01 2015-12-08 Shinko Electric Industries Co., Ltd. Electronic component mounting device
US9761556B2 (en) 2012-05-01 2017-09-12 Shinko Electric Industries Co., Ltd. Method of manufacturing electronic device
WO2017169942A1 (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 実装装置および実装方法
KR20180129787A (ko) 2016-03-30 2018-12-05 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치 및 실장 방법
CN109155262A (zh) * 2016-03-30 2019-01-04 东丽工程株式会社 安装装置和安装方法
TWI728086B (zh) * 2016-03-30 2021-05-21 日商東麗工程股份有限公司 安裝裝置及安裝方法
CN111696871A (zh) * 2020-02-28 2020-09-22 浙江铖昌科技有限公司 一种芯片贴装方法

Similar Documents

Publication Publication Date Title
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
EP1172851A2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
JPH11145381A (ja) 半導体マルチチップモジュール
JP3914431B2 (ja) 半導体装置の製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2000277649A (ja) 半導体装置及びその製造方法
JPH11274227A (ja) 半導体チップの実装方法および装置
JPH10303249A (ja) 半導体装置
JPH10189657A (ja) 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2699929B2 (ja) 半導体装置
JP2002118149A (ja) 半導体装置の製造方法および半導体製造装置
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2003031725A (ja) 半導体装置の製造方法
JP4026732B2 (ja) 半導体装置、およびこの製造方法
JP3604250B2 (ja) 半導体装置実装体
JP3271516B2 (ja) 半導体装置の検査装置
JP3915325B2 (ja) 半導体装置の製造方法
JPH1154648A (ja) 半導体装置およびその製造方法
JP2003124258A (ja) 半導体チップの実装方法、および半導体チップの実装構造
JPH1140607A (ja) 半導体装置の製造方法と封止部材の製造方法