JP4026732B2 - 半導体装置、およびこの製造方法 - Google Patents
半導体装置、およびこの製造方法 Download PDFInfo
- Publication number
- JP4026732B2 JP4026732B2 JP28828097A JP28828097A JP4026732B2 JP 4026732 B2 JP4026732 B2 JP 4026732B2 JP 28828097 A JP28828097 A JP 28828097A JP 28828097 A JP28828097 A JP 28828097A JP 4026732 B2 JP4026732 B2 JP 4026732B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor chip
- semiconductor
- gold
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本願発明は、所定の半導体チップどうしが電気的に接続された半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
従来より採用されている半導体チップどうしの電気的な接続構造として、たとえば図9に示すようなものがある。この接続構造は、接着性の樹脂膜65内に導電性の粒子64を分散させた構造をもった、いわゆる異方性導電膜63を用いたものである。この接続構造では、それぞれの半導体チップ3,4の主面3a,4a間に異方性導電膜63が介在させられているが、上記各半導体チップ3,4の電極パッド30,40からそれぞれ突出形成されたバンプ30a,40a間には、それぞれのバンプ30a,40aに接触して導電性粒子64が介在させられている。すなわち、上記各バンプ30a,40a間は、上記導電性粒子64によって電気的な接続が図られている一方、上記各バンプ30a,40a間以外の部分は、上記導電性粒子64が上記樹脂膜65内に分散された状態であるので絶縁状態とされているとともに上記各半導体チップ3,4どうしが上記樹脂膜65が硬化したときに接着力によって互いに接合されている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記樹脂膜65における上記導電性粒子64の分散状態に偏りがある場合などは、上記各半導体チップ3,4のバンプ30a,40a間に上記導電性粒子64が必ずしも所望の状態で介在させられるとは限らず、外力や熱によって導電不良を起こしてしまう場合がある。このように、上記異方性導電膜63を用いた半導体チップどうしの接続方法においては、信頼性の面で少なからず問題がある。
【0004】
また、近年においては、誘電率の高い強誘電体の自発分極を利用した不揮発性メモリ、すなわち強誘電体メモリ(フェロエレクトリック・ランダム・アクセス・メモリ、以下「FRAM」という)の開発が盛んに行なわれている。このFRAMは、強誘電体の分極方向を反転させることによって極めて高速かつ低電圧で情報の書き換えが可能なメモリである。ところが、FRAMに使用されている強誘電体は温度を高くすると強誘電性を失って自発分極しなくなる。すなわち、強誘電体は熱に弱いといった欠点があるため、これを有するFRAMが所定温度以上に加熱された場合には動作が不安定になってしまう。このため、樹脂膜65の再溶融させた後に硬化させることによって半導体チップ3,4どうしを接合する上記異方性導電膜63のように、たとえば200℃程度まで加熱する必要がある場合には、上述した熱に弱いFRAMでは動作が不安定になったり、場合によっては動作しなくなってしまう懸念があり、上記異方性導電膜63を用いた方法は、FRAMを接続する場合には不向きである。
【0005】
本願発明は、上記した事情のもとで考え出されたものであって、半導体チップどうしを、その特性を損なうことなく確実に導通接続できるようにすることをその課題としている。
【0006】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0007】
すなわち、本願発明の第1の側面によれば、下位に位置する第1の半導体チップの第1端子と上位に位置する第2の半導体チップの第2端子とが対向した状態で導体を介して電気的に接続されているとともに、上記第1の半導体チップに設けた第3端子と所定の接続対象物の端子とが金属ワイヤを介して導通接続されており、上記各半導体チップどうしが樹脂製接着剤によって機械的に接合された半導体装置であって、上記第1の半導体チップおよび/または上記第2の半導体チップが強誘電体メモリチップである半導体装置において、上記導体は、ワイヤボンディングにおけるファーストボンディングの手法を利用して形成された圧縮変形可能なスタッドバンプであるとともに、上記第1および第2の半導体チップどうしを機械的に接合するときに、上記第1および第2端子の間において、これらの端子に直接接触し、かつ圧縮変形させられた状態で介在させられており、上記樹脂製接着剤は、上記ワイヤボンディング時における上記第1の半導体チップに対する加熱温度で硬化収縮する非導電性の熱硬化性樹脂であるとともに、上記第1および第2の半導体チップの端子形成面における上記第1端子と第2端子との接続部および上記第3端子と金属ワイヤとの接続部を封止していることを特徴とする、半導体装置が提供される。
【0008】
一般的な半導体チップにおいては、端子が形成された面と所望の回路素子が形成された面とが一致している場合が多く、この場合には、上記半導体チップの端子形成面を上記樹脂によって封止することによって上記半導体チップに造り込まれた回路素子が保護されることとなる。このように、本願発明では、回路素子を保護するための手段を別途講じることなく、上記第1の半導体チップと上記第2の半導体チップとを接合する樹脂によって上記各半導体チップに造り込まれた回路素子を保護することができる。
【0010】
上記半導体装置では、上記第1の半導体チップと上記第2の半導体チップとが接続された状態においては、圧縮変形可能とされたスタッドバンプが圧し潰された恰好で上記各端子間に介在しているので、上記各端子間が確実に電気的に導通されている。一方、上記各半導体チップどうしは、樹脂の硬化時の収縮力にによって良好に接合されているとともに、樹脂の収縮力によって上記各端子間に上記スタッドバンプが挟み込まれた恰好とされて上記各端子間の接続状態が良好に維持されている。
【0011】
好ましい実施の形態においてはさらに、上記第1端子および/または上記第2端子は、金製のバンプを有しており、この金製バンプ上に上記スタッドバンプが形成されており、また、上記スタッドバンプを金により形成してもよい。
【0012】
上記金製のバンプは、アルミニウムなどの金属と比較すれば、格段に酸化されにくいため、端子上に酸化膜が形成されるようなことは起こりにくい。このため、上記金製のバンプ上に上記スタッドバンプを形成する場合には、酸化膜を除去するといった作業を行なう必要がないといった利点が得られる。また、上記スタッドバンプを金により形成する場合には、上記スタッドバンプを形成すべき部位も金であり、同種の金属どうしの接合となるため、小さなエネルギの付与によって上記金製のバンプ上に上記スタッドバンプを形成することができる。もちろん、上記金製のバンプと上記スタッドバンプとの接合部が同種の金属どうしの接合、すなわち金−金接続となるため、異種金属どうしが接合されている場合に比べれば良好な接合状態を維持することができる。
【0013】
好ましい実施の形態においては、上記樹脂製接着剤は、エポキシ系またはフェノール系の樹脂である。
【0014】
すなわち、本願発明では、100℃程度の加熱によって硬化する樹脂製接着剤が採用されている。このため、上記各半導体チップどうしを機械的に接合する場合の加熱温度を100℃程度とすることができる。ところで、上述したように、本願発明の半導体装置は、小さなエネルギの付与、言い換えれば低い加熱温度によって上記スタッドバンプを形成でき、しかも上記第1の半導体チップの第1端子と上記第2の半導体チップの第2端子とを良好に接続することができる。したがって、本願発明では、従来の異方性導電膜を用いた接続方法に比べれば、上記半導体チップどうしを低い加熱温度で電気的および機械的に接合することができる。
【0015】
このように、本願発明では、低い加熱温度で上記各半導体チップどうしを電気的かつ機械的に接合することができるため、上記第1の半導体チップおよび/または上記第2の半導体チップが熱に弱い強誘電体メモリチップであっても、上記半導体チップどうしを接合する際に上記強誘電体メモリチップの特性が損なわれることはない。
【0018】
本願発明の第2の側面によれば、下位に位置する第1の半導体チップの第1端子と上位に位置する第2の半導体チップの第2端子とが電気的に接続されているとともに、上記各半導体チップどうしが樹脂製接着剤によって機械的に接合されており、かつ、上記第1の半導体チップの第3端子が所定の接続対象物の端子と金属ワイヤを介して接続された半導体装置の製造方法であって、上記第1の半導体チップおよび/または上記第2の半導体チップが強誘電体メモリチップである半導体装置の製造方法において、上記第1の半導体チップの第3端子と上記接続対象物の端子とを金属ワイヤによって接続する工程と、上記第1の半導体チップの第1端子上に、ワイヤボンディングにおけるファーストボンディングの手法を利用して圧縮変形可能なスタッドバンプを形成する工程と、上記第1の半導体チップの端子形成面に、上記第1端子、および、上記第3端子と上記金属ワイヤとの接続部を覆うようにして、上記ワイヤボンディング時における上記第1の半導体チップに対する加熱温度以下で硬化する非導電性の樹脂製接着剤を塗布または貼着する工程と、上記第1および第2端子の間において、これらの端子に直接接触した状態で上記スタッドバンプを圧縮変形させつつ介在させるとともに、上記樹脂製接着剤を熱硬化させることにより、上記第1の半導体チップの第1端子と、上記第2の半導体チップの第2端子とを接続する工程と、を含むことを特徴とする、半導体装置の製造方法が提供される。
【0020】
上記スタッドバンプを形成する工程は、金属ワイヤを用いたワイヤボンディング工程の、いわゆるファーストボンディングと略同様な操作によって行うことができる。具体的には、以下のようにして行なわれる。まず、キャピラリと呼ばれる治具内に挿通された金属ワイヤの先端部を、上記キャピラリの先端部から突出させておき、金属ワイヤの先端部を水素炎などによって加熱溶融させて溶融状態の金属ボールを形成する。ついで、上記キャピラリを移動させて上記半導体チップまたは上記接続対象物の端子に金属ボールを圧し付けて固着する。このとき、上記キャピラリを上動させることによって、あるいは外力を加えることによって金属ワイヤを切断することによって上記半導体チップまたは上記接続対象物の端子上に上記スタッドバンプを形成する。
【0021】
このように、上記スタッドバンプを形成する工程はワイヤボンディング工程のファーストボンディングと略同様な操作によって行なうことができるため、本願発明のように、半導体装置を製造する際にワイヤボンディング工程が必要な場合には、上記スタッドバンプを形成する工程を別途設ける必要はなく、ワイヤボンディング工程と同じ工程において行なうことができる。
【0022】
また、上記製造方法では、上記スタッドバンプが圧縮変形可能なように形成されているので、上記第1の半導体チップの第1端子と上記第2の半導体チップの第2端子とを対向させて押圧した場合には、上記スタッドバンプが圧縮変形するようになされている。これにより、上記第1の半導体チップを上記第2の半導体チップに押圧した場合のアライメント効果が期待できる。しかも、上記スタッドバンプが圧縮変形することによって、上記スタッドバンプと上記第2の半導体チップ第2端子と間の接触面積が大きくなるため、確実にこれらを導通接続することができる。
【0023】
もちろん、上記各端子は、金製などのバンプを有していてもよく、また上記金属ワイヤとして、たとえば貴金属などの酸化されにくい金属を良好に採用することができ、スタッドバンプも金などの貴金属によって形成される。この場合、上記第1端子と上記第2端子とを、あるいは上記第3端子と上記金属ワイヤとを接続するために付与するエネルギが小さくてもよい。すなわち、各接続部位が金と金との接続となるため上記スタッドバンプを形成したり、あるいは上記金属ワイヤをボンディングするために上記各半導体チップや上記接続対象物をさほど高温に加熱する必要はない。このため、上記各半導体チップや上記接続対象物が熱に弱い強誘電体メモリチップであっても、その特性を損なうことなく良好に電気的に接続することができる。
【0024】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0025】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0026】
図1は、本願発明に係る半導体装置の一例を表す全体斜視図であり、図2は、図1のII−II線に沿う断面図である。
【0027】
図1および図2に示すように、上記半導体装置1は、接続対象物としてのポリイミド樹脂製などのフイルム基板2と、このフイルム基板2上に実装される第1の半導体チップ3と、この第1の半導体チップ3と電気的な導通が図られた第2の半導体チップ4とを備えて大略構成されている。
【0028】
図1および図2に良く表れているように、上記フイルム基板2の両端部には、それぞれ4つの貫通孔20aが形成されており、これらの貫通孔20aの形成部位に対応して端子20が計8個形成されている。これらの各端子20は、上記フイルム基板2の上面に形成された薄膜端子部22と上記フイルム基板2の下面に形成されたボール状端子部21とを有しており、もちろん上記薄膜端子部22と上記ボール状端子部21とは上記貫通孔20aを介して電気的に導通している。なお、上記薄膜端子部22は、たとえば銅などによって形成されており、上記ボール状端子部21は、たとえばハンダなどによって形成されている。また、上記貫通孔20aおよび端子20の形成部位および個数は適宜設計事項である。
【0029】
図2に良く表れているように、上記第1の半導体チップ3および第2の半導体チップ4の主面3a,4aには、第1電極パッド31、第3電極パッド30および第2電極パッド40がそれぞれ形成されており、第1および第3電極パッド31,30は、上記第1の半導体チップ3の主面3aに形成された回路素子(図示略)と導通しており、上記第2電極パッド40は、上記第2の半導体チップ4の主面4aに形成された回路素子(図示略)と導通している。また、各電極パッド31,40,30上には、第1、第2および第3端子としての第1、第2および第3金製バンプ31a,40a,30aが形成されている。
【0030】
図1および図2に良く表れているように、上記フイルム基板2の端子20と上記第1の半導体チップ3の第3金製バンプ30aとは、金線ワイヤ5によって接続されて電気的な導通が図られている。上記端子20と金線ワイヤ5の一端部5aとの接続、および上記第2金製バンプ30aと上記金線ワイヤ5の他端部5bとの接続は、たとえば周知の熱超音波ボンディングなどによって行われる(詳細については後述する)。
【0031】
図2に良く表れているように、上記第1の半導体チップ3と上記第2の半導体チップ4とは、上記第1の半導体チップ3の第1金製バンプ31aと上記第2の半導体チップ4の第2金製バンプ40aとがスタッドバンプ7によって電気的に接続されており、各主面3a,4a間は樹脂製接着剤6によって機械的に接合されている。
【0032】
上記スタッドバンプ7は、上記第1金製バンプ31aから突出して、先端部が尖った形状とされているとともに、圧縮変形可能とされている。このスタッドバンプ7は、たとえば上述したワイヤボンディング工程の、いわゆるファーストボンディングと同様な操作によって形成することができる。
【0033】
上記各金製バンプ30a,31a,40aは、アルミニウムなどの金属と比較すれば、格段に酸化されにくいため、各バンプ30a,31a,40a上に酸化膜が形成されるようなことは起こりにくい。このため、上記第1金製バンプ31a上に上記スタッドバンプ7を形成する場合には、酸化膜を除去するといった作業を行なう必要がないといった利点が得られる。また、上記スタッドバンプ7を金により形成する場合には、上記スタッドバンプ7を形成すべき部位も金であり、同種の金属どうしの接合となるため、小さなエネルギの付与によって上記第1金製バンプ31a上に上記スタッドバンプ7を形成することができる。もちろん、上記第1金製バンプ31aと上記スタッドバンプ7との接合部が同種の金属どうしの接合、すなわち金−金接続となるため、異種金属どうしの接合されている場合に比べれば良好な接合状態を維持することができる。
【0034】
また、上記半導体装置1では、上記第1の半導体チップ3と上記第2の半導体チップ4とが接続された状態においては、圧縮変形可能とされたスタッドバンプ7が圧し潰された恰好で上記第1金製バンプ31aと上記第2金製バンプ40aとの間に介在しているので、上記各金製バンプ31a,40a間、すなわち上記第1電極パッド31と上記第2電極パッド40間が確実に電気的に導通されている。一方、上記各半導体チップ3,4どうしは、樹脂の硬化時の収縮力にによって良好に接合されているとともに、樹脂の収縮力によって上記各金製バンプ31a,40a間に上記スタッドバンプ7が挟み込まれた恰好とされて上記各金製バンプ31a,40a間の接続状態が良好に維持されている。
【0035】
ところで、一般的な半導体チップにおいては、電極パッド(金製バンプ)の形成面と回路素子が形成された面が一致していることが多い。このような場合には、上記第1の半導体チップ3の電極パッド形成面(主面)3aと、上記第2の半導体チップ4の電極パッド形成面(主面)4aとを樹脂性接着剤6によって接合すれば、上記各電極パッド形成面3a,4a、すなわち回路素子形成面が上記樹脂性接着剤6によって封止されて保護されるといった利点が得られる。
【0036】
なお、上記第1および第2半導体チップ3,4、フイルム基板2、および金線ワイヤ5は、エポキシなどの樹脂を用いた金型成形によって形成された樹脂パッケージ61によって保護されている。
【0037】
次に、図1および図2に示した半導体装置1の製造方法の一例を、図3ないし図8を参照しつつ簡単に説明する。
【0038】
まず、図3に良く表れているような樹脂フイルム2Aに端子20の薄膜端子部22を形成する。上記樹脂フイルム2Aは、たとえばポリイミド樹脂製であり、幅方向の両側部に係止穴20Aが形成されており、所定の送り機構によってピッチ送り、あるいは連続送りが可能とされている。このような樹脂フイルム2Aに薄膜端子部22を形成する工程は、上記樹脂フイルム2Aの表面に、たとえばスパッタリング、蒸着、あるいはCVDなどの手段によって銅などの被膜を形成した後に、エッチング処理を施すことによって行われる。
【0039】
ついで、上記第1の半導体チップ3を上記樹脂フイルム2Aに実装して図3に示された状態とする。この工程は、たとえば液状の樹脂製接着剤60を上記樹脂フイルム2A、あるいは上記第1の半導体チップ3の一面3bに塗布した状態で上記第1の半導体チップ3を上記樹脂フイルム2A上に載置することにより行われる。上記樹脂製接着剤60としては、常温で硬化する樹脂や後述するワイヤボンディング時の加熱温度程度で硬化するエポキシ樹脂やフェノール樹脂などが好適に採用される。
【0040】
つづいて、図4および図5に示すように、上記薄膜端子22と上記第1の半導体チップ3の第3金製バンプ30aとの間を金線ワイヤ5によって接続する。この工程は、いわゆる熱超音波ボンディングによって行われる。この熱超音波ボンディングは、たとえば支持台9上に上記樹脂フイルム2Aを載置して、上記支持台9から上記樹脂フイルム2Aおよび第1の半導体チップ3を100〜200℃程度に加熱した状態で行われるが、この熱超音波ボンディングは図4に示すフォーストボンディングと、図5に示すセカンドボンディングとからなる。
【0041】
図4に良く表れているように、フォーストボンディングは、キャピラリ8と呼ばれる治具内に挿通された金線ワイヤ50の先端部を、上記キャピラリ8の先端部80から突出させておき、金線ワイヤ50の先端部を水素炎などによって加熱溶融させて金ボール50aを形成し、上記キャピラリ8を移動させて上記第3金製バンプ30a上に上記金ボール50aを圧し付けて固着することにより行われる。もちろん、上記金ボール50aを圧し付ける際に、固着すべき部位に超音波振動を供給してもよい。図5に良く表れているように、セカンドボンディングは、上記金線ワイヤ50の先端部を固着した状態で上記金線ワイヤ50を引き出しつつ上記樹脂フイルムAに薄膜端子部22の部位まで移動させ、上記キャピラリ8の先端部80によって上記薄膜端子部22の上面に上記金線ワイヤ50を圧し付けながら超音波振動を供給することにより行われる。そして、上記金線ワイヤ50が圧着された場合には、上記キャピラリ8をスライド移動させて上記金線ワイヤ50圧し切って、ワイヤボンディング工程が終了する。
【0042】
さらに、図6に示すように、上記第1の半導体チップ3の第1金製バンプ31a上に先端部が尖った形状のスタッドバンプ7を形成する。この工程は、上述したワイヤボンディング工程のファーストボンディングと同様な操作によって行われる。すなわち、上記樹脂フイルム2Aを支持台9に載置した状態で、キャピラリ8の先端部80から突出した金線ワイヤ50の先端部を加熱溶融させて形成された溶融金ボール50aを、上記第1金製バンプ31aに圧し付け、上記キャピラリ8を上動させることによって、あるいは外力によって上記金線ワイヤ50を切断することにより行われる。
【0043】
このように、本実施形態では、上記スタッドバンプ7を形成する工程が、ワイヤボンディング工程のファーストボンディングと同様な操作によって行なうことができるため、半導体装置1を製造する際に上述したようなワイヤボンディング工程が必要な場合には、上記スタッドバンプ7を形成する工程を別途設ける必要はなく、ワイヤボンディング工程と同様な工程において行うことができる。また、上記スタッドバンプ7は、先端部が尖った形状であり、金により形成されているので、比較的圧縮変形可能とされている。
【0044】
また、上記スタッドバンプ7形成工程、および上記金線ワイヤ50のファーストボンディングは、それぞれ金製の第1および第3金製バンプ31a,30a上に金製の部材(スタッドバンプ7および金線ワイヤ50)を接続する工程であるため、これらの接続に際して上記各金製バンプ31a,30aや金製の部材7,50の酸化膜を除去すべく大きなエネルギを付与する必要はない。このため、上記各半導体チップ3,4や上記樹脂フイルム2Aの加熱温度を100℃程度としても上記各金製バンプ31a,30aと金製の部材7,50との接続を図ることが可能である。すなわち、本実施形態では、上記半導体チップ3,4として、170℃程度で動作が不安定になる強誘電体メモリチップが採用されている場合であっても、上記強誘電体メモリチップの特性を損なうことなく他の半導体チップや接続対象物との間の電気的な接続を図ることができる。
【0045】
ついで、図7に示すように、たとえば液状の樹脂製接着剤6を上記第1の半導体チップ3の主面3a上に塗布する。なお、上記樹脂製接着剤6としては、100℃程度で硬化するエポキシ樹脂やフェノール樹脂などが好適に採用される。
【0046】
つづいて、図8に示すように、上記第2の半導体チップ4の第2金製バンプ40aを上記第1の半導体チップ3の第1金製バンプ31aと対向させて上記第2の半導体チップ4を上記第1の半導体チップ3に圧し付ける。このようにして、上記第1金製バンプ31aと、上記第金製バンプ40aとが電気的に接続される。この工程は、たとえば既存のチップマウンタを用い、上記第2の半導体チップ4を位置決めしつつ行なうことがきる。上記第2の半導体チップ4の第2金製バンプ40aを上記スタッドバンプ7に圧し付けた場合には、上記スタッドバンプ7の先端部が尖った形状とされているので、上記スタッドバンプ7の先端部が上記第2金製バンプ40aに突き刺さるような恰好とされ、上記スタッドバンプ7と上記第2金製バンプ40aとの間の良好な接続を図ることができる。
【0047】
また、上記スタッドバンプ7が比較的圧縮変形可能であるため、上記第2の半導体チップ4を上記第1の半導体チップ3に圧し付けた場合には、上記スタッドバンプ7が圧縮変形し、これによるアライメント効果が期待できる。しかも、上記スタッドバンプ7が圧縮変形することにより上記スタッドバンプ7と上記第2金製バンプ40aとの間の接触面積が大きくなるため確実にこれらを電気的に接続することができる。
【0048】
一方、上記樹脂製接着剤6が液状であるため、上記第2の半導体チップ4を上記第1の半導体チップ3に圧し付けた場合には、上記樹脂製接着剤6が上記各半導体チップ3,4間に介在するととも、上記各半導体チップ3,4の電極パッド形成面(主面)3a,4aの全体に広がる。そして、上記樹脂製接着剤6としてワイヤボンディング時の加熱温度程度で硬化収縮するものが使用されている場合には、上記支持台9からの熱によって上記樹脂製接着剤6が硬化する。このとき、上記樹脂製接着剤6の収縮力によって各半導体チップ3,4どうしが互いに引きつけられて接合される。
【0049】
ついで、図示しないが、上記第1および第2半導体チップ3,4、および金線ワイヤ50を覆うようにして樹脂パッケージ61を形成する。この樹脂パッケージ61は、たとえばエポキシ樹脂などを用いた金型成形によって形成される。そして、上記樹脂フイルム2Aの貫通孔20aが形成された部位の下面側に、ハンダなどによってボール状端子部21を形成して、上記樹脂フイルム2Aから切り離すことによって、図1および図2に示したような半導体装置1が得られる。
【図面の簡単な説明】
【図1】本願発明に係る半導体装置の一例を表す全体斜視図である。
【図2】図1のII−II線に沿う断面図である。
【図3】長尺帯状のフィルムに第1の半導体チップが実装された状態を表す斜視図である。
【図4】ワイヤボンディング工程のファーストボンディングを表す図である。
【図5】ワイヤボンディング工程のセカンドボンディングを表す図である。
【図6】上記第1の半導体チップの第1金製バンプ上にスタッドバンプを形成している状態を表す図である。
【図7】上記第1の半導体チップの電極パッド形成面(金製バンプ形成面)上に液状の樹脂製接着剤を塗布した状態を表す図である。
【図8】上記第1の半導体チップと第2の半導体チップとを接合している状態を表す図である。
【図9】従来の異方性導電膜を用いた半導体チップどうしの接続構造を説明するための図である。
【符号の説明】
1 半導体装置
3 第1の半導体チップ
3a 電極パッド形成面(第1の半導体チップの)
4 第2の半導体チップ
4a 電極パッド形成面(第2の半導体チップの)
5 金線ワイヤ
6 液状の樹脂製接着剤
7 スタッドバンプ
30a 第3金製バンプ(第1の半導体チップの)
31a 第1金製バンプ(第1の半導体チップの)
40a 第2金製バンプ(第2の半導体チップの)
Claims (5)
- 下位に位置する第1の半導体チップの第1端子と上位に位置する第2の半導体チップの第2端子とが対向した状態で導体を介して電気的に接続されているとともに、上記第1の半導体チップに設けた第3端子と所定の接続対象物の端子とが金属ワイヤを介して導通接続されており、上記各半導体チップどうしが樹脂製接着剤によって機械的に接合された半導体装置であって、上記第1の半導体チップおよび/または上記第2の半導体チップが強誘電体メモリチップである半導体装置において、
上記導体は、ワイヤボンディングにおけるファーストボンディングの手法を利用して形成された圧縮変形可能なスタッドバンプであるとともに、上記第1および第2の半導体チップどうしを機械的に接合するときに、上記第1および第2端子の間において、これらの端子に直接接触し、かつ圧縮変形させられた状態で介在させられており、
上記樹脂製接着剤は、上記ワイヤボンディング時における上記第1の半導体チップに対する加熱温度で硬化収縮する非導電性の熱硬化性樹脂であるとともに、上記第1および第2の半導体チップの端子形成面における上記第1端子と第2端子との接続部および上記第3端子と金属ワイヤとの接続部を封止していることを特徴とする、半導体装置。 - 上記第1端子および/または上記第2端子は、金製のバンプを有しており、この金製バンプ上に上記スタッドバンプが形成されている、請求項1に記載の半導体装置。
- 上記スタッドバンプは、金により形成されている、請求項1または2に記載の半導体装置。
- 上記樹脂製接着剤は、エポキシ系またはフェノール系の樹脂である、請求項1ないし3のいずれかに記載の半導体装置。
- 下位に位置する第1の半導体チップの第1端子と上位に位置する第2の半導体チップの第2端子とが電気的に接続されているとともに、上記各半導体チップどうしが樹脂製接着剤によって機械的に接合されており、かつ、上記第1の半導体チップの第3端子が所定の接続対象物の端子と金属ワイヤを介して接続された半導体装置の製造方法であって、上記第1の半導体チップおよび/または上記第2の半導体チップが強誘電体メモリチップである半導体装置の製造方法において、
上記第1の半導体チップの第3端子と上記接続対象物の端子とを金属ワイヤによって接続する工程と、
上記第1の半導体チップの第1端子上に、ワイヤボンディングにおけるファーストボンディングの手法を利用して圧縮変形可能なスタッドバンプを形成する工程と、
上記第1の半導体チップの端子形成面に、上記第1端子、および、上記第3端子と上記金属ワイヤとの接続部を覆うようにして、上記ワイヤボンディング時における上記第1の半導体チップに対する加熱温度以下で硬化する非導電性の樹脂製接着剤を塗布または貼着する工程と、
上記第1および第2端子の間において、これらの端子に直接接触した状態で上記スタッドバンプを圧縮変形させつつ介在させるとともに、上記樹脂製接着剤を熱硬化させることにより、上記第1の半導体チップの第1端子と、上記第2の半導体チップの第2端子とを接続する工程と、
を含むことを特徴とする、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28828097A JP4026732B2 (ja) | 1997-10-21 | 1997-10-21 | 半導体装置、およびこの製造方法 |
US09/729,558 US20010000157A1 (en) | 1997-10-16 | 2000-12-04 | Semiconductor device and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28828097A JP4026732B2 (ja) | 1997-10-21 | 1997-10-21 | 半導体装置、およびこの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11121687A JPH11121687A (ja) | 1999-04-30 |
JP4026732B2 true JP4026732B2 (ja) | 2007-12-26 |
Family
ID=17728130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28828097A Expired - Fee Related JP4026732B2 (ja) | 1997-10-16 | 1997-10-21 | 半導体装置、およびこの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4026732B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6947367B2 (ja) * | 2016-12-20 | 2021-10-13 | ローム株式会社 | センサモジュールおよびその製造方法 |
-
1997
- 1997-10-21 JP JP28828097A patent/JP4026732B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11121687A (ja) | 1999-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
US5861661A (en) | Composite bump tape automated bonded structure | |
JP2000137785A (ja) | 非接触型icカードの製造方法および非接触型icカード | |
JPH1070362A (ja) | 基板を結合する方法および構造 | |
JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
US6413797B2 (en) | Semiconductor device and method for making the same | |
JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
JP3111312B2 (ja) | 半導体装置 | |
JP2000286299A (ja) | 半導体装置の接続方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP4026732B2 (ja) | 半導体装置、およびこの製造方法 | |
US20020068382A1 (en) | Method for mounting flip chip on circuit board through reliable electrical connections at low contact resistance | |
JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
US6008072A (en) | Tape automated bonding method | |
JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
US6194780B1 (en) | Tape automated bonding method and bonded structure | |
JPH05144888A (ja) | 半導体チツプの実装方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JP3055189B2 (ja) | 液晶パネルとtabテープとの接続方法 | |
JP3642621B2 (ja) | 導電性ポリイミド樹脂バンプ及びその形成方法 | |
JPH10256306A (ja) | 回路板の製造法 | |
JPH0526747Y2 (ja) | ||
JP3168998B2 (ja) | 素子実装方法及び半導体装置 | |
JP2000286301A (ja) | 半導体チップ組立方法及び組立装置 | |
JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |