JP3168998B2 - 素子実装方法及び半導体装置 - Google Patents
素子実装方法及び半導体装置Info
- Publication number
- JP3168998B2 JP3168998B2 JP32754898A JP32754898A JP3168998B2 JP 3168998 B2 JP3168998 B2 JP 3168998B2 JP 32754898 A JP32754898 A JP 32754898A JP 32754898 A JP32754898 A JP 32754898A JP 3168998 B2 JP3168998 B2 JP 3168998B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- substrate
- conductive resin
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、実装技術に関し、
特に、電子デバイスを基板上にチップサイズで実装する
ためのフリップチップ接続を用いた素子実装方法及び半
導体装置に関する。
特に、電子デバイスを基板上にチップサイズで実装する
ためのフリップチップ接続を用いた素子実装方法及び半
導体装置に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に伴い、半
導体素子を基板上に高密度で実装するための構造が簡略
化されてきている。このような簡略化された構造を有す
る半導体素子の高密度実装構造としてフリップチップ方
式がある。
導体素子を基板上に高密度で実装するための構造が簡略
化されてきている。このような簡略化された構造を有す
る半導体素子の高密度実装構造としてフリップチップ方
式がある。
【０００３】現在様々なフリップチップ実装方式が提案
され、また実用化されている。はんだ等の接合材料を用
いて半導体素子上のパッドに形成されたバンプと実装用
基板上の電極とを接合することにより電気的な接続を得
る実装技術、半導体素子と実装用基板との間隙に存在す
る樹脂の収縮力により半導体素子のバンプと基板の電極
との電気的接続を得る実装技術等がある。
され、また実用化されている。はんだ等の接合材料を用
いて半導体素子上のパッドに形成されたバンプと実装用
基板上の電極とを接合することにより電気的な接続を得
る実装技術、半導体素子と実装用基板との間隙に存在す
る樹脂の収縮力により半導体素子のバンプと基板の電極
との電気的接続を得る実装技術等がある。
【０００４】このように現在の実装ピッチレベルに対し
ては様々な工法が実用化されているが、今後さらに電子
機器の軽薄短小化が進むと接続ピッチもさらに微細化が
進行することが予想される。例えば、８０μｍピッチを
切るような微細接続領域においては上記したような接合
材料を用いるような工法では接合材料を実装用基板上に
供給することが困難になり、また半導体素子のパッド上
に形成するバンプ電極もワイヤーボンディング法を応用
して形成するものではその形成ピッチに限界が見えてき
ており、微細接続に対応することが困難となってきてい
る。
ては様々な工法が実用化されているが、今後さらに電子
機器の軽薄短小化が進むと接続ピッチもさらに微細化が
進行することが予想される。例えば、８０μｍピッチを
切るような微細接続領域においては上記したような接合
材料を用いるような工法では接合材料を実装用基板上に
供給することが困難になり、また半導体素子のパッド上
に形成するバンプ電極もワイヤーボンディング法を応用
して形成するものではその形成ピッチに限界が見えてき
ており、微細接続に対応することが困難となってきてい
る。
【０００５】この後開発が進むと予想される微細接続に
対して現在有利と考えられる実装技術には、異方性導電
フィルム樹脂（以下ＡＣＦと呼ぶ）を用いた接続方法
（以下ＡＣＦ工法と呼ぶ）である。ＡＣＦはバインダー
樹脂中に導電粒子を分散させフィルム状にしたものであ
る。
対して現在有利と考えられる実装技術には、異方性導電
フィルム樹脂（以下ＡＣＦと呼ぶ）を用いた接続方法
（以下ＡＣＦ工法と呼ぶ）である。ＡＣＦはバインダー
樹脂中に導電粒子を分散させフィルム状にしたものであ
る。
【０００６】ＡＣＦ工法のプロセスについて図４を用い
て説明する。ＡＣＦ工法は半導体素子１上の電極と実装
用基板７上の電極の間に導電性粒子を挟み込む必要があ
るためどちらの電極も平滑なものが望ましい。ＡＣＦ工
法では、半導体素子１のパッドに突起状のバンプ電極は
必要なく、めっきによる電極形成で良いため微細化に対
しては有利になる。接続の原理としては半導体素子１と
基板との間にＡＣＦ１１を挟み込み、加熱加圧すること
によりバインダー樹脂が溶融し、分散されている導電粒
子が対向する電極間に捕獲されて導通が得られる。一方
隣接する電極間には、バインダー樹脂と電極間に捕獲さ
れなかった導電粒子が充填されるが、この際導電粒子は
互いに孤立しているため絶縁性は確保される。同時にバ
インダー樹脂により半導体素子１と基板間は機械的に接
合され、かつ封止される。
て説明する。ＡＣＦ工法は半導体素子１上の電極と実装
用基板７上の電極の間に導電性粒子を挟み込む必要があ
るためどちらの電極も平滑なものが望ましい。ＡＣＦ工
法では、半導体素子１のパッドに突起状のバンプ電極は
必要なく、めっきによる電極形成で良いため微細化に対
しては有利になる。接続の原理としては半導体素子１と
基板との間にＡＣＦ１１を挟み込み、加熱加圧すること
によりバインダー樹脂が溶融し、分散されている導電粒
子が対向する電極間に捕獲されて導通が得られる。一方
隣接する電極間には、バインダー樹脂と電極間に捕獲さ
れなかった導電粒子が充填されるが、この際導電粒子は
互いに孤立しているため絶縁性は確保される。同時にバ
インダー樹脂により半導体素子１と基板間は機械的に接
合され、かつ封止される。
【０００７】
【発明が解決しようとする課題】しかしながら、ＡＣＦ
工法においても微細化の進行により、以下の問題点が発
生する。第１は、対向する電極間に十分量の導電粒子が
入らないことである。ＡＣＦはバインダー樹脂内に導電
粒子が均等に分散している構造であるため、いくら平滑
な電極であっても凸形状になっているものであれば搭載
時の加熱によりバインダー樹脂が溶融した時点で電極の
両端方向へ流れ出る傾向があり、この流れに導電粒子も
乗ってしまうため対向する電極間に挟み込まれる導電粒
子の量は少ないものとなる。また微細化が進行するにつ
れて半導体素子１のパッド幅と対向する基板パッド幅が
狭くなり、導電粒子が対向する電極間に挟み込まれる確
率がさらに低くなる結果、導通抵抗が上がる、もしくは
接続不良という問題点があった。
工法においても微細化の進行により、以下の問題点が発
生する。第１は、対向する電極間に十分量の導電粒子が
入らないことである。ＡＣＦはバインダー樹脂内に導電
粒子が均等に分散している構造であるため、いくら平滑
な電極であっても凸形状になっているものであれば搭載
時の加熱によりバインダー樹脂が溶融した時点で電極の
両端方向へ流れ出る傾向があり、この流れに導電粒子も
乗ってしまうため対向する電極間に挟み込まれる導電粒
子の量は少ないものとなる。また微細化が進行するにつ
れて半導体素子１のパッド幅と対向する基板パッド幅が
狭くなり、導電粒子が対向する電極間に挟み込まれる確
率がさらに低くなる結果、導通抵抗が上がる、もしくは
接続不良という問題点があった。
【０００８】第２に、微細ピッチ電極間に存在する挟み
込まれずに残った導電粒子により、絶縁信頼性が低下す
るという問題点があった。
込まれずに残った導電粒子により、絶縁信頼性が低下す
るという問題点があった。
【０００９】第３に、ＡＣＦ工法においては搭載する半
導体素子１の大きさに合わせたフィルムの大きさにする
必要があり非常にコスト高となるという問題点があっ
た。
導体素子１の大きさに合わせたフィルムの大きさにする
必要があり非常にコスト高となるという問題点があっ
た。
【００１０】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、導通抵抗が低く、
接続不良がなく、絶縁信頼性が高く、低コストの素子実
装方法及び半導体装置を提供する点にある。
のであり、その目的とするところは、導通抵抗が低く、
接続不良がなく、絶縁信頼性が高く、低コストの素子実
装方法及び半導体装置を提供する点にある。
【００１１】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、半導体チップを実装用基板上にチップサイズ
で実装するためのフリップチップ接続を用いた素子実装
方法であって、少なくとも１つ以上の前記半導体チップ
が形成されているウェハ上面全体に絶縁性樹脂フィルム
を張り付けると共に、当該絶縁性樹脂フィルムが張り付
けられたウェハを真空状態にて仮加熱を行う第１工程
と、第１工程で作成された前記ウェハ上の絶縁性樹脂フ
ィルムに感光性レジストを重着する第２工程と、前記ウ
ェハ上に形成されている半導体チップに設けられている
電極パッド上の前記感光性レジストに所定形状の穴を穿
孔する第３工程と、前記第３工程で穿孔した前記穴の中
に導電性樹脂を充填する第４工程と、前記第４工程の前
記導電性樹脂を仮硬化状態にする第５工程と、前記第３
工程後の感光性レジストを剥離して前記半導体チップの
電極パッド上に前記導電性樹脂を含んで形成された導電
性樹脂電極を形成する第６工程を有することを特徴とす
る素子実装方法に存する。また本発明の請求項２に記載
の要旨は、前記ウェハを所定の単位に分割する第７工程
と、前記半導体チップの前記電極パッドと前記実装用基
板の前記基板パッドとの位置合わせを行いながら当該実
装用基板上に前記半導体チップを搭載する第８工程と、
前記第８工程の搭載状態で前記半導体チップ側から加熱
及び荷重を加えて、当該半導体チップの前記電極パッド
と前記実装用基板上の前記基板パッドとを電気的に接続
する第９工程とを有することを特徴とする請求項１に記
載の素子実装方法に存する。また本発明の請求項３に記
載の要旨は、前記第３工程における所定形状の穴のサイ
ズは、前記半導体チップの電極パッドよりも小径である
ことを特徴とする請求項１に記載の素子実装方法に存す
る。また本発明の請求項４に記載の要旨は、前記第４工
程における充填は、前記第３工程で形成された前記感光
性レジスト上に真空状態にて直接前記導電性樹脂を供給
すると共に、当該導電性樹脂を直接刷り込む工程を含む
ことを特徴とする請求項１に記載の素子実装方法に存す
る。また本発明の請求項５に記載の要旨は、前記第５工
程における仮硬化状態は、次工程における前記感光性レ
ジストの剥離を実行する際に前記導電性樹脂が影響を受
けない程度の硬化度に設定する工程を含むことを特徴と
する請求項１に記載の素子実装方法に存する。また本発
明の請求項６に記載の要旨は、半導体チップを実装用基
板上にチップサイズで実装するためのフリップチップ接
続を用いた半導体装置であって、少なくとも１つ以上の
前記半導体チップに設けられている電極パッドと前記実
装用基板の基板パッドとが導電性樹脂を介して電気的に
接続され、前記半導体チップと前記実装用基板とが両者
の間に介在している絶縁性樹脂フィルムの硬化収縮力に
より接合され、前記導電性樹脂は、前記絶縁性樹脂フィ
ルムを前記半導体素子または前記実装用基板に張り付け
供給した後に前記基板パッドの位置にレーザー穴開けを
行って形成した穴の位置に印刷により供給され、また真
空状態での刷り込みによる穴埋め技術を使用して充填さ
れ、前記基板パッドの位置にレーザー穴開けを行って形
成した穴のサイズは、前記半導体チップの前記電極パッ
ドよりも小径に設定されていることを特徴とする半導体
装置に存する。
の要旨は、半導体チップを実装用基板上にチップサイズ
で実装するためのフリップチップ接続を用いた素子実装
方法であって、少なくとも１つ以上の前記半導体チップ
が形成されているウェハ上面全体に絶縁性樹脂フィルム
を張り付けると共に、当該絶縁性樹脂フィルムが張り付
けられたウェハを真空状態にて仮加熱を行う第１工程
と、第１工程で作成された前記ウェハ上の絶縁性樹脂フ
ィルムに感光性レジストを重着する第２工程と、前記ウ
ェハ上に形成されている半導体チップに設けられている
電極パッド上の前記感光性レジストに所定形状の穴を穿
孔する第３工程と、前記第３工程で穿孔した前記穴の中
に導電性樹脂を充填する第４工程と、前記第４工程の前
記導電性樹脂を仮硬化状態にする第５工程と、前記第３
工程後の感光性レジストを剥離して前記半導体チップの
電極パッド上に前記導電性樹脂を含んで形成された導電
性樹脂電極を形成する第６工程を有することを特徴とす
る素子実装方法に存する。また本発明の請求項２に記載
の要旨は、前記ウェハを所定の単位に分割する第７工程
と、前記半導体チップの前記電極パッドと前記実装用基
板の前記基板パッドとの位置合わせを行いながら当該実
装用基板上に前記半導体チップを搭載する第８工程と、
前記第８工程の搭載状態で前記半導体チップ側から加熱
及び荷重を加えて、当該半導体チップの前記電極パッド
と前記実装用基板上の前記基板パッドとを電気的に接続
する第９工程とを有することを特徴とする請求項１に記
載の素子実装方法に存する。また本発明の請求項３に記
載の要旨は、前記第３工程における所定形状の穴のサイ
ズは、前記半導体チップの電極パッドよりも小径である
ことを特徴とする請求項１に記載の素子実装方法に存す
る。また本発明の請求項４に記載の要旨は、前記第４工
程における充填は、前記第３工程で形成された前記感光
性レジスト上に真空状態にて直接前記導電性樹脂を供給
すると共に、当該導電性樹脂を直接刷り込む工程を含む
ことを特徴とする請求項１に記載の素子実装方法に存す
る。また本発明の請求項５に記載の要旨は、前記第５工
程における仮硬化状態は、次工程における前記感光性レ
ジストの剥離を実行する際に前記導電性樹脂が影響を受
けない程度の硬化度に設定する工程を含むことを特徴と
する請求項１に記載の素子実装方法に存する。また本発
明の請求項６に記載の要旨は、半導体チップを実装用基
板上にチップサイズで実装するためのフリップチップ接
続を用いた半導体装置であって、少なくとも１つ以上の
前記半導体チップに設けられている電極パッドと前記実
装用基板の基板パッドとが導電性樹脂を介して電気的に
接続され、前記半導体チップと前記実装用基板とが両者
の間に介在している絶縁性樹脂フィルムの硬化収縮力に
より接合され、前記導電性樹脂は、前記絶縁性樹脂フィ
ルムを前記半導体素子または前記実装用基板に張り付け
供給した後に前記基板パッドの位置にレーザー穴開けを
行って形成した穴の位置に印刷により供給され、また真
空状態での刷り込みによる穴埋め技術を使用して充填さ
れ、前記基板パッドの位置にレーザー穴開けを行って形
成した穴のサイズは、前記半導体チップの前記電極パッ
ドよりも小径に設定されていることを特徴とする半導体
装置に存する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は、本発明の半導体素
子の実装方法を用いて作成された半導体装置の一実施形
態の断面図である。本実施形態の半導体装置は、少なく
とも１つ以上の半導体素子（半導体チップ）１に設けら
れている電極パッド２と実装用基板７の基板パッド８と
が導電性樹脂６を介して電気的に接続されている。本実
施形態では、半導体素子（半導体チップ）１と実装用基
板７との機械的な接合は両者の間に介在している絶縁性
樹脂フィルム３の硬化収縮力により得られている。また
電気的な接続は半導体素子１の電極パッド２と実装用基
板７の基板パッド８とを導電性樹脂６により電気的に接
合することで行われている。
を参照して詳細に説明する。図１は、本発明の半導体素
子の実装方法を用いて作成された半導体装置の一実施形
態の断面図である。本実施形態の半導体装置は、少なく
とも１つ以上の半導体素子（半導体チップ）１に設けら
れている電極パッド２と実装用基板７の基板パッド８と
が導電性樹脂６を介して電気的に接続されている。本実
施形態では、半導体素子（半導体チップ）１と実装用基
板７との機械的な接合は両者の間に介在している絶縁性
樹脂フィルム３の硬化収縮力により得られている。また
電気的な接続は半導体素子１の電極パッド２と実装用基
板７の基板パッド８とを導電性樹脂６により電気的に接
合することで行われている。
【００１３】絶縁性樹脂フィルム３を半導体素子１また
は実装用基板７に張り付け供給した後に基板パッド８の
位置にレーザー穴開けを行い、導電性樹脂６がその穴５
に印刷により供給されるため、確実に基板パッド８の位
置に接合材料が存在し、また真空状態での刷り込みによ
る穴埋め技術を使用して導電性樹脂６を充填するため微
細ピッチに対応しやすいという特徴がある。
は実装用基板７に張り付け供給した後に基板パッド８の
位置にレーザー穴開けを行い、導電性樹脂６がその穴５
に印刷により供給されるため、確実に基板パッド８の位
置に接合材料が存在し、また真空状態での刷り込みによ
る穴埋め技術を使用して導電性樹脂６を充填するため微
細ピッチに対応しやすいという特徴がある。
【００１４】よって、本実施形態では、８０μｍピッチ
を切る微細接続技術領域において信頼性の高い接続技術
を提供することを特徴としている。
を切る微細接続技術領域において信頼性の高い接続技術
を提供することを特徴としている。
【００１５】本実施形態の素子実装方法は、半導体素子
（半導体チップ）１を実装用基板７上にチップサイズで
実装するためのフリップチップ接続を用いた実装方法で
あって、第１〜第９工程を備えている。
（半導体チップ）１を実装用基板７上にチップサイズで
実装するためのフリップチップ接続を用いた実装方法で
あって、第１〜第９工程を備えている。
【００１６】第１工程は、少なくとも１つ以上の半導体
チップが形成されているウェハ上面全体に絶縁性樹脂フ
ィルム３を張り付けると共に、絶縁性樹脂フィルム３が
張り付けられたウェハを真空状態にて仮加熱を行う実装
プロセスである。第１工程で用いる絶縁性樹脂フィルム
３は異方性導電樹脂フィルムから導電性粒子を削除した
ものが好適である。
チップが形成されているウェハ上面全体に絶縁性樹脂フ
ィルム３を張り付けると共に、絶縁性樹脂フィルム３が
張り付けられたウェハを真空状態にて仮加熱を行う実装
プロセスである。第１工程で用いる絶縁性樹脂フィルム
３は異方性導電樹脂フィルムから導電性粒子を削除した
ものが好適である。
【００１７】第２工程は、第１工程で作成されたウェハ
上の絶縁性樹脂フィルム３に感光性レジスト４を重着す
る実装プロセスである。
上の絶縁性樹脂フィルム３に感光性レジスト４を重着す
る実装プロセスである。
【００１８】第３工程は、ウェハ上に形成されている半
導体チップ１に設けられている電極パッド２上の感光性
レジスト４に所定形状の穴５を穿孔する実装プロセスで
ある。第３工程における所定形状の穴５のサイズは、半
導体チップ１の電極パッド２よりも小径であることが望
ましい。
導体チップ１に設けられている電極パッド２上の感光性
レジスト４に所定形状の穴５を穿孔する実装プロセスで
ある。第３工程における所定形状の穴５のサイズは、半
導体チップ１の電極パッド２よりも小径であることが望
ましい。
【００１９】第４工程は、第３工程で穿孔した穴５の中
に導電性樹脂６を充填する実装プロセスである。第４工
程における充填は、第３工程で形成された感光性レジス
ト４上に真空状態にて直接導電性樹脂６を供給すると共
に、導電性樹脂６を直接刷り込む工程を含んでいる。
に導電性樹脂６を充填する実装プロセスである。第４工
程における充填は、第３工程で形成された感光性レジス
ト４上に真空状態にて直接導電性樹脂６を供給すると共
に、導電性樹脂６を直接刷り込む工程を含んでいる。
【００２０】第５工程は、第４工程の導電性樹脂６を仮
硬化状態にする実装プロセスである。第５工程における
仮硬化状態は、次工程における感光性レジスト４の剥離
を実行する際に導電性樹脂６が影響を受けない程度の硬
化度に設定している。
硬化状態にする実装プロセスである。第５工程における
仮硬化状態は、次工程における感光性レジスト４の剥離
を実行する際に導電性樹脂６が影響を受けない程度の硬
化度に設定している。
【００２１】第６工程は、第３工程後の感光性レジスト
４を剥離して半導体チップ１の電極パッド２上に導電性
樹脂６を含んで形成された導電性樹脂電極を形成する実
装プロセスである。
４を剥離して半導体チップ１の電極パッド２上に導電性
樹脂６を含んで形成された導電性樹脂電極を形成する実
装プロセスである。
【００２２】第７工程は、ウェハを所定の単位に分割す
る実装プロセスである。
る実装プロセスである。
【００２３】第８工程は、半導体チップ１の電極パッド
２と実装用基板７の基板パッド８との位置合わせを行い
ながら実装用基板７上に半導体チップ１を搭載する実装
プロセスである。
２と実装用基板７の基板パッド８との位置合わせを行い
ながら実装用基板７上に半導体チップ１を搭載する実装
プロセスである。
【００２４】第９工程は、第８工程の搭載状態で半導体
チップ１側から加熱及び荷重を加えて、半導体チップ１
の電極パッド２と実装用基板７上の基板パッド８とを電
気的に接続する実装プロセスである。
チップ１側から加熱及び荷重を加えて、半導体チップ１
の電極パッド２と実装用基板７上の基板パッド８とを電
気的に接続する実装プロセスである。
【００２５】以下、本発明の素子実装方法の第１、第２
実施形態について詳述する。
実施形態について詳述する。
【００２６】（第１実施形態）以下に本発明の第１実施
形態について図面を参照しながら説明する。
形態について図面を参照しながら説明する。
【００２７】図２（ａ）〜（ｉ）は本発明の実装方法の
手順を示す断面図である。
手順を示す断面図である。
【００２８】図２（ａ）に半導体素子１を示す。本図で
は簡易に１素子のみの図になっているが本実施形態では
ウェハ状態にて（ｆ）までのプロセスを行っている。
は簡易に１素子のみの図になっているが本実施形態では
ウェハ状態にて（ｆ）までのプロセスを行っている。
【００２９】図２（ｂ）に示すように絶縁性樹脂フィル
ム３をウェハ全体に張り付け真空状態にて仮加熱を行
う。絶縁性樹脂フィルム３は異方性導電樹脂フィルム
（ＡＣＦ）として公知となっている材料から導電性粒子
を除去したものに代表される材料を使用する。またこの
絶縁性樹脂フィルム３は熱硬化型であり、硬化収縮率の
値が熱膨張率の値よりも大きいものを使用する。
ム３をウェハ全体に張り付け真空状態にて仮加熱を行
う。絶縁性樹脂フィルム３は異方性導電樹脂フィルム
（ＡＣＦ）として公知となっている材料から導電性粒子
を除去したものに代表される材料を使用する。またこの
絶縁性樹脂フィルム３は熱硬化型であり、硬化収縮率の
値が熱膨張率の値よりも大きいものを使用する。
【００３０】真空状態としてはフィルムとウェハとの間
に存在する気泡１０が除去できれば特に限定されるもの
ではないが、本実施形態では、５ｔｏｒｒまでの減圧と
した。また仮加熱条件としては８０℃とし時間は１０ｍ
ｉｎ（分）とした。この加熱条件も特に限定されるもの
ではなくウェハにフィルムが密着することができる程度
の条件でよい。
に存在する気泡１０が除去できれば特に限定されるもの
ではないが、本実施形態では、５ｔｏｒｒまでの減圧と
した。また仮加熱条件としては８０℃とし時間は１０ｍ
ｉｎ（分）とした。この加熱条件も特に限定されるもの
ではなくウェハにフィルムが密着することができる程度
の条件でよい。
【００３１】続いて図２（ｃ）に示すように、図２
（ｂ）にて得られるウェハ上の絶縁性樹脂フィルム３に
重ねるように感光性レジスト４を形成する。感光性レジ
スト４は本実施形態では液状レジストを使用しスピンコ
ーターにてウェハ上全面に供給した。ＵＶにて全面露光
し、ウェハ全面に感光性レジスト４を形成した。使用す
る感光性レジスト４はできるだけ透明色を持ったものを
用い、後の導電性樹脂６仮硬化時にできるだけＵＶが回
り込むようにした。
（ｂ）にて得られるウェハ上の絶縁性樹脂フィルム３に
重ねるように感光性レジスト４を形成する。感光性レジ
スト４は本実施形態では液状レジストを使用しスピンコ
ーターにてウェハ上全面に供給した。ＵＶにて全面露光
し、ウェハ全面に感光性レジスト４を形成した。使用す
る感光性レジスト４はできるだけ透明色を持ったものを
用い、後の導電性樹脂６仮硬化時にできるだけＵＶが回
り込むようにした。
【００３２】次に図２（ｄ）に示すように、図２（ｃ）
にて得られたウェハ上の各素子に形成されているアルミ
パッド（Ａｌパッド）２位置にレーザーにて穴開けを行
う。本実施形態では、レーザーとしてエキシマレーザー
を使用した。穴５のサイズは半導体素子１のＡｌパッド
２よりも小径であれば特に限定されるものではないが本
実施形態では５０μｍ角のＡｌパッド２に対して４０μ
ｍ径の穴開けサイズとした。
にて得られたウェハ上の各素子に形成されているアルミ
パッド（Ａｌパッド）２位置にレーザーにて穴開けを行
う。本実施形態では、レーザーとしてエキシマレーザー
を使用した。穴５のサイズは半導体素子１のＡｌパッド
２よりも小径であれば特に限定されるものではないが本
実施形態では５０μｍ角のＡｌパッド２に対して４０μ
ｍ径の穴開けサイズとした。
【００３３】続いて図２（ｅ）に示すように、図２
（ｄ）にて形成した穴５内に導電性樹脂６を充填する。
充填方法としては、真空状態にてウェハ上に直接導電性
樹脂６を供給しスキージにて直接刷り込む方法を用い
た。レーザーにて穴開けされた構造部に真空状態にて直
接刷り込むためマスク等を作成する必要がなく、導電性
樹脂６を８０μｍピッチを切るような微細ピッチの電極
部形成として使用することができる。充填される導電性
樹脂６は本実施形態では紫外線硬化型の銀ペーストを使
用した。
（ｄ）にて形成した穴５内に導電性樹脂６を充填する。
充填方法としては、真空状態にてウェハ上に直接導電性
樹脂６を供給しスキージにて直接刷り込む方法を用い
た。レーザーにて穴開けされた構造部に真空状態にて直
接刷り込むためマスク等を作成する必要がなく、導電性
樹脂６を８０μｍピッチを切るような微細ピッチの電極
部形成として使用することができる。充填される導電性
樹脂６は本実施形態では紫外線硬化型の銀ペーストを使
用した。
【００３４】次に図２（ｅ）の状態でＵＶ照射を行って
導電性樹脂６を仮硬化状態にする。仮硬化状態は次工程
における感光性レジスト４の剥離において導電性樹脂６
が影響を受けない程度の硬化度としている。
導電性樹脂６を仮硬化状態にする。仮硬化状態は次工程
における感光性レジスト４の剥離において導電性樹脂６
が影響を受けない程度の硬化度としている。
【００３５】次に図２（ｆ）に示すように感光性レジス
ト４を剥離する。感光性レジスト４の剥離については使
用した感光性レジスト４の仕様に合わせた公知の技術に
より行われる。感光性レジスト４の剥離後半導体素子１
の電極パッド２上には導電性樹脂６の電極が形成され
る。この電極は剥離された感光性レジスト４の厚みより
薄くはなるが絶縁性樹脂フィルム３の厚みを越えた凸状
の形態となる。この凸構造の高さは感光性レジスト４の
厚みにより決定されるが本実施形態では１０μｍ程度の
ものであった。
ト４を剥離する。感光性レジスト４の剥離については使
用した感光性レジスト４の仕様に合わせた公知の技術に
より行われる。感光性レジスト４の剥離後半導体素子１
の電極パッド２上には導電性樹脂６の電極が形成され
る。この電極は剥離された感光性レジスト４の厚みより
薄くはなるが絶縁性樹脂フィルム３の厚みを越えた凸状
の形態となる。この凸構造の高さは感光性レジスト４の
厚みにより決定されるが本実施形態では１０μｍ程度の
ものであった。
【００３６】続いてウェハを半導体素子１単位に分割す
る。分割方法としては公知の技術であるダイシング法等
を適用することができる。
る。分割方法としては公知の技術であるダイシング法等
を適用することができる。
【００３７】次に図２（ｇ）→図２（ｈ）に示すように
半導体素子１の電極と実装用基板７の基板パッド８とを
位置合わせし、実装用基板７上に半導体素子１を搭載す
る。
半導体素子１の電極と実装用基板７の基板パッド８とを
位置合わせし、実装用基板７上に半導体素子１を搭載す
る。
【００３８】このままの状態で半導体素子１側から加圧
・加熱ツール９を用いて加熱及び荷重を加える。加熱・
加圧条件は絶縁性樹脂フィルム３の性質により決定され
るものであるが、本実施形態では１００℃５ｓ→２５０
℃５ｓという昇温条件とし、加圧は３０ｇ／ｂｕｍｐ一
定条件とした。この条件を用いることにより絶縁性樹脂
フィルム３は溶融し実装用基板７と密着性を確保する。
また導電性樹脂６は実装用基板７上の基板パッド８に接
した後に半導体素子１側からの加熱により硬化反応が進
み半導体素子１のＡｌパッド２と実装用基板７上の基板
パッド８を電気的に接続する。
・加熱ツール９を用いて加熱及び荷重を加える。加熱・
加圧条件は絶縁性樹脂フィルム３の性質により決定され
るものであるが、本実施形態では１００℃５ｓ→２５０
℃５ｓという昇温条件とし、加圧は３０ｇ／ｂｕｍｐ一
定条件とした。この条件を用いることにより絶縁性樹脂
フィルム３は溶融し実装用基板７と密着性を確保する。
また導電性樹脂６は実装用基板７上の基板パッド８に接
した後に半導体素子１側からの加熱により硬化反応が進
み半導体素子１のＡｌパッド２と実装用基板７上の基板
パッド８を電気的に接続する。
【００３９】最後に図２（ｉ）に示されるような実装形
態を得ることができる。
態を得ることができる。
【００４０】次に、第１実施形態においての特徴である
導電性樹脂６による電極形成について図３を用いて説明
する。図３は絶縁性樹脂フィルム３をレーザーにて穴開
けした状態のモデル図である。
導電性樹脂６による電極形成について図３を用いて説明
する。図３は絶縁性樹脂フィルム３をレーザーにて穴開
けした状態のモデル図である。
【００４１】はじめに図３（ａ）に示すように導電性樹
脂６は刷り込みにより穴５の中に充填されていく。しか
しながら充填されてゆく穴５は塞がっているために穴５
の中に気泡１０が残留してしまう（図３（ｂ））。本実
施形態では、図３（ｂ）までの工程を真空状態で行うた
め、気泡１０が残留していたとしても大気圧下に戻した
際にこの気泡１０が問題のない大きさまで縮小するため
結果として気泡１０が抜けたのと同様の状態となる（図
３（ｃ））。
脂６は刷り込みにより穴５の中に充填されていく。しか
しながら充填されてゆく穴５は塞がっているために穴５
の中に気泡１０が残留してしまう（図３（ｂ））。本実
施形態では、図３（ｂ）までの工程を真空状態で行うた
め、気泡１０が残留していたとしても大気圧下に戻した
際にこの気泡１０が問題のない大きさまで縮小するため
結果として気泡１０が抜けたのと同様の状態となる（図
３（ｃ））。
【００４２】次に図３（ｄ）に示すように気泡１０の残
留のない状態でＵＶ照射を行うことにより導電性樹脂６
を仮硬化する。ＵＶ強度は完全な硬化を狙うものではな
く導電性樹脂６の表面が硬化する程度のものでよい。よ
って感光性レジスト４はできるだけ透明色のものを用い
て感光性レジスト４内にＵＶが回り込むように工夫して
いる。この結果絶縁性樹脂フィルム３より上面の領域に
ある導電性樹脂６は感光性レジスト４の剥離の際の機械
的、化学的ストレスから影響を受けることなく、図３
（ｄ）のごとき形状で電極として形成される。
留のない状態でＵＶ照射を行うことにより導電性樹脂６
を仮硬化する。ＵＶ強度は完全な硬化を狙うものではな
く導電性樹脂６の表面が硬化する程度のものでよい。よ
って感光性レジスト４はできるだけ透明色のものを用い
て感光性レジスト４内にＵＶが回り込むように工夫して
いる。この結果絶縁性樹脂フィルム３より上面の領域に
ある導電性樹脂６は感光性レジスト４の剥離の際の機械
的、化学的ストレスから影響を受けることなく、図３
（ｄ）のごとき形状で電極として形成される。
【００４３】また絶縁性樹脂フィルム３については熱硬
化型の材質のものを用いているために、半導体素子１へ
の張り付け以降、感光性レジスト４（ＵＶ硬化型）形
成、レーザー穴開け、導電性樹脂６（ＵＶ硬化型）電極
形成の工程にてはほぼ硬化度を進行させることはない。
このため実装用基板７への実装時に半導体素子１側から
の加熱により溶融し、実装用基板７上へ密着を確保する
ことができる。
化型の材質のものを用いているために、半導体素子１へ
の張り付け以降、感光性レジスト４（ＵＶ硬化型）形
成、レーザー穴開け、導電性樹脂６（ＵＶ硬化型）電極
形成の工程にてはほぼ硬化度を進行させることはない。
このため実装用基板７への実装時に半導体素子１側から
の加熱により溶融し、実装用基板７上へ密着を確保する
ことができる。
【００４４】以上第１実施形態によれば、以下の効果が
ある。
ある。
【００４５】第１に、半導体素子１上の基板パッド８に
バンプ等の電極を形成する必要がないため半導体素子１
としては汎用性のあるＡｌ基板パッド８のものがそのま
ま使用でき、電極形成費用を抑えることができ、低コス
ト化を図ることができる。
バンプ等の電極を形成する必要がないため半導体素子１
としては汎用性のあるＡｌ基板パッド８のものがそのま
ま使用でき、電極形成費用を抑えることができ、低コス
ト化を図ることができる。
【００４６】第２に、半導体素子１または実装用基板７
の基板パッド８上に直接接合材料を供給することにより
実装時に十分量の接合材料で半導体素子１と実装用基板
７と基板パッド８とを接続するため接続抵抗が低く、信
頼性の高い接続を得ることができる。
の基板パッド８上に直接接合材料を供給することにより
実装時に十分量の接合材料で半導体素子１と実装用基板
７と基板パッド８とを接続するため接続抵抗が低く、信
頼性の高い接続を得ることができる。
【００４７】第３に、十分量の接合材料を供給している
にもかかわらず絶縁性樹脂フィルム３により電極間は完
全に分離されているため絶縁信頼性も高い。
にもかかわらず絶縁性樹脂フィルム３により電極間は完
全に分離されているため絶縁信頼性も高い。
【００４８】第４に、接合材料の供給が真空環境での穴
５への刷り込みという方法であり８０μｍピッチを切る
接続に適応可能である。
５への刷り込みという方法であり８０μｍピッチを切る
接続に適応可能である。
【００４９】第５に半導体素子１に絶縁性樹脂フィルム
３を供給する実施形態においては半導体素子１単体の状
態で接続のための材料供給が完了している状態となって
いるため、ＡＣＦのようにチップサイズに合わせてフィ
ルムを切断加工する工数を必要としない。
３を供給する実施形態においては半導体素子１単体の状
態で接続のための材料供給が完了している状態となって
いるため、ＡＣＦのようにチップサイズに合わせてフィ
ルムを切断加工する工数を必要としない。
【００５０】（第２実施形態）第２実施形態としては絶
縁性樹脂フィルム３を実装用基板７上に供給し、基板パ
ッド８部にレーザーにより穴開けを行い、この穴５に第
１実施形態と同様の方法で導電性樹脂６を供給する。こ
のようにして得られた実装用基板７上に半導体素子１を
搭載し、加熱加圧を行い、第１実施形態と同様の半導体
装置を得ることができる。
縁性樹脂フィルム３を実装用基板７上に供給し、基板パ
ッド８部にレーザーにより穴開けを行い、この穴５に第
１実施形態と同様の方法で導電性樹脂６を供給する。こ
のようにして得られた実装用基板７上に半導体素子１を
搭載し、加熱加圧を行い、第１実施形態と同様の半導体
装置を得ることができる。
【００５１】なお、第１、第２実施形態においては、本
発明はフリップチップ接続を用いた素子実装方法及び半
導体装置に限定されず、本発明を適用する上で好適な表
面実装及び電子デバイスに適用することができる。ま
た、上記構成部材の数、位置、形状等は上記実施の形態
に限定されず、本発明を実施する上で好適な数、位置、
形状等にすることができる。また、各図において、同一
構成要素には同一符号を付している。
発明はフリップチップ接続を用いた素子実装方法及び半
導体装置に限定されず、本発明を適用する上で好適な表
面実装及び電子デバイスに適用することができる。ま
た、上記構成部材の数、位置、形状等は上記実施の形態
に限定されず、本発明を実施する上で好適な数、位置、
形状等にすることができる。また、各図において、同一
構成要素には同一符号を付している。
【００５２】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。
で、以下に掲げる効果を奏する。
【００５３】第１に、半導体素子上のパッドにバンプ等
の電極を形成する必要がないため半導体素子としては汎
用性のあるＡｌパッドのものがそのまま使用でき、電極
形成費用を抑えることができる。
の電極を形成する必要がないため半導体素子としては汎
用性のあるＡｌパッドのものがそのまま使用でき、電極
形成費用を抑えることができる。
【００５４】第２に、半導体素子または実装実装のパッ
ド上に直接接合材料を供給することにより実装時に十分
量の接合材料で半導体素子と実装実装パッドとを接続す
るため接続抵抗が低く、信頼性の高い接続を得ることが
できる。
ド上に直接接合材料を供給することにより実装時に十分
量の接合材料で半導体素子と実装実装パッドとを接続す
るため接続抵抗が低く、信頼性の高い接続を得ることが
できる。
【００５５】第３に、十分量の接合材料を供給している
にもかかわらず絶縁性樹脂フィルムにより電極間は完全
に分離されているため絶縁信頼性も高い。
にもかかわらず絶縁性樹脂フィルムにより電極間は完全
に分離されているため絶縁信頼性も高い。
【００５６】第４に、接合材料の供給が真空環境での穴
への刷り込みという方法であり８０μｍピッチを切る接
続に適応可能である。
への刷り込みという方法であり８０μｍピッチを切る接
続に適応可能である。
【００５７】第５に、半導体素子に絶縁性樹脂フィルム
を供給する実施形態においては半導体素子単体の状態で
接続のための材料供給が完了している状態となっている
ため、ＡＣＦのようにチップサイズに合わせてフィルム
を切断加工する工数を必要としない。
を供給する実施形態においては半導体素子単体の状態で
接続のための材料供給が完了している状態となっている
ため、ＡＣＦのようにチップサイズに合わせてフィルム
を切断加工する工数を必要としない。
【図１】本発明の半導体素子の実装方法を用いて作成さ
れた半導体装置の一実施形態の断面図である。
れた半導体装置の一実施形態の断面図である。
【図２】同図（ａ）〜（ｉ）は、本発明の実装方法の一
実施形態の手順を示す工程図である。
実施形態の手順を示す工程図である。
【図３】第１実施形態の実装方法の特徴である導電性樹
脂６による電極形成について説明するための工程図であ
って、絶縁性樹脂フィルム３をレーザーにて穴開けした
状態のモデル図である。
脂６による電極形成について説明するための工程図であ
って、絶縁性樹脂フィルム３をレーザーにて穴開けした
状態のモデル図である。
【図４】ＡＣＦ工法の従来プロセスを説明するための工
程図である。
程図である。
１…半導体素子（半導体チップ） ２…Ａｌパッド ３…絶縁性樹脂フィルム ４…感光性レジスト ５…穴 ６…導電性樹脂 ７…実装用基板 ８…基板パッド
Claims (6)
- 【請求項１】 半導体チップを実装用基板上にチップサ
イズで実装するためのフリップチップ接続を用いた素子
実装方法であって、 少なくとも１つ以上の前記半導体チップが形成されてい
るウェハ上面全体に絶縁性樹脂フィルムを張り付けると
共に、当該絶縁性樹脂フィルムが張り付けられたウェハ
を真空状態にて仮加熱を行う第１工程と、 第１工程で作成された前記ウェハ上の絶縁性樹脂フィル
ムに感光性レジストを重着し硬化する第２工程と、 前記ウェハ上に形成されている半導体チップに設けられ
ている電極パッド上の前記感光性レジストと前記絶縁性
樹脂フィルムに所定形状の穴を穿孔する第３工程と、 前記第３工程で穿孔した前記穴の中に導電性樹脂を充填
する第４工程と、 前記第４工程の前記導電性樹脂を仮硬化状態にする第５
工程と、 前記第３工程後の感光性レジストを剥離して前記半導体
チップの電極パッド上に前記導電性樹脂を含んで形成さ
れた導電性樹脂電極を形成する第６工程を有することを
特徴とする素子実装方法。 - 【請求項２】 前記ウェハを所定の単位に分割する第７
工程と、 前記半導体チップの前記電極パッドと前記実装用基板の
前記基板パッドとの位置合わせを行いながら当該実装用
基板上に前記半導体チップを搭載する第８工程と、 前記第８工程の搭載状態で前記半導体チップ側から加熱
及び荷重を加えて、当該半導体チップの前記電極パッド
と前記実装用基板上の前記基板パッドとを電気的に接続
する第９工程とを有することを特徴とする請求項１に記
載の素子実装方法。 - 【請求項３】 前記第３工程における所定形状の穴のサ
イズは、前記半導体チップの電極パッドよりも小径であ
ることを特徴とする請求項１に記載の素子実装方法。 - 【請求項４】 前記第４工程における充填は、前記第３
工程で形成された前記感光性レジスト上に真空状態にて
直接前記導電性樹脂を供給すると共に、当該導電性樹脂
を直接刷り込む工程を含むことを特徴とする請求項１に
記載の素子実装方法。 - 【請求項５】 前記第５工程における仮硬化状態は、次
工程における前記感光性レジストの剥離を実行する際に
前記導電性樹脂が影響を受けない程度の硬化度に設定す
る工程を含むことを特徴とする請求項１に記載の素子実
装方法。 - 【請求項６】 半導体チップを実装用基板上にチップサ
イズで実装するためのフリップチップ接続を用いた半導
体装置であって、少なくとも１つ以上の 前記半導体チップに設けられてい
る電極パッドと前記実装用基板の基板パッドとが導電性
樹脂を介して電気的に接続され、 前記半導体チップと前記実装用基板とが両者の間に介在
している絶縁性樹脂フィルムの硬化収縮力により接合さ
れ、 前記導電性樹脂は、前記絶縁性樹脂フィルムを前記半導
体素子または前記実装用基板に張り付け供給した後に前
記基板パッドの位置にレーザー穴開けを行って形成した
穴の位置に印刷により供給され、また真空状態での刷り
込みによる穴埋め技術を使用して充填され、 前記基板パッドの位置にレーザー穴開けを行って形成し
た穴のサイズは、前記半導体チップの前記電極パッドよ
りも小径に設定されている ことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32754898A JP3168998B2 (ja) | 1998-11-04 | 1998-11-04 | 素子実装方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32754898A JP3168998B2 (ja) | 1998-11-04 | 1998-11-04 | 素子実装方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150570A JP2000150570A (ja) | 2000-05-30 |
| JP3168998B2 true JP3168998B2 (ja) | 2001-05-21 |
Family
ID=18200310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32754898A Expired - Fee Related JP3168998B2 (ja) | 1998-11-04 | 1998-11-04 | 素子実装方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168998B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7111950B2 (ja) * | 2018-04-17 | 2022-08-03 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
-
1998
- 1998-11-04 JP JP32754898A patent/JP3168998B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150570A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101090423B1 (ko) | 회로 보드 구조체 및 회로 보드 구조체 제조 방법 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP2596721B2 (ja) | Ｄｃａ用集積回路チップ製造方法 | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| JPH04234139A (ja) | 半導体チップの基板への直接取付け法 | |
| JP2000036520A (ja) | フリップチップ実装方法及び装置 | |
| JP4131681B2 (ja) | 半導体装置の製造方法 | |
| KR20010083235A (ko) | 베어칩의 장착 방법 및 장치 | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| JP2003273160A (ja) | 半導体実装モジュール | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3168998B2 (ja) | 素子実装方法及び半導体装置 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP3698223B2 (ja) | 半導体装置の製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH10209204A (ja) | 半導体装置およびその製造方法 | |
| JP3552660B2 (ja) | 半導体装置の製造方法 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |