JP2002064161A - 半導体チップ及びその製造方法 - Google Patents
半導体チップ及びその製造方法Info
- Publication number
- JP2002064161A JP2002064161A JP2000249575A JP2000249575A JP2002064161A JP 2002064161 A JP2002064161 A JP 2002064161A JP 2000249575 A JP2000249575 A JP 2000249575A JP 2000249575 A JP2000249575 A JP 2000249575A JP 2002064161 A JP2002064161 A JP 2002064161A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- forming
- layer
- plating
- copper plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】 高い信頼性で実装することのできる半導体チ
ップ及び該半導体チップの製造方法を提供する。 【解決手段】 半導体チップ３０と基板５０の熱膨張率
は異なり、半導体チップ３０の動作時に発生する熱によ
り、半導体チップ３０と基板５０との間に応力が発生す
るが、可撓性を有する第２絶縁層２３６及び弾性を有す
る銅めっきポスト２３９によって応力を吸収できるた
め、電気的接続部にクラックを発生させることがなくな
り、半導体チップ３０と基板５０との間に高い接続信頼
性を与える。
ップ及び該半導体チップの製造方法を提供する。 【解決手段】 半導体チップ３０と基板５０の熱膨張率
は異なり、半導体チップ３０の動作時に発生する熱によ
り、半導体チップ３０と基板５０との間に応力が発生す
るが、可撓性を有する第２絶縁層２３６及び弾性を有す
る銅めっきポスト２３９によって応力を吸収できるた
め、電気的接続部にクラックを発生させることがなくな
り、半導体チップ３０と基板５０との間に高い接続信頼
性を与える。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップ及
びその製造方法に関し、特に接続信頼性の高い半導体チ
ップ及びその製造方法に関する。
びその製造方法に関し、特に接続信頼性の高い半導体チ
ップ及びその製造方法に関する。
【０００２】
【従来の技術】図９に従来技術に係る半導体チップ３３
０及びその実装形態を示す。半導体チップ３３０のアル
ミニウム電極パッド３３２には、ニッケルめっき層３３
４及び金めっき層３３８を介して、バンプ３１０を形成
するハンダ３４４が設けられている。ここで、半導体チ
ップ３３０は、該バンプ３１０を介して、パッケージ３
５０側の電極パッド３５２に電気的に接続されている。
０及びその実装形態を示す。半導体チップ３３０のアル
ミニウム電極パッド３３２には、ニッケルめっき層３３
４及び金めっき層３３８を介して、バンプ３１０を形成
するハンダ３４４が設けられている。ここで、半導体チ
ップ３３０は、該バンプ３１０を介して、パッケージ３
５０側の電極パッド３５２に電気的に接続されている。
【０００３】ところで、半導体チップ３３０とパッケー
ジ３５０とは、熱膨張率が異なるため、両者の間に発生
する応力を緩和することが必要であり、上記図９に示し
た実装形態においては、半導体チップ３３０とパッケー
ジ３５０との間にアンダーフィル３３６を配設し、両者
を固着させることにより、電気的接続部に応力を集中さ
せないようにすることで、電気的接続部に破断が発生し
ないように構成されている。
ジ３５０とは、熱膨張率が異なるため、両者の間に発生
する応力を緩和することが必要であり、上記図９に示し
た実装形態においては、半導体チップ３３０とパッケー
ジ３５０との間にアンダーフィル３３６を配設し、両者
を固着させることにより、電気的接続部に応力を集中さ
せないようにすることで、電気的接続部に破断が発生し
ないように構成されている。
【０００４】しかしながら、近年の半導体チップの高集
積化に伴い、半導体チップのバンプが小型化され、上述
した実装形態によっても、半導体チップ３３０とパッケ
ージ３５０との間の応力により、小型化された電気的接
続部が破断することがあった。
積化に伴い、半導体チップのバンプが小型化され、上述
した実装形態によっても、半導体チップ３３０とパッケ
ージ３５０との間の応力により、小型化された電気的接
続部が破断することがあった。
【０００５】
【発明が解決しようとする課題】このような問題点に対
し、前記アルミニウム電極パッド３３２上に形成された
バリアメタル膜を介して柔軟性のある銅ポストを形成
し、半導体チップ３３０とパッケージとの間に発生する
応力を銅ポストにより吸収することが提案されている
が、バリアメタル膜は、生産性に劣るばかりでなく、残
留応力を有しており、アルミニウム電極パッド付近の半
導体チップ機能に悪影響を及ぼすため、エリアパッド方
式のアルミニウム電極パッドが形成された半導体チップ
に適用することが困難であった。
し、前記アルミニウム電極パッド３３２上に形成された
バリアメタル膜を介して柔軟性のある銅ポストを形成
し、半導体チップ３３０とパッケージとの間に発生する
応力を銅ポストにより吸収することが提案されている
が、バリアメタル膜は、生産性に劣るばかりでなく、残
留応力を有しており、アルミニウム電極パッド付近の半
導体チップ機能に悪影響を及ぼすため、エリアパッド方
式のアルミニウム電極パッドが形成された半導体チップ
に適用することが困難であった。
【０００６】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、高い信
頼性で実装することのできる半導体チップ及び該半導体
チップの製造方法を提供することにある。
なされたものであり、その目的とするところは、高い信
頼性で実装することのできる半導体チップ及び該半導体
チップの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の半導体チップ
は、上記目的を達成するため、半導体チップの電極パッ
ド側の表面に第１の絶縁層と第２の絶縁層とが形成さ
れ、前記第１の絶縁層には、第１の非貫通孔が設けら
れ、該第１の非貫通孔には、前記電極パッドに接続され
たビアが形成され、また、前記第１の絶縁層の表面には
当該ビアに接続される導体回路が形成され、前記第２の
絶縁層には、前記導体回路へ至る第２の非貫通孔が設け
られ、該第２の非貫通孔には、銅めっきが充填されてい
ることを技術的特徴とする。
は、上記目的を達成するため、半導体チップの電極パッ
ド側の表面に第１の絶縁層と第２の絶縁層とが形成さ
れ、前記第１の絶縁層には、第１の非貫通孔が設けら
れ、該第１の非貫通孔には、前記電極パッドに接続され
たビアが形成され、また、前記第１の絶縁層の表面には
当該ビアに接続される導体回路が形成され、前記第２の
絶縁層には、前記導体回路へ至る第２の非貫通孔が設け
られ、該第２の非貫通孔には、銅めっきが充填されてい
ることを技術的特徴とする。
【０００８】請求項２の半導体チップは、請求項１にお
いて、前記電極パッドは、ジンケート処理されたアルミ
ニウム電極パッドであり、該電極パッドの上に銅めっき
からなる前記ビアが、ニッケルと銅の複合めっき層を介
して形成されていることを技術的特徴とする。
いて、前記電極パッドは、ジンケート処理されたアルミ
ニウム電極パッドであり、該電極パッドの上に銅めっき
からなる前記ビアが、ニッケルと銅の複合めっき層を介
して形成されていることを技術的特徴とする。
【０００９】請求項３は、下の（１）〜（８）の工程を
少なくとも含む銅めっきポストが形成されてなる半導体
チップの製造方法。 （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップの前記複合
めっき層の表面に絶縁樹脂による第１の絶縁層を形成
し、次いで前記複合めっき層に至る第１の非貫通孔を形
成する工程、（３）前記第１の非貫通孔に銅めっきでビ
アを形成すると共に、第１絶縁層の表面に当該ビアに接
続された導体回路を形成する工程、（４）前記半導体チ
ップの無電解銅めっき層の表面に絶縁樹脂による第２絶
縁層を形成し、次いで前記導体回路に至る第２の非貫通
孔を形成する工程、（５）前記半導体チップのアルミニ
ウム電極パッド側の表面の全面に無電解銅めっき層を形
成する工程、（６）前記半導体チップの無電解銅めっき
層の表面に絶縁樹脂によるめっきレジスト層を形成し、
次いで前記第２の非貫通孔上の無電解銅めっき層に至る
開口を形成する工程、（７）電解めっきにより前記第２
の非貫通孔内に銅を充填し、銅めっきポストを形成する
工程、（８）前記めっきレジスト層を除去し、次いでエ
ッチング処理する工程、
少なくとも含む銅めっきポストが形成されてなる半導体
チップの製造方法。 （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップの前記複合
めっき層の表面に絶縁樹脂による第１の絶縁層を形成
し、次いで前記複合めっき層に至る第１の非貫通孔を形
成する工程、（３）前記第１の非貫通孔に銅めっきでビ
アを形成すると共に、第１絶縁層の表面に当該ビアに接
続された導体回路を形成する工程、（４）前記半導体チ
ップの無電解銅めっき層の表面に絶縁樹脂による第２絶
縁層を形成し、次いで前記導体回路に至る第２の非貫通
孔を形成する工程、（５）前記半導体チップのアルミニ
ウム電極パッド側の表面の全面に無電解銅めっき層を形
成する工程、（６）前記半導体チップの無電解銅めっき
層の表面に絶縁樹脂によるめっきレジスト層を形成し、
次いで前記第２の非貫通孔上の無電解銅めっき層に至る
開口を形成する工程、（７）電解めっきにより前記第２
の非貫通孔内に銅を充填し、銅めっきポストを形成する
工程、（８）前記めっきレジスト層を除去し、次いでエ
ッチング処理する工程、
【００１０】請求項４は、以下の（１）〜（８）の工程
を少なくとも含む銅めっきポストが形成されてなる半導
体チップの製造方法。 （１）前記半導体チップのアルミニウム電極パッドの表
面に絶縁樹脂による第１の絶縁層を形成し、次いで前記
アルミニウム電極パッドに至る第１の非貫通孔を形成す
る工程、（２）半導体チップのアルミニウム電極パッド
の表面にジンケート処理を施した後、ニッケルと銅の複
合めっき層を形成する工程、（３）前記第１の非貫通孔
に銅めっきでビアを形成すると共に、第１絶縁層の表面
に当該ビアに接続された導体回路を形成する工程、
（４）前記半導体チップの無電解銅めっき層の表面に絶
縁樹脂による第２絶縁層を形成し、次いで前記導体回路
に至る第２の非貫通孔を形成する工程、（５）前記半導
体チップのアルミニウム電極パッド側の表面の全面に無
電解銅めっき層を形成する工程、（６）前記半導体チッ
プの無電解銅めっき層の表面に絶縁樹脂によるめっきレ
ジスト層を形成し、次いで前記第２の非貫通孔上の無電
解銅めっき層に至る開口を形成する工程、（７）電解め
っきにより前記第２の非貫通孔内に銅を充填し、銅めっ
きポストを形成する工程、（８）前記めっきレジスト層
を除去し、次いでエッチング処理する工程、
を少なくとも含む銅めっきポストが形成されてなる半導
体チップの製造方法。 （１）前記半導体チップのアルミニウム電極パッドの表
面に絶縁樹脂による第１の絶縁層を形成し、次いで前記
アルミニウム電極パッドに至る第１の非貫通孔を形成す
る工程、（２）半導体チップのアルミニウム電極パッド
の表面にジンケート処理を施した後、ニッケルと銅の複
合めっき層を形成する工程、（３）前記第１の非貫通孔
に銅めっきでビアを形成すると共に、第１絶縁層の表面
に当該ビアに接続された導体回路を形成する工程、
（４）前記半導体チップの無電解銅めっき層の表面に絶
縁樹脂による第２絶縁層を形成し、次いで前記導体回路
に至る第２の非貫通孔を形成する工程、（５）前記半導
体チップのアルミニウム電極パッド側の表面の全面に無
電解銅めっき層を形成する工程、（６）前記半導体チッ
プの無電解銅めっき層の表面に絶縁樹脂によるめっきレ
ジスト層を形成し、次いで前記第２の非貫通孔上の無電
解銅めっき層に至る開口を形成する工程、（７）電解め
っきにより前記第２の非貫通孔内に銅を充填し、銅めっ
きポストを形成する工程、（８）前記めっきレジスト層
を除去し、次いでエッチング処理する工程、
【００１１】請求項５の半導体チップの製造方法は、請
求項３又は４において、前記ニッケルと銅の複合めっき
層が、ニッケルが１〜６０重量％、残部が主として銅の
複合めっきであり、厚さが０．０１〜５μｍであること
を技術的特徴とする。
求項３又は４において、前記ニッケルと銅の複合めっき
層が、ニッケルが１〜６０重量％、残部が主として銅の
複合めっきであり、厚さが０．０１〜５μｍであること
を技術的特徴とする。
【００１２】請求項６の半導体チップの製造方法は、請
求項３〜５において、前記銅めっきポストは、高さが５
〜２５０μｍで、直径が２０〜３００μｍであることを
技術的特徴とする。
求項３〜５において、前記銅めっきポストは、高さが５
〜２５０μｍで、直径が２０〜３００μｍであることを
技術的特徴とする。
【００１３】請求項１の半導体チップでは、半導体チッ
プの表面に第１の絶縁層が形成され、該第１の絶縁層の
上に銅めっきポストが形成されている。柔軟性を有する
該銅めっきポストが半導体チップと基板との熱膨張差に
より発生する応力を吸収するため、半導体チップを基板
に強固に接続することができ、半導体チップの接続信頼
性を高めることができる。
プの表面に第１の絶縁層が形成され、該第１の絶縁層の
上に銅めっきポストが形成されている。柔軟性を有する
該銅めっきポストが半導体チップと基板との熱膨張差に
より発生する応力を吸収するため、半導体チップを基板
に強固に接続することができ、半導体チップの接続信頼
性を高めることができる。
【００１４】請求項２において、半導体チップのアルミ
ニウム電極パッドの表面には、銅めっきを行うことは困
難であるが、本発明では、アルミニウム電極パッドの表
面にジンケート処理を行った後に、ニッケルと銅との複
合めっき層を形成させるため、該複合めっき層の上に銅
めっきでビアを形成することができる。
ニウム電極パッドの表面には、銅めっきを行うことは困
難であるが、本発明では、アルミニウム電極パッドの表
面にジンケート処理を行った後に、ニッケルと銅との複
合めっき層を形成させるため、該複合めっき層の上に銅
めっきでビアを形成することができる。
【００１５】請求項３、４の半導体チップの製造方法で
は、半導体チップの表面に第１の絶縁層が形成され、該
第１の絶縁層の上に銅めっきポストが形成されている。
柔軟性を有する該銅めっきポストが半導体チップと基板
との熱膨張差により発生する応力を吸収するため、半導
体チップを基板に強固に接続することができ、半導体チ
ップの接続信頼性を高めることができる。この銅めっき
ポストを第２の非貫通孔内に電解めっきにて銅を充填す
ることにより形成するため、高さの高い銅めっきポスト
を廉価に構成することができる。また、電解めっきを用
いるため、無電解めっきと比較して半導体チップを強ア
ルカリ溶液に漬ける時間が短くなり、回路を破損する危
険性が低下する。ここで、半導体チップのアルミニウム
電極パッドの表面には、銅めっきを行うことは困難であ
るが、本発明では、アルミニウム電極パッドの表面にジ
ンケート処理を行った後に、ニッケルと銅との複合めっ
き層を形成させるため、該複合めっき層の上に銅めっき
でビアを形成することができる。
は、半導体チップの表面に第１の絶縁層が形成され、該
第１の絶縁層の上に銅めっきポストが形成されている。
柔軟性を有する該銅めっきポストが半導体チップと基板
との熱膨張差により発生する応力を吸収するため、半導
体チップを基板に強固に接続することができ、半導体チ
ップの接続信頼性を高めることができる。この銅めっき
ポストを第２の非貫通孔内に電解めっきにて銅を充填す
ることにより形成するため、高さの高い銅めっきポスト
を廉価に構成することができる。また、電解めっきを用
いるため、無電解めっきと比較して半導体チップを強ア
ルカリ溶液に漬ける時間が短くなり、回路を破損する危
険性が低下する。ここで、半導体チップのアルミニウム
電極パッドの表面には、銅めっきを行うことは困難であ
るが、本発明では、アルミニウム電極パッドの表面にジ
ンケート処理を行った後に、ニッケルと銅との複合めっ
き層を形成させるため、該複合めっき層の上に銅めっき
でビアを形成することができる。
【００１６】請求項５では、複合めっきが、ニッケルが
１〜６０重量％、残部が主として銅の複合めっきである
ため、アルミニウム電極パッドに複合めっき層を形成で
きるのに加えて、表面に銅めっきを容易に形成すること
ができる。また、複合めっき層の厚さを０．０１μｍ以
上にすることで、表面に銅めっきを形成することが可能
になる。他方、５μｍ以下にすることで、短時間で析出
することができる。
１〜６０重量％、残部が主として銅の複合めっきである
ため、アルミニウム電極パッドに複合めっき層を形成で
きるのに加えて、表面に銅めっきを容易に形成すること
ができる。また、複合めっき層の厚さを０．０１μｍ以
上にすることで、表面に銅めっきを形成することが可能
になる。他方、５μｍ以下にすることで、短時間で析出
することができる。
【００１７】請求項６では、銅めっきポストは、高さが
５μｍ以上で直径が２０〜３００μｍあるため、半導体
チップと基板との熱膨張差により発生する応力を吸収す
ることができる。また、銅めっきポストは、高さが２５
０μｍ以下であるため、短時間で形成することができ
る。
５μｍ以上で直径が２０〜３００μｍあるため、半導体
チップと基板との熱膨張差により発生する応力を吸収す
ることができる。また、銅めっきポストは、高さが２５
０μｍ以下であるため、短時間で形成することができ
る。
【００１８】
【発明の実施の形態】以下、本発明の実施形態に係る半
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１は本発明の第１実施形態に係る半
導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に第１絶
縁層１３６が配設され、該第１絶縁層１３６には、該ア
ルミニウム電極パッド３２に至るテーパ状に広がった非
貫通孔１３６ａが形成されている。そして、該非貫通孔
１３６ａの底部のアルミニウム電極パッド３２には、ニ
ッケルめっき層３８，ニッケルと銅との複合めっき層４
０を介在させて、銅めっきを充填してなるビア１４２が
形成されている。
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１は本発明の第１実施形態に係る半
導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に第１絶
縁層１３６が配設され、該第１絶縁層１３６には、該ア
ルミニウム電極パッド３２に至るテーパ状に広がった非
貫通孔１３６ａが形成されている。そして、該非貫通孔
１３６ａの底部のアルミニウム電極パッド３２には、ニ
ッケルめっき層３８，ニッケルと銅との複合めっき層４
０を介在させて、銅めっきを充填してなるビア１４２が
形成されている。
【００１９】該第１絶縁層１３６の上には、銅めっきポ
スト２３９の形成された第２絶縁層２３６が形成されて
いる。銅めっきポスト２３９には、半田等の低融点金属
からなる突起状導体（バンプ）４４が配設されている。
該半導体チップ３０は、突起状導体（バンプ）４４を介
して基板５０側のパッド５２への接続されている。
スト２３９の形成された第２絶縁層２３６が形成されて
いる。銅めっきポスト２３９には、半田等の低融点金属
からなる突起状導体（バンプ）４４が配設されている。
該半導体チップ３０は、突起状導体（バンプ）４４を介
して基板５０側のパッド５２への接続されている。
【００２０】ここで、第２絶縁層２３６の厚さ、及び、
銅めっきポスト２３９の高さは５〜２５０μｍに形成さ
れている。一方、銅めっきポスト２３９の直径は２０μ
ｍ〜３００μｍに形成されている。ここで、半導体チッ
プ３０と基板５０の熱膨張率は異なり、半導体チップ３
０の動作時に発生する熱により、半導体チップ３０と基
板５０との間に応力が発生するが、可撓性を有する第２
絶縁層２３６及び弾性を有する銅めっきポスト２３９に
よって応力を吸収できるため、電気的接続部にクラック
を発生させることがなくなり、半導体チップ３０と基板
５０との間に高い接続信頼性を与えている。
銅めっきポスト２３９の高さは５〜２５０μｍに形成さ
れている。一方、銅めっきポスト２３９の直径は２０μ
ｍ〜３００μｍに形成されている。ここで、半導体チッ
プ３０と基板５０の熱膨張率は異なり、半導体チップ３
０の動作時に発生する熱により、半導体チップ３０と基
板５０との間に応力が発生するが、可撓性を有する第２
絶縁層２３６及び弾性を有する銅めっきポスト２３９に
よって応力を吸収できるため、電気的接続部にクラック
を発生させることがなくなり、半導体チップ３０と基板
５０との間に高い接続信頼性を与えている。
【００２１】なお、第２絶縁層２３６の厚さは５μｍ以
上が良い。これは、５μｍ以下では、十分に応力を吸収
することができないからである。他方、厚さは２５０μ
ｍ以下であることが望ましい。これは、２５０μｍより
も厚いと、半導体チップ３０と基板５０との接続信頼性
が低下するからである。
上が良い。これは、５μｍ以下では、十分に応力を吸収
することができないからである。他方、厚さは２５０μ
ｍ以下であることが望ましい。これは、２５０μｍより
も厚いと、半導体チップ３０と基板５０との接続信頼性
が低下するからである。
【００２２】引き続き、図２〜図５を参照して本実施形
態に係る半導体チップ３０の製造方法について説明す
る。ここでは、図２の工程（Ａ）に示すパッシベーショ
ン膜３４の開口にアルミニウム電極パッド３２が形成さ
れた半導体チップ３０に対して、以下の工程で銅めっき
ポストおよびバンプを形成する。先ず、図２の工程
（Ｂ）に示すように半導体チップ３０を常温で１０〜３
０秒間、金属塩である酸化亜鉛と還元剤として水酸化ナ
トリウムを混合した液中に浸漬することで、アルミニウ
ム電極パッド３２にジンケート処理を施す。これによ
り、ニッケルめっき層或いは複合めっき層の析出を容易
ならしめる。
態に係る半導体チップ３０の製造方法について説明す
る。ここでは、図２の工程（Ａ）に示すパッシベーショ
ン膜３４の開口にアルミニウム電極パッド３２が形成さ
れた半導体チップ３０に対して、以下の工程で銅めっき
ポストおよびバンプを形成する。先ず、図２の工程
（Ｂ）に示すように半導体チップ３０を常温で１０〜３
０秒間、金属塩である酸化亜鉛と還元剤として水酸化ナ
トリウムを混合した液中に浸漬することで、アルミニウ
ム電極パッド３２にジンケート処理を施す。これによ
り、ニッケルめっき層或いは複合めっき層の析出を容易
ならしめる。
【００２３】引き続き、図２の工程（Ｃ）に示すよう
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
【００２４】そして、図２の工程（Ｄ）に示すように、
該半導体チップ３０を、ニッケル−銅の複合めっき液に
浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍ
のニッケル−銅の複合めっき層４０を形成する。この複
合めっき層をニッケルが１〜６０重量％、残部を主とし
て銅とすることで、アルミニウム電極パッドに複合めっ
き層を形成できるようにするのに加えて、表面に銅めっ
きを容易に形成できるようにする。また、複合めっき層
の厚さを０．０１μｍ以上にすることで、表面に銅めっ
きを形成することが可能になる。他方、５μｍ以下にす
ることで、短時間で析出することができる。
該半導体チップ３０を、ニッケル−銅の複合めっき液に
浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍ
のニッケル−銅の複合めっき層４０を形成する。この複
合めっき層をニッケルが１〜６０重量％、残部を主とし
て銅とすることで、アルミニウム電極パッドに複合めっ
き層を形成できるようにするのに加えて、表面に銅めっ
きを容易に形成できるようにする。また、複合めっき層
の厚さを０．０１μｍ以上にすることで、表面に銅めっ
きを形成することが可能になる。他方、５μｍ以下にす
ることで、短時間で析出することができる。
【００２５】次に、図３の工程（Ｅ）に示すように絶縁
樹脂を塗布する。この絶縁樹脂としては、本実施形態で
は、レーザー加工により非貫通孔を形成するため、熱硬
化性のエポキシ樹脂やポリイミド樹脂を用いる。化学的
な処理により非貫通孔を形成する場合には、感光性のエ
ポキシ樹脂やポリイミド樹脂を使用することができる。
次に、図３の工程（Ｆ）に示すように乾燥処理を行った
後、レーザにより第１非貫通孔１３６ａを形成する。そ
してさらに、加熱処理してアルミニウム電極パッド３２
に至る非貫通孔１３６ａを有する第１絶縁層１３６を形
成する。なお、上述した第１絶縁層層３６は、表層部が
半導体チップ側に比較して軟質になるようにすることが
好ましい。
樹脂を塗布する。この絶縁樹脂としては、本実施形態で
は、レーザー加工により非貫通孔を形成するため、熱硬
化性のエポキシ樹脂やポリイミド樹脂を用いる。化学的
な処理により非貫通孔を形成する場合には、感光性のエ
ポキシ樹脂やポリイミド樹脂を使用することができる。
次に、図３の工程（Ｆ）に示すように乾燥処理を行った
後、レーザにより第１非貫通孔１３６ａを形成する。そ
してさらに、加熱処理してアルミニウム電極パッド３２
に至る非貫通孔１３６ａを有する第１絶縁層１３６を形
成する。なお、上述した第１絶縁層層３６は、表層部が
半導体チップ側に比較して軟質になるようにすることが
好ましい。
【００２６】次に、図３の工程（Ｇ）に示すように、第
１非貫通孔１３６ａ内に銅めっきを充填してビア１４２
を形成すると共に、第１絶縁層１３６上に導体回路１４
３を形成する。これらは、無電解めっきにより形成す
る。
１非貫通孔１３６ａ内に銅めっきを充填してビア１４２
を形成すると共に、第１絶縁層１３６上に導体回路１４
３を形成する。これらは、無電解めっきにより形成す
る。
【００２７】次に、図４の工程（Ｈ）に示すように熱硬
化性のエポキシ樹脂又はポリイミド樹脂を塗布してか
ら、乾燥処理を行った後、図４の工程（Ｉ）に示すよう
にレーザにより導体回路１４３へ至る非貫通孔を穿設
し、表面の粗化処理を行った後に、加熱することで第２
の非貫通孔２３６ａを有する第２絶縁層２３６を形成す
る。
化性のエポキシ樹脂又はポリイミド樹脂を塗布してか
ら、乾燥処理を行った後、図４の工程（Ｉ）に示すよう
にレーザにより導体回路１４３へ至る非貫通孔を穿設
し、表面の粗化処理を行った後に、加熱することで第２
の非貫通孔２３６ａを有する第２絶縁層２３６を形成す
る。
【００２８】次に、図４の工程（Ｊ）に示すように、半
導体チップ３０にパラジウム触媒（アトテック製）を付
与した後、無電解めっき液に浸漬し、第２絶縁層２３６
の表面に均一に無電解銅めっき膜２４３を形成する。そ
の後、パラジウム触媒（アトテック製）を付与すること
により、無電解めっき膜２４３にＰｂの触媒核を付与す
る。
導体チップ３０にパラジウム触媒（アトテック製）を付
与した後、無電解めっき液に浸漬し、第２絶縁層２３６
の表面に均一に無電解銅めっき膜２４３を形成する。そ
の後、パラジウム触媒（アトテック製）を付与すること
により、無電解めっき膜２４３にＰｂの触媒核を付与す
る。
【００２９】図４の工程（Ｋ）に示すようにＰＥＴ（ポ
リエチレンテレフタレイト）フィルム２４５αを無電解
めっき膜２４３の上に貼り付ける。そして、レーザによ
り該ＰＥＴフィルム２４５αに第２の非貫通孔２３６ａ
を開放する開口を設け、図４の工程（Ｍ）に示すように
開口２４５ａを備えるレジスト２４５を形成する。本実
施形態では、ＰＥＴフィルムを用い、レーザで開口２４
５ａを穿設するため、廉価にレジスト２４５を形成する
ことができる。
リエチレンテレフタレイト）フィルム２４５αを無電解
めっき膜２４３の上に貼り付ける。そして、レーザによ
り該ＰＥＴフィルム２４５αに第２の非貫通孔２３６ａ
を開放する開口を設け、図４の工程（Ｍ）に示すように
開口２４５ａを備えるレジスト２４５を形成する。本実
施形態では、ＰＥＴフィルムを用い、レーザで開口２４
５ａを穿設するため、廉価にレジスト２４５を形成する
ことができる。
【００３０】半導体チップ３０を電解めっき液に浸漬
し、無電解銅めっき膜２４３を介して電流を流すこと
で、図５の工程（Ｎ）に示すように第２非貫通孔２３６
ａ内に銅を充填して銅めっきポスト２３９を形成する。
この銅めっきポストを第２の非貫通孔２３６ａ内に電解
めっきにて銅を充填して形成するため、高さの高い銅め
っきポストを廉価に構成することができる。また、電解
めっきを用いるため、無電解めっきと比較して半導体チ
ップを強アルカリの無電解めっき液に漬ける時間が短く
なり、半導体チップ上の回路を破損する危険性が低下す
る。
し、無電解銅めっき膜２４３を介して電流を流すこと
で、図５の工程（Ｎ）に示すように第２非貫通孔２３６
ａ内に銅を充填して銅めっきポスト２３９を形成する。
この銅めっきポストを第２の非貫通孔２３６ａ内に電解
めっきにて銅を充填して形成するため、高さの高い銅め
っきポストを廉価に構成することができる。また、電解
めっきを用いるため、無電解めっきと比較して半導体チ
ップを強アルカリの無電解めっき液に漬ける時間が短く
なり、半導体チップ上の回路を破損する危険性が低下す
る。
【００３１】次に、図５の工程（Ｏ）に示すように、銅
めっきポスト２３９の上に半田をめっきにより析出し、
半田バンプ４４を形成する。本実施形態では、ＰＥＴフ
ィルム（レジスト）２４５を用いるため、マスクが不要
となり、半田バンプを廉価に形成することができる。こ
こでは、半田めっきを用いたが、この代わりに半田印刷
を用いることもできる。なお、バンプの高さとしては、
３〜６０μｍが望ましい。この理由は、３μｍ未満で
は、バンプの変形により、バンプの高さのばらつきを許
容することができず、また、６０μｍを越えると、バン
プが溶融した際に横方向に拡がってショートの原因とな
る。
めっきポスト２３９の上に半田をめっきにより析出し、
半田バンプ４４を形成する。本実施形態では、ＰＥＴフ
ィルム（レジスト）２４５を用いるため、マスクが不要
となり、半田バンプを廉価に形成することができる。こ
こでは、半田めっきを用いたが、この代わりに半田印刷
を用いることもできる。なお、バンプの高さとしては、
３〜６０μｍが望ましい。この理由は、３μｍ未満で
は、バンプの変形により、バンプの高さのばらつきを許
容することができず、また、６０μｍを越えると、バン
プが溶融した際に横方向に拡がってショートの原因とな
る。
【００３２】最後に、図５工程（Ｐ）に示すようにレジ
スト２４５を除去した後、レジスト下の無電解銅めっき
膜２４３をライトエッチングにより剥離することでバン
プ形成を完了する。
スト２４５を除去した後、レジスト下の無電解銅めっき
膜２４３をライトエッチングにより剥離することでバン
プ形成を完了する。
【００３３】半導体チップ３０のバンプ４４と基板５０
のパッド５２が対応するように、半導体チップ３０を載
置させて、リフローすることにより、図１に示すように
半導体チップ３０を基板５０に取り付ける。
のパッド５２が対応するように、半導体チップ３０を載
置させて、リフローすることにより、図１に示すように
半導体チップ３０を基板５０に取り付ける。
【００３４】引き続き、本発明の第２実施形態に係る半
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図６は本発明の第２実施形態に係る半
導体チップを示している。上述した第１実施形態では、
リフローにより半田バンプ４４と基板５０のパッド５２
とを接続した。これに対して、第２実施形態の半導体チ
ップでは、半導体チップと基板５０との間に配設された
接着剤２４８により接続を取る。
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図６は本発明の第２実施形態に係る半
導体チップを示している。上述した第１実施形態では、
リフローにより半田バンプ４４と基板５０のパッド５２
とを接続した。これに対して、第２実施形態の半導体チ
ップでは、半導体チップと基板５０との間に配設された
接着剤２４８により接続を取る。
【００３５】引き続き、図７、図８を参照して第２実施
形態に係る半導体チップ３０の製造方法について説明す
る。先ず、図７の工程（Ａ）に示す半導体チップに対し
て、図７の工程（Ｂ）に示すように絶縁樹脂を塗布す
る。この絶縁樹脂としては、感光性のエポキシ樹脂やポ
リイミド樹脂を使用することができる。次に、図７の工
程（Ｃ）に示すように乾燥処理を行った後、露光・現像
を行い第１非貫通孔１３６ａを形成する。加熱処理して
アルミニウム電極パッド３２に至る第１非貫通孔１３６
ａを有する第１絶縁層１３６を形成する。
形態に係る半導体チップ３０の製造方法について説明す
る。先ず、図７の工程（Ａ）に示す半導体チップに対し
て、図７の工程（Ｂ）に示すように絶縁樹脂を塗布す
る。この絶縁樹脂としては、感光性のエポキシ樹脂やポ
リイミド樹脂を使用することができる。次に、図７の工
程（Ｃ）に示すように乾燥処理を行った後、露光・現像
を行い第１非貫通孔１３６ａを形成する。加熱処理して
アルミニウム電極パッド３２に至る第１非貫通孔１３６
ａを有する第１絶縁層１３６を形成する。
【００３６】次に、図７の工程（Ｄ）に示すように、ア
ルミニウム電極パッド３２の表面にニッケルめっき層或
いはニッケルと銅との複合めっき層の析出を容易ならし
めるジンケート処理を施す。このジンケート処理として
は、例えば、半導体チップ３０を常温で１０〜３０秒
間、金属塩である酸化亜鉛と還元剤としての水酸化ナト
リウムの混合液中に浸漬することにより行うことができ
る。
ルミニウム電極パッド３２の表面にニッケルめっき層或
いはニッケルと銅との複合めっき層の析出を容易ならし
めるジンケート処理を施す。このジンケート処理として
は、例えば、半導体チップ３０を常温で１０〜３０秒
間、金属塩である酸化亜鉛と還元剤としての水酸化ナト
リウムの混合液中に浸漬することにより行うことができ
る。
【００３７】引き続き、図８の工程（Ｅ）に示すよう
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
【００３８】そして、図８の工程（Ｆ）に示すように、
該半導体チップ３０を、ニッケル−銅の複合めっき液に
浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍ
のニッケル−銅の複合めっき層４０を形成する。この複
合めっき層をニッケルが１〜６０重量％、残部を主とし
て銅とすることで、アルミニウム電極パッドに複合めっ
き層を形成できるようにするのに加えて、表面に銅めっ
きを容易に形成できるようにする。また、複合めっき層
の厚さを０．０１μｍ以上にすることで、表面に銅めっ
きを形成することが可能になる。他方、５μｍ以下にす
ることで、短時間で析出することができる。
該半導体チップ３０を、ニッケル−銅の複合めっき液に
浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍ
のニッケル−銅の複合めっき層４０を形成する。この複
合めっき層をニッケルが１〜６０重量％、残部を主とし
て銅とすることで、アルミニウム電極パッドに複合めっ
き層を形成できるようにするのに加えて、表面に銅めっ
きを容易に形成できるようにする。また、複合めっき層
の厚さを０．０１μｍ以上にすることで、表面に銅めっ
きを形成することが可能になる。他方、５μｍ以下にす
ることで、短時間で析出することができる。
【００３９】以下、図３〜図５を参照して上述した第１
実施形態と同様に、ビア１４２及び導体回路１４３を形
成し、該導体回路１４３上に第２絶縁層２３６の銅めっ
きポスト２３９を形成し、更に、銅めっきポスト２３９
に半田バンプ４４を形成する。
実施形態と同様に、ビア１４２及び導体回路１４３を形
成し、該導体回路１４３上に第２絶縁層２３６の銅めっ
きポスト２３９を形成し、更に、銅めっきポスト２３９
に半田バンプ４４を形成する。
【００４０】最後に、工程（Ｇ）に示すように、該レジ
スト層３６のバンプ４４側の表面全面、または、基板５
０側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹
脂からなる接着剤層２４８を形成する。
スト層３６のバンプ４４側の表面全面、または、基板５
０側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹
脂からなる接着剤層２４８を形成する。
【００４１】接着剤層４６は、有機系接着剤からなるこ
とが望ましく、有機系接着剤としては、エポキシ樹脂、
ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（Ｐ
ＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑
性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂と
の複合樹脂、ＢＴレジンから選ばれる少なくとも１種の
樹脂であることが望ましい。
とが望ましく、有機系接着剤としては、エポキシ樹脂、
ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（Ｐ
ＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑
性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂と
の複合樹脂、ＢＴレジンから選ばれる少なくとも１種の
樹脂であることが望ましい。
【００４２】有機系接着剤である未硬化樹脂の塗布方法
は、カーテンコータ、スピンコータ、ロールコータ、ス
プレーコート、スクリーン印刷などを使用できる。ま
た、接着剤層の形成は、接着剤シートをラミネートする
ことによってもできる。接着剤層の厚さは、５〜５０μ
m が望ましい。接着剤層は、取扱が容易になるため、予
備硬化（プレキュア）しておくことが好ましい。
は、カーテンコータ、スピンコータ、ロールコータ、ス
プレーコート、スクリーン印刷などを使用できる。ま
た、接着剤層の形成は、接着剤シートをラミネートする
ことによってもできる。接着剤層の厚さは、５〜５０μ
m が望ましい。接着剤層は、取扱が容易になるため、予
備硬化（プレキュア）しておくことが好ましい。
【００４３】工程（Ｈ）に示すように、半導体チップ３
０と基板５０とを、熱プレスを用いて加熱し加圧プレス
することにより、半導体チップ３０と基板５０とを接着
する。ここでは、先ず、加圧されることで、該半導体チ
ップ３０のバンプ４４が、該バンプ４４と基板５０のパ
ッド５２との間に介在している未硬化の接着剤（絶縁性
樹脂）を周囲に押し出し、該バンプ４４がパッド５２と
当接し両者の接続を取る。更に、加圧と同時に加熱され
ることで、接着剤層４６が硬化し、半導体チップ３０と
基板５０との間で強固な接着が行われる。なお、熱プレ
スとしては、真空熱プレスを用いることが好適である。
これにより図６を参照して上述した半導体チップ３０の
基板５０への取り付けが完成する。
０と基板５０とを、熱プレスを用いて加熱し加圧プレス
することにより、半導体チップ３０と基板５０とを接着
する。ここでは、先ず、加圧されることで、該半導体チ
ップ３０のバンプ４４が、該バンプ４４と基板５０のパ
ッド５２との間に介在している未硬化の接着剤（絶縁性
樹脂）を周囲に押し出し、該バンプ４４がパッド５２と
当接し両者の接続を取る。更に、加圧と同時に加熱され
ることで、接着剤層４６が硬化し、半導体チップ３０と
基板５０との間で強固な接着が行われる。なお、熱プレ
スとしては、真空熱プレスを用いることが好適である。
これにより図６を参照して上述した半導体チップ３０の
基板５０への取り付けが完成する。
【図１】本発明の第１実施形態に係る半導体チップの断
面図である。
面図である。
【図２】第１実施形態に係る半導体チップの製造工程図
である。
である。
【図３】第１実施形態に係る半導体チップの製造工程図
である。
である。
【図４】第１実施形態に係る半導体チップの製造工程図
である。
である。
【図５】第１実施形態に係る半導体チップの製造工程図
である。
である。
【図６】本発明の第２実施形態に係る半導体チップの断
面図である。
面図である。
【図７】第２実施形態に係る半導体チップの製造工程図
である。
である。
【図８】第２実施形態に係る半導体チップの製造工程図
である。
である。
【図９】従来技術に係る半導体チップの断面図である。
３０ 半導体チップ ３２ アルミニウム電極パッド ３４ パッシベーション膜 ３８ ニッケルめっき層 ４０ 複合めっき層 ４４ 半田バンプ ５０ 基板 ５２ パッド １３６ 第１絶縁層 １３６ａ 第１非貫通孔 １４２ ビア １４３ 導体回路 ２３６ 第２絶縁層 ２３６ａ 第２非貫通孔 ２３９ 銅めっきポスト
Claims (6)
- 【請求項１】 半導体チップの電極パッド側の表面に第
１の絶縁層と第２の絶縁層とが形成され、 前記第１の絶縁層には、第１の非貫通孔が設けられ、該
第１の非貫通孔には、前記電極パッドに接続されたビア
が形成され、また、前記第１の絶縁層の表面には当該ビ
アに接続される導体回路が形成され、 前記第２の絶縁層には、前記導体回路へ至る第２の非貫
通孔が設けられ、該第２の非貫通孔には、銅めっきが充
填されていることを特徴とする半導体チップ。 - 【請求項２】 前記電極パッドは、ジンケート処理され
たアルミニウム電極パッドであり、該電極パッドの上に
銅めっきからなる前記ビアが、ニッケルと銅の複合めっ
き層を介して形成されていることを特徴とする請求項１
記載の半導体チップ。 - 【請求項３】 以下の（１）〜（８）の工程を少なくと
も含む銅めっきポストが形成されてなる半導体チップの
製造方法。 （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップの前記複合
めっき層の表面に絶縁樹脂による第１の絶縁層を形成
し、次いで前記複合めっき層に至る第１の非貫通孔を形
成する工程、（３）前記第１の非貫通孔に銅めっきでビ
アを形成すると共に、第１絶縁層の表面に当該ビアに接
続された導体回路を形成する工程、（４）前記半導体チ
ップの無電解銅めっき層の表面に絶縁樹脂による第２絶
縁層を形成し、次いで前記導体回路に至る第２の非貫通
孔を形成する工程、（５）前記半導体チップのアルミニ
ウム電極パッド側の表面の全面に無電解銅めっき層を形
成する工程、（６）前記半導体チップの無電解銅めっき
層の表面に絶縁樹脂によるめっきレジスト層を形成し、
次いで前記第２の非貫通孔上の無電解銅めっき層に至る
開口を形成する工程、（７）電解めっきにより前記第２
の非貫通孔内に銅を充填し、銅めっきポストを形成する
工程、（８）前記めっきレジスト層を除去し、次いでエ
ッチング処理する工程、 - 【請求項４】 以下の（１）〜（８）の工程を少なくと
も含む銅めっきポストが形成されてなる半導体チップの
製造方法。 （１）前記半導体チップのアルミニウム電極パッドの表
面に絶縁樹脂による第１の絶縁層を形成し、次いで前記
アルミニウム電極パッドに至る第１の非貫通孔を形成す
る工程、（２）半導体チップのアルミニウム電極パッド
の表面にジンケート処理を施した後、ニッケルと銅の複
合めっき層を形成する工程、（３）前記第１の非貫通孔
に銅めっきでビアを形成すると共に、第１絶縁層の表面
に当該ビアに接続された導体回路を形成する工程、
（４）前記半導体チップの無電解銅めっき層の表面に絶
縁樹脂による第２絶縁層を形成し、次いで前記導体回路
に至る第２の非貫通孔を形成する工程、（５）前記半導
体チップのアルミニウム電極パッド側の表面の全面に無
電解銅めっき層を形成する工程、（６）前記半導体チッ
プの無電解銅めっき層の表面に絶縁樹脂によるめっきレ
ジスト層を形成し、次いで前記第２の非貫通孔上の無電
解銅めっき層に至る開口を形成する工程、（７）電解め
っきにより前記第２の非貫通孔内に銅を充填し、銅めっ
きポストを形成する工程、（８）前記めっきレジスト層
を除去し、次いでエッチング処理する工程、 - 【請求項５】 前記ニッケルと銅の複合めっき層が、ニ
ッケルが１〜６０重量％、残部が主として銅の複合めっ
きであり、厚さが０．０１〜５μｍであることを特徴と
する請求項３又は４に記載の半導体チップの製造方法。 - 【請求項６】 前記銅めっきポストは、高さが５〜２５
０μｍで、直径が２０〜３００μｍであることを特徴と
する請求項３〜５のいずれか１に記載の半導体チップの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000249575A JP2002064161A (ja) | 2000-08-21 | 2000-08-21 | 半導体チップ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000249575A JP2002064161A (ja) | 2000-08-21 | 2000-08-21 | 半導体チップ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009231084A Division JP4818417B2 (ja) | 2009-10-05 | 2009-10-05 | 半導体チップ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002064161A true JP2002064161A (ja) | 2002-02-28 |
Family
ID=18739299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000249575A Pending JP2002064161A (ja) | 2000-08-21 | 2000-08-21 | 半導体チップ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002064161A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064451A (ja) * | 2003-07-31 | 2005-03-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| KR100686986B1 (ko) | 2004-03-15 | 2007-02-26 | 야마하 가부시키가이샤 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| WO2007061062A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
| JP2007524249A (ja) * | 2004-02-26 | 2007-08-23 | シーメンス アクチエンゲゼルシヤフト | 電気的な構成要素と該構成要素の電気的な接続導体とを有するシステム並びに該システムを製造する方法 |
| JP2014033207A (ja) * | 2010-08-18 | 2014-02-20 | Murata Mfg Co Ltd | Ｅｓｄ保護デバイス |
| US8755196B2 (en) | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US8759691B2 (en) | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11176870A (ja) * | 1997-12-16 | 1999-07-02 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
| JP2000174052A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体チップの製造方法 |
-
2000
- 2000-08-21 JP JP2000249575A patent/JP2002064161A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11176870A (ja) * | 1997-12-16 | 1999-07-02 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
| JP2000174052A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体チップの製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064451A (ja) * | 2003-07-31 | 2005-03-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2007524249A (ja) * | 2004-02-26 | 2007-08-23 | シーメンス アクチエンゲゼルシヤフト | 電気的な構成要素と該構成要素の電気的な接続導体とを有するシステム並びに該システムを製造する方法 |
| KR100686986B1 (ko) | 2004-03-15 | 2007-02-26 | 야마하 가부시키가이샤 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| WO2007061062A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
| US8755196B2 (en) | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US8759691B2 (en) | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2014033207A (ja) * | 2010-08-18 | 2014-02-20 | Murata Mfg Co Ltd | Ｅｓｄ保護デバイス |
| US8912660B2 (en) | 2010-08-18 | 2014-12-16 | Murata Manufacturing Co., Ltd. | ESD protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1154471B1 (en) | Semiconductor chip with bump contacts | |
| US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO1997022146A1 (en) | Semiconductor package with multilayered circuit and semiconductor device | |
| JP3617072B2 (ja) | チップキャリア | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP4359257B2 (ja) | Ｂｇａパッケージおよびその製造方法 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| KR100644977B1 (ko) | 회로 장치의 제조 방법 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP4004196B2 (ja) | 半導体チップ | |
| JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3963620B2 (ja) | 半導体チップ及びその製造方法 | |
| JP4818417B2 (ja) | 半導体チップ及びその製造方法 | |
| JP2002064163A (ja) | 半導体チップ | |
| JP5003741B2 (ja) | 半導体チップ | |
| JP2010124005A (ja) | 半導体チップモジュール及び半導体チップモジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |