JPH0831871A - 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 - Google Patents

電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造

Info

Publication number
JPH0831871A
JPH0831871A JP6158818A JP15881894A JPH0831871A JP H0831871 A JPH0831871 A JP H0831871A JP 6158818 A JP6158818 A JP 6158818A JP 15881894 A JP15881894 A JP 15881894A JP H0831871 A JPH0831871 A JP H0831871A
Authority
JP
Japan
Prior art keywords
sealing film
interface sealing
electronic component
resin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6158818A
Other languages
English (en)
Inventor
Yoshinori Wakihara
義範 脇原
Hideo Yahashi
英郎 矢橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP6158818A priority Critical patent/JPH0831871A/ja
Publication of JPH0831871A publication Critical patent/JPH0831871A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 樹脂中におけるボイドの発生や熱膨張係数の
ばらつきを確実に防止し、接続部分の信頼性を向上でき
る電子部品の表面実装構造を提供すること。 【構成】 回路基板であるプリント配線板2側の接続パ
ッド5と、電子部品であるベアチップ1側の接続パッド
4とをはんだバンプ12を介して接続する際、両者1,
2の間に界面封止用フィルム3を介在させる。界面封止
用フィルム3は、熱可塑性樹脂中にフィラー6を均一に
分散してなるフィルム状基材7の所定位置に複数の貫通
孔8を形成したものである。各貫通孔8は、プリント配
線板2側の接続パッド5に対応している。この界面封止
用フィルム3を配置した状態でベアチップ1を熱圧着す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品を表面実装す
る際に使用される界面封止用フィルム、及びその界面封
止用フィルムを使用した電子部品の表面実装構造に関す
るものである。
【0002】
【従来の技術】従来、電子部品の一例であるベアチップ
は回路基板上に表面実装する技術として、例えばフリッ
プチップ法と呼ばれる技術が知られている。この方法
は、回路基板側の接続端子とベアチップ側の外部接続端
子とをバンプを介して接続するという高密度実装技術で
ある。
【0003】しかしながら、フリップチップ法には、ベ
アチップを構成する金属材料と回路基板を構成する材料
との熱膨張係数の差に起因して、特にバンプの部分に熱
ストレスが集中しやすいという欠点がある。このため、
位置ずれ等によって接続不良等が発生しやすく、接続部
分の信頼性の低下が免れなかった。
【0004】よって、従来においては、ベアチップを回
路基板に接続したうえで界面を樹脂で封止するという対
策が講じられていた。より詳細にいうと、ベアチップ底
面と回路基板上面との隙間にディスペンサで液状の熱硬
化樹脂を供給して、毛細管原理により樹脂を底面全体に
行きわたらせた後、供給した樹脂を熱硬化させていた。
また、バンプの金属材料の熱膨張係数と液状樹脂のそれ
とを合致させるために、通常、液状樹脂中にはフィラー
が添加されていた。
【0005】
【発明が解決しようとする課題】ところが、従来の表面
実装における界面封止方法には、次のような問題があっ
た。
【0006】第1に、バンプ数が多くなるほど液状樹脂
がベアチップの底面全体に行きわたりにくくなり、樹脂
中にボイドができやすいという問題があった。このた
め、熱変化の大きな環境下で使用すると、樹脂中にクラ
ックが発生して接続部分の信頼性が損なわれることが多
かった。
【0007】第2に、液状樹脂中に添加されているフィ
ラーは樹脂が熱硬化する間に樹脂の下部に沈澱し、フィ
ラーが所望する分布になりなくいという問題があった。
このため、樹脂中に熱膨張係数の大きい部分と小さい部
分とができ、部分的に熱膨張係数が整合しなくなること
があった。ゆえに、このような場合にも接続部分の信頼
性が損なわれる場合があった。
【0008】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、樹脂中におけるボイドの
発生や熱膨張係数のばらつきを確実に防止し、接続部分
の信頼性を向上させることができる電子部品を表面実装
する際に使用する封止用フィルム、及び電子部品の表面
実装構造を提供することにある。
【0009】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、回路基板側の外部接
続端子と電子部品側の外部接続端子とをバンプによって
接続する際に、前記回路基板と前記電子部品との間に配
置される界面封止用フィルムであって、熱可塑性樹脂中
にフィラーを所定の分布に分散した電子部品を表面実装
する際に使用する界面封止用フィルムをその要旨とす
る。
【0010】請求項2に記載の発明では、回路基板側の
接続端子と電子部品側の外部接続端子とをバンプを介し
て接続した電子部品の表面実装構造において、熱可塑性
樹脂中にフィラーが所定の分布に分散し、前記回路基板
側の接続端子に対応する複数の貫通孔が形成された界面
封止用フィルムが、前記回路基板と前記電子部品との間
に配置された状態で、前記電子部品を熱圧着されてなる
電子部品の表面実装構造をその要旨とする。
【0011】
【作用】請求項1に記載の発明の界面封止用フィルムは
回路基板の接続端子に対応する位置に貫通孔を形成すれ
ば、フィルム状基材の貫通孔の部分に接続端子同士を接
続するバンプが配置され、貫通孔以外の部分が樹脂で埋
め尽くされる。よって、液状樹脂を使用したときとは異
なり、バンプ数が多くなったときでも樹脂中にボイドが
できることはない。また、あらかじめ所望の分布でフィ
ラーが分散されており、しかも液状でない樹脂が電子部
品と回路基板との界面に供給されることから、フィラー
の分布が不所望の分布になることもない。
【0012】また、請求項2に記載の発明の表面実装構
造の場合、上記請求項1に記載の発明の作用に加え、上
記の界面封止用フィルムを介して電子部品が熱圧着され
ており、熱可塑性樹脂からなる前記界面封止用フィルム
が軟化することによって、樹脂が電子部品の底面になじ
み、電子部品と回路基板との界面が封止される。
【0013】
【実施例】以下、本発明をベアチップのフリップチップ
ボンディングに具体化した一実施例を図1〜図3に基づ
き詳細に説明する。まず最初に、ベアチップ1、プリン
ト配線板2及び界面封止用フィルム3の構成について簡
単に説明する。
【0014】図1にはベアチップ1、プリント配線板2
及び界面封止用フィルム3の実装前の状態が示されてお
り、図2にはそれらの実装後の状態が示されている。図
1,図3に示されるように、電子部品としてのベアチッ
プ1は、略正方形状をしたシリコンウェハ(10mm角,
厚さ約0.7mm)からなる。ベアチップ1の底面全域に
は、外部接続端子としての複数の接続パッド4が規則的
に配列されている。
【0015】回路基板としてのプリント配線板2の表面
には、接続端子としての円形状をした接続パッド5が規
則的に形成されている。接続パッド5の位置は、ベアチ
ップ1側の接続パッド4の位置に対応している。この実
施例では、前記接続パッド5は、銅張積層板等を出発材
料として通常のサブトラクティブプロセス等によって形
成されたものとなっている。
【0016】界面封止用フィルム3は、熱可塑性樹脂中
にフィラー6を均一に分散したフィルム状基材7の所定
位置に、断面円形状をした複数の貫通孔8を形成したも
のである。これらの貫通孔8の位置は、プリント配線板
2側の接続パッド5に対応している。貫通孔8の直径
は、プリント配線板2側の接続パッド5の直径よりもひ
とまわり小さくなっている。
【0017】熱可塑性樹脂としては、例えばPP(ポリ
プロピレン樹脂),PA(ポリアミド樹脂),PC(ポ
リカーボネート樹脂),PBT(飽和ポリエステル樹
脂),フッ素樹脂等が挙げられる。フィラー6として
は、例えば溶融性シリカや結晶性シリカ等の無機質フィ
ラーや有機質フィラーなどが挙げられる。
【0018】フィルム状基材7の厚さは20μm〜15
0μmがよく、さらには30μm〜120μmがよく、
特には50μm〜100μmがよい。この厚さが薄すぎ
ると、界面封止用フィルム3の形成が困難になったり、
取扱性が悪くなるおそれがある。一方。この厚さが厚す
ぎると、はんだバンプ12の形成に要するめっきの時間
が長くなり、生産効率が悪くなるおそれがある。
【0019】また、この樹脂の熱膨張係数は、一般的な
Pb−Sn系のはんだ合金の熱膨張係数(25〜30×
10-6/℃)と等しくなるように設定されている。ここ
で、界面封止用フィルム3の製造方法の一例を示す。ま
ず、片側面に離型剤層10を有するベースフィルム9を
用意し、その離型剤層10形成面に前記樹脂を均一に塗
布しかつ硬化させる。この状態の樹脂及びベースフィル
ム9に対して例えばレーザー等による孔あけを行い、所
定位置に貫通孔8を形成する。なお、フィルム状基材7
の変形や汚れ等を防止するため、使用時までベースフィ
ルム9を貼着しておくことが好ましい。
【0020】次に、上記の界面封止用フィルム3を使用
したベアチップ1のフリップチップボンディングについ
て順を追って説明する。図3(a)に示されるように、
各接続パッド5の位置と各貫通孔8の位置とが一致する
ように界面封止用フィルム3を位置合わせした後、圧着
ツール11を用いてプリント配線板2上に界面封止用フ
ィルム3を圧着する。
【0021】次に、図3(b)に示されるように、圧着
された界面封止用フィルム3からベースフィルム9を引
き剥がす。ベースフィルム9の除去により出現する界面
封止用フィルム3の表面は、圧力が付加されたことによ
って比較的フラットな状態になっている。
【0022】次に、図3(c)に示されるように、電解
はんだめっき浴を用いてめっきを行い、貫通孔8内に露
出している接続パッド5上にはんだめっきを析出させ
る。その結果、貫通孔8の内部に略円柱状のはんだパン
ブ12を形成する。この実施例では、はんだバンプ12
の上面を、界面封止用フィルム3の上面から突出させて
いる。この実施例のようにベアチップ1側にバンプがな
い場合には、前記はんだバンプ12の突出量が大きすぎ
ると、界面封止用フィルム3の上面とベアチップ1の底
面との間に隙間ができるおそれがある。一方、この突出
量が小さすぎると、ベアチップ1側の接続パッド4とは
んだバンプ12上面との接続が不完全になるおそれがあ
る。
【0023】次に、図3(d)に示されるように、各接
続パッド4の位置と各はんだバンプ12の位置とが一致
するようにベアチップ1を位置合わせした後、ベアチッ
プ1を界面封止用フィルム3の上面に配置する。そし
て、圧着ツール11でベアチップ1を上方向から加圧し
た状態で圧着ツール11に瞬間的に大電流を流すことに
よって、はんだバンプ12と接続パッド4とを熱圧着す
る。以上の手順を経ると、ベアチップ1側とプリント配
線板2側とがはんだバンプ12を介して電気的に接続さ
れ、フリップチップボンディングが完了する。
【0024】さて、この界面封止用フィルム3を使用し
て表面実装を行うと、フィルム状基材7の貫通孔8の部
分に接続パッド4,5同士を接続するはんだバンプ12
が配置され、貫通孔8以外の部分が熱可塑性樹脂で埋め
尽くされる。よって、液状樹脂を使用した従来のときと
は異なり、バンプ数が多くなったときでも樹脂中にボイ
ドができることはない。また、この界面封止用フィルム
3を使用した表面実装であると、あらかじめ均一にフィ
ラー6が分散され、しかも液状でない樹脂がベアチップ
1とプリント配線板2との界面に供給されることにな
る。よって、液状樹脂を用いる従来のときとは異なり、
フィラー6の分布が不均一になることがなく、熱膨張係
数のばらつきも確実に防止される。
【0025】さらに、界面封止用フィルム3を配置した
状態でベアチップ1を熱圧着すると、同時に熱可塑性樹
脂からなる界面封止用フィルム3が軟化する。その結
果、樹脂がベアチップ1の底面になじみ、ベアチップ1
とプリント配線板2との界面が確実に封止される。な
お、この場合の熱圧着は極めて短時間のうちに行われる
ものであるため、樹脂中においてフィラー6が沈澱する
心配もない。
【0026】以上のように本実施例によると、ボイドの
発生や熱膨張係数のばらつきが確実に防止されるため、
ベアチップ1とプリント配線板2との接続部分の信頼性
を向上させることができる。
【0027】実施例でははんだバンプ12の形状が略円
柱状になるため、ベアチップ1側の接続パッド4に対す
る接触面積が大きくなるという利点がある。また、めっ
きによってはんだバンプ12を形成しているため、貫通
孔8の内壁面とはんだバンプ12との間に隙間ができに
くいという利点がある。さらに、はんだバンプ12の上
面を界面封止用フィルム3の上面からわずかに突出させ
ているため、ベアチップ1側の接続パッド4との接触も
確実になものとなる。これらの事項も接続部分の信頼性
の向上に貢献している。
【0028】また、この表面実装方法によると、従来行
われていたディスペンサ等による液状樹脂供給工程が不
要になるため、全体の工程簡略化にもつながる。なお、
本発明は上記実施例のみに限定されることはなく、例え
ば次のように変更することが可能である。
【0029】(1) プリント配線板2の接続パッド5
は、実施例のようにサブトラクティブ法によって形成さ
れてものであっても、アディティブ法によって形成され
たものであってもよい。なお、アディティブ法によって
形成した場合には、絶縁層上面と銅めっき層(即ち、接
続パッド5)上面との段差を小さくすることができる。
このため、界面封止用フィルム3を圧着したときに、そ
の上面が極めてフラットな状態になるという利点があ
る。
【0030】(2) 図4に示されるように、ベアチッ
プ1側の接続パッド4にはんだバンプ13が形成されて
いる場合には、貫通孔8内へはんだバンプ12を形成す
る工程を省略することも可能である。このような方法で
あっても、実施例のときと同様の作用効果が得られる。
勿論、プリント配線板2側の接続パッド5にバンプを形
成しても構わない。
【0031】(3) 図5(a),図5(b)に示され
るように、貫通孔8内にあらかじめはんだバンプ12が
形成されている界面封止用フィルム14を使用してもよ
い。この場合、まず図5(a)のようにベースフィルム
9付きの界面封止用フィルム14を圧着ツール11で圧
着した後、ベースフィルム9を引き剥がす。次に、図5
(b)のようにバンプを備えていないベアチップ1を重
ね合わせた後、圧着ツール11でベアチップ1を熱圧着
する。
【0032】(4) 貫通孔8内に形成されるバンプは
必ずしもPb−Sn系のはんだバンプ12,13でなく
てもよく、例えばAu−SnやAu−Ge等のAu系の
はんだバンプ12,13としてもよい。また、前記のは
んだ以外にも、Al,Ag−Sn,Au等といった他の
金属からなるバンプとすることも可能である。
【0033】(5) ベアチップ1はシリコンチップに
限定されず、例えばガリウム砒素チップ等でもよい。ま
た、表面実装されるべき電子部品としては、上記のベア
チップ1の他にも、例えば底面に多数のバンプを有する
プラスティック製またはセラミックス製BGA等といっ
た半導体パッケージなどでもよい。
【0034】(6) 貫通孔8が形成されていない界面
封止用フィルムをプリント配線板2上に圧着した後に、
各接続パッド5に相当する位置に貫通孔8を形成すると
いう手順であってもよい。
【0035】(7) 貫通孔8内にはんだバンプ12,
13を形成する方法としては、実施例において例示した
電解めっき以外にも例えば無電解めっきであっもよい。
また、導電性金属を含むペーストを充填するなどという
方法も可能である。
【0036】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 (1) 請求項1において、片側面に離型剤層を有する
ベースフィルムの前記離型剤層形成面にフィルム状基材
を貼着させた界面封止用フィルム。この構成であると、
取扱性を向上できかつ汚れや変形等を防止できる。
【0037】(2) 各接続パッドの位置と各貫通孔の
位置とが一致するようにして、接続パッド群が形成され
た領域に請求項1の界面封止用フィルムを圧着した電子
部品搭載用回路基板。この基板であると、信頼性に優れ
たパッケージなどを容易にかつ確実に得ることができ
る。
【0038】なお、本明細書中において使用した技術用
語を次のように定義する。 「フィラー: 熱可塑性樹脂の熱膨張係数を下げること
を主目的として同樹脂中に添加される、溶融性シリカ、
結晶性シリカ等の無機質からなる微粒子をいうほか、有
機質からなる微粒子をもいう。」
【0039】
【発明の効果】以上詳述したように、請求項1,2に記
載の発明によれば、樹脂中におけるボイドの発生や熱膨
張係数のばらつきが確実に防止されるため、電子部品と
回路基板との接続部分の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図1】 実施例において、ベアチップ、界面封止用フ
ィルム及びプリント配線板の実装前の状態を示す斜視図
である。
【図2】 同じく、ベアチップ等の実装後の状態を示す
斜視図である。
【図3】 (a)〜(d)は、同じく実装手順を示す部
分概略断面図である。
【図4】 別例1を示す部分概略断面図である。
【図5】 別例2を示す部分概略断面図である。
【符号の説明】
1…電子部品としてのベアチップ、2…回路基板として
のプリント配線板、3,14…界面封止用フィルム、
4,5…外部接続端子としての接続パッド、6…フィラ
ー、7…フィルム状基材、8…貫通孔、12…バンプと
してのはんだバンプ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】回路基板側の外部接続端子と電子部品側の
    外部接続端子とをバンプによって接続する際に、前記回
    路基板と前記電子部品との間に配置される界面封止用フ
    ィルムであって、熱可塑性樹脂中にフィラーを所定の分
    布に分散した電子部品を表面実装する際に使用する界面
    封止用フィルム。
  2. 【請求項2】回路基板側の接続端子と電子部品側の外部
    接続端子とをバンプを介して接続した電子部品の表面実
    装構造において、熱可塑性樹脂中にフィラーが所定の分
    布に分散し、前記回路基板側の接続端子に対応する複数
    の貫通孔が形成された界面封止用フィルムが、前記回路
    基板と前記電子部品との間に配置された状態で、前記電
    子部品を熱圧着されてなる電子部品の表面実装構造。
JP6158818A 1994-07-11 1994-07-11 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 Pending JPH0831871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6158818A JPH0831871A (ja) 1994-07-11 1994-07-11 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6158818A JPH0831871A (ja) 1994-07-11 1994-07-11 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造

Publications (1)

Publication Number Publication Date
JPH0831871A true JPH0831871A (ja) 1996-02-02

Family

ID=15680045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6158818A Pending JPH0831871A (ja) 1994-07-11 1994-07-11 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造

Country Status (1)

Country Link
JP (1) JPH0831871A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007419A1 (fr) * 1998-07-29 2000-02-10 Sony Chemicals Corp. Procede de production d'un substrat souple
US6486001B1 (en) * 1999-03-10 2002-11-26 Kabushiki Kaisha Toshiba Fabricating method of semiconductor device
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
US6531343B1 (en) 1997-12-30 2003-03-11 International Business Machines Corporation Method of encapsulating a circuit assembly
JP2007005340A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 半導体装置、回路基板及び半導体装置の製造方法
JP2012204570A (ja) * 2011-03-25 2012-10-22 Hitachi Plant Technologies Ltd プリント基板の製造装置および製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531343B1 (en) 1997-12-30 2003-03-11 International Business Machines Corporation Method of encapsulating a circuit assembly
WO2000007419A1 (fr) * 1998-07-29 2000-02-10 Sony Chemicals Corp. Procede de production d'un substrat souple
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6643923B1 (en) 1998-07-29 2003-11-11 Sony Chemicals Corp. Processes for manufacturing flexible wiring boards
US6848176B2 (en) 1998-07-29 2005-02-01 Sony Chemicals Corporation Process for manufacturing flexible wiring boards
US7053312B2 (en) 1998-07-29 2006-05-30 Sony Corporation Flexible wiring boards
US6486001B1 (en) * 1999-03-10 2002-11-26 Kabushiki Kaisha Toshiba Fabricating method of semiconductor device
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP2007005340A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 半導体装置、回路基板及び半導体装置の製造方法
JP2012204570A (ja) * 2011-03-25 2012-10-22 Hitachi Plant Technologies Ltd プリント基板の製造装置および製造方法

Similar Documents

Publication Publication Date Title
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP2008205321A (ja) 電子部品および電子装置の製造方法
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
US7119000B2 (en) Method of manufacturing semiconductor device
JP2000277649A (ja) 半導体装置及びその製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2870533B1 (ja) 半導体装置およびその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP3006957B2 (ja) 半導体装置の実装体
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JPH11224918A (ja) 半導体装置及びその製造方法
JP3721986B2 (ja) 半導体装置及びその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP2000100868A (ja) 半導体装置およびその製造方法
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JPH11274235A (ja) 半導体装置およびその製造方法
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP2966354B2 (ja) 半導体装置の実装方法