JPH10189655A - 配線基板、半導体装置及び電子部品の実装方法 - Google Patents

配線基板、半導体装置及び電子部品の実装方法

Info

Publication number
JPH10189655A
JPH10189655A JP35502996A JP35502996A JPH10189655A JP H10189655 A JPH10189655 A JP H10189655A JP 35502996 A JP35502996 A JP 35502996A JP 35502996 A JP35502996 A JP 35502996A JP H10189655 A JPH10189655 A JP H10189655A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
land
lands
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35502996A
Other languages
English (en)
Inventor
Koukou Yoshino
功高 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35502996A priority Critical patent/JPH10189655A/ja
Publication of JPH10189655A publication Critical patent/JPH10189655A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】電子部品の突起電極を、回路基板の対応するラ
ンドに接合する際、突起電極がランド上を滑つて対応す
るランドに対して位置ずれするおそれがあつた。 【解決手段】回路面上に電極が配設された電子部品の当
該電極に突起電極を形成し、電子部品の電極に対応させ
てランドが配設されると共に、当該ランドに穴が形成さ
れた回路基板を作製し、電子部品の突起電極を配線基板
の対応するランドに形成された穴に位置決めマウントし
た後、電子部品を配線基板に対して熱圧着することによ
り電子部品の突起電極を配線基板の対応するランドに接
合する。これにより、熱圧着時、配線基板のランドに形
成された穴で電子部品の対応する突起電極を受けること
ができるので、電子部品の突起電極がランド上を滑つて
対応するランドに対して位置ずれすることを確実に防止
することができる。かくして信頼性を向上し得る配線基
板、半導体装置及び電子部品の実装方法を実現すること
ができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図８） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図７） （１）実施例（図１〜図４） （２）他の実施例（図５〜図７） 発明の効果
【０００２】
【発明の属する技術分野】本発明は配線基板、半導体装
置及び電子部品の実装方法に関し、例えば一方の面に電
子部品が実装される配線基板、配線基板の一方の面に電
子部品が実装されてなる半導体装置及び電子部品の実装
方法に適用して好適なものである。
【０００３】
【従来の技術】従来、図８（Ａ）及び（Ｂ）に示すよう
に、この種の半導体装置１は、半導体素子２の回路面２
Ａに形成された複数の電極（以下、これをパツドと呼
ぶ）３上にそれぞれ形成された金属めつき等でなるバン
プ４と、半導体素子２の各パツド３にそれぞれ対応させ
て各ランド５が配設された配線基板６の対応する各ラン
ド５とが異方性導電膜７を介して電気的に接合されるこ
とにより、半導体素子１と配線基板６とが電気的に接続
されて構成されている。この場合、異方性導電膜７は、
半導体素子２の各バンプ４と配線基板６の各ランド５と
の接続部分を保護すると共に、半導体素子２と配線基板
６とを一体に保持するようになされている。
【０００４】このように半導体素子２の各バンプ４と配
線基板６の対応する各ランド５とを異方性導電膜７を介
して電気的に接続する方法としてフリツプチツプ実装法
が知られている。すなわちフリツプチツプ実装法は、半
導体素子２の各バンプ４と対応するように配線基板６の
一方の面６Ａに配設された複数のランド５に、異方性導
電膜７を介して半導体素子２の各バンプ４を位置合わせ
した状態でマウントした後、半導体素子２を配線基板６
に対して熱圧着することにより、半導体素子２と配線基
板６とを電気的に接続するものである。
【０００５】
【発明が解決しようとする課題】ところでこのようなフ
リツプチツプ実装法において、半導体素子２の各バンプ
４を配線基板６の対応する各ランド５に電気的に接合さ
せるために、半導体素子２を配線基板６に対して熱圧着
する際、配線基板６の各ランド５の中心に対して垂直か
つ一定の圧力を印加する必要がある。
【０００６】ところが熱圧着時に配線基板６に対して半
導体素子２が傾いていたり、半導体素子２に対する圧力
のかけ方、又は半導体素子２のバンプ４の形状次第で
は、熱圧着時に半導体素子２の各突起電極４がランド５
上を滑つて対応するランド５に対して位置ずれするおそ
れがあつた。このため半導体素子２の配線基板６に対す
る電気的な接続の信頼性が大幅に低下するおそれがあつ
た。
【０００７】本発明は以上の点を考慮してなされたもの
で、電子部品の電極を対応するランドに確実に接合する
ことにより、信頼性を向上し得る配線基板、半導体装置
及び電子部品の実装方法を提案しようとするものであ
る。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電子部品の電極を絶縁基板の対応
するランドに突起電極を介して接合するようにして電子
部品を実装する際、電子部品の突起電極を受けて電子部
品の電極を絶縁基板の対応するランドに接合する穴をラ
ンドに形成するようにした。本発明によれば、電子部品
を実装する際、電子部品の突起電極をランドに形成され
た穴で受けることができるので、電子部品の突起電極が
ランド上を滑つて対応するランドに対して位置ずれする
ことを確実に防止することができる。
【０００９】また本発明においては、回路面上に電極が
配設された電子部品の当該電極に突起電極を形成し、電
子部品の電極に対応させてランドが配設されると共に、
ランドに穴が形成された配線基板を作製し、電子部品の
突起電極を配線基板の対応するランドに形成された穴に
位置決めマウントした後、電子部品を配線基板に対して
熱圧着することにより電子部品の電極を配線基板の対応
するランドに接合する。本発明によれば、熱圧着時、配
線基板のランドに形成された穴で電子部品の対応する突
起電極を受けることができるので、電子部品の突起電極
がランド上を滑つて対応するランドに対して位置ずれす
ることを確実に防止することができる。
【００１０】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【００１１】（１）実施例 図１において、１０は全体として半導体装置を示し、こ
の半導体装置１０は、電子部品としての半導体素子１１
の回路面１１Ａに電極として形成された複数のパツド１
２上に、それぞれ突起電極として形成された例えばＡｕ
でなるバンプ１３を、配線基板１４の対応する各ランド
１５にそれぞれ形成された穴１６で受けて半導体素子１
１の各バンプ１３と配線基板１４の対応する各ランド１
５とを物理的及び電気的に接合することにより、半導体
チツプ１１と配線基板１４とが電気的に接続されて構成
されている。
【００１２】また半導体素子１１の回路面１１Ａと配線
基板１４の一方の面１４Ａとの間には、絶縁性樹脂部材
として例えばエポキシ系の樹脂でなる絶縁性樹脂膜１７
が封止されており、半導体素子１１の各パツド１２と配
線基板１４の対応する各ランド１５との接続部を保護す
るようになされている。この絶縁性樹脂膜１７は、半導
体素子１１の各パツド１２と配線基板１４の対応する各
ランド１５とをそれぞれ覆うような大きさに選定されて
いる。
【００１３】図２に示すように、配線基板１４は、所定
の導体パターンを形成する配線ライン（図示せず）と、
半導体素子１１の回路面１１Ａに形成された電極１２に
それぞれ対応したランド１５とが一方の面１４Ａに形成
された絶縁基板でなり、半導体素子１１の各電極１２を
絶縁基板の対応するランド１５にバンプ１３を介して接
合するようにして半導体素子１１を実装するようになさ
れている。
【００１４】ここで図３に示すように、配線基板１４に
配設された各ランド１５にそれぞれ形成された各穴１６
は、当該穴１６の開口部において半導体素子１１の各バ
ンプ１３の径ｒ１よりも大きな径ｒ２を有し、半導体素
子１１の各バンプ１３を対応する各ランド１５の各穴１
６で受けた際に、各バンプ１３が各穴１６の内部におい
て各穴１６の銅めつきされた側壁部１６Ａに接触し得る
ようにテーパ状に形成されており、これにより半導体素
子１１の各バンプ１３を対応する各ランド１５に物理的
及び電気的に接合し得るようになされている。また各ラ
ンド１５に形成された各穴１６は、例えばフオトリソグ
ラフイ技術によつて形成される。
【００１５】ここで実際上、半導体素子１１は、図４
（Ａ）〜図４（Ｄ）に示す手順によつて配線基板１４に
実装される。すなわち、まず回路面１１Ａ上に電極１２
が配設された半導体素子１１の当該電極１２にそれぞれ
バンプ１３を形成し、半導体素子１１の各バンプ１３に
対応させて一方の面１４Ａにそれぞれ銅めつきされた穴
１６が形成されたランド１５が配設されてなる配線基板
１４を作製した後、配線基板１４の他方の面１４Ｂを所
定の支持装置２０によつて支持した状態で、配線基板１
４の一方の面１４Ａに各ランド１５を覆うように絶縁性
樹脂膜１７を仮付けする（図４（Ａ））。
【００１６】続いて半導体素子１１の回路面１１Ａと対
向する面１１Ｂを所定の吸着装置（図示せず）で吸着
し、半導体素子１１の回路面１１Ａを配線基板１４の一
方の面１４Ａに対向させると共に、半導体素子１１を絶
縁性樹脂膜１７に位置決めマウントした後、加熱ヘツド
を有するツール２１を用いて所定の圧着温度、所定の圧
着時間及び所定の圧力で半導体素子１１を絶縁性樹脂膜
１７に対して熱圧着する（図４（Ｂ））ことにより、半
導体素子１１の各バンプ１３を配線基板１４の対応する
各ランド１５の各穴１６に物理的及び電気的に接合する
（図４（Ｃ））。ここで熱圧着時、半導体素子１１の各
バンプ１３は、絶縁性樹脂膜１７を突き破つて対応する
ランド１５の各穴１６の側壁部１６Ａに直接接合する。
かくして半導体素子１１を配線基板１４に実装すること
ができる。
【００１７】以上の構成において、この半導体装置１で
は、半導体素子１１を絶縁性樹脂膜１７に対して熱圧着
した際、半導体素子１１の各バンプ１３を、配線基板１
４の対応する各ランド１５に形成された各穴１６で受け
るので、半導体素子１１が配線基板１４に対して傾斜し
ていたり、半導体素子１１の各バンプ１３に対する圧力
のかけ方が均一でない場合でも、半導体素子１１の各バ
ンプ１３が絶縁性樹脂膜１７上を滑つて対応するランド
１５に対して位置ずれすることを確実に防止することが
できる。従つてこの半導体装置１では、半導体素子１１
の各バンプ１３を配線基板１４の対応する各ランド１６
に確実に物理的及び電気的に接合させることができる。
【００１８】以上の構成によれば、回路面１１Ａ上に電
極１２が配設された半導体素子１１の当該電極１２にそ
れぞれバンプ１３を形成し、半導体素子１１の各パツド
１３に対応させてランド１６が配設されると共に、当該
各ランド１６に銅めつきされたテーパ状の穴１６が形成
された配線基板１４を作製し、半導体素子１１を絶縁性
樹脂部材１７に位置決めマウントすると共に、半導体素
子１１を所定の圧着温度、所定の圧着時間及び所定の圧
力で絶縁性樹脂部材１７に対して熱圧着して半導体素子
１１の各パツド１３を配線基板１４の対応する各ランド
１５に形成された各穴１６に接合するようにしたことに
より、半導体素子１１が配線基板１４に対して傾斜して
いたり、半導体素子１１の各バンプ１３に対する圧力の
かけ方が均一でない場合でも、熱圧着時に半導体素子１
１の各バンプ１３が絶縁性樹脂膜１７上を滑つて対応す
るランド１５に対して位置ずれすることを確実に防止す
ることができるので、半導体素子１１の各バンプ１３を
配線基板１４の対応する各ランド１５に確実に物理的及
び電気的に接合させることができる。かくして信頼性を
向上し得る配線基板１４、半導体装置１０及び半導体素
子１１の実装方法を実現することができる。
【００１９】（２）他の実施例 なお上述の実施例においては、配線基板１４の各ランド
１５を覆うように絶縁性樹脂膜１７を仮付けした後、半
導体素子１１の各バンプ１３を絶縁性樹脂膜１７に位置
決めマウントとすると共に、半導体素子１１を絶縁性樹
脂部材１７に対して熱圧着することにより半導体素子１
１の各バンプ１３を配線基板１４の対応する各ランド１
５の各穴１６に物理的及び電気的に接合した場合につい
て述べたが、本発明はこれに限らず、図４との対応部分
に同一符号を付した図５に示す手順で半導体素子１１を
配線基板１４に実装するようにしてもよい。
【００２０】すなわち、まず回路面１１Ａ上に電極１２
が配設された半導体素子１１の当該電極１２にそれぞれ
バンプ１３を形成し、半導体素子１１の各バンプ１３に
対応させて一方の面１４Ａにそれぞれ銅めつきされた穴
１６が形成されたランド１５が配設されてなる配線基板
１４を作製した後、半導体素子１１の回路面１１Ａと対
向する面１１Ｂを所定の吸着装置３１で吸着し、半導体
素子１１の回路面１１Ａを配線基板１４の一方の面１４
Ａに対向させる（図５（Ａ））。
【００２１】続いて半導体素子１１の各バンプ１３を配
線基板１４の対応する各ランド１５の各穴１６に位置決
めマウントした後、ツール２１を用いて所定の圧着温
度、所定の圧着時間及び所定の圧力で半導体素子１１を
配線基板１４に対して圧着することにより、半導体素子
１１の各電極１２を配線基板１４の対応する各ランド１
５に物理的及び電気的に接合させる（図５（Ｂ））。こ
の後、半導体素子１１の回路面１１Ａと配線基板１４の
一方の面１４Ａとの間に絶縁性樹脂２２を絶縁性樹脂部
材として封入することにより、半導体素子１１の各バン
プ１３と配線基板１４の対応する各ランド１５との接続
部を保護する（図５（Ｃ））。
【００２２】これにより、熱圧着時、半導体素子１１の
各バンプ１３が各ランド１５上を滑つて対応するランド
１５に対して位置ずれすることを確実に防止することが
できるので、半導体素子１１の各バンプ１３を配線基板
１４の対応する各ランド１５に確実に接合させることが
できる。また半導体素子１１の各電極１２を配線基板１
４の対応するランド１５に接合した後に半導体素子１１
の回路面１１Ａと配線基板１４の一方の面１４Ａとの間
に絶縁性樹脂２２を封入するので、半導体素子１１の動
作を検査することができ、これにより、半導体素子１１
が故障している場合でも、半導体素子１１のリワークを
容易に行うことができる。かくして半導体装置１の信頼
性を一段と向上させることができる。
【００２３】また上述の実施例においては、配線基板１
４の各ランド１５を覆うように絶縁性樹脂膜１７を仮付
けした後、半導体素子１１の各バンプ１３を絶縁性樹脂
膜１７に位置決めマウントとすると共に、半導体素子１
１を絶縁性樹脂部材１７に対して熱圧着することにより
半導体素子１１の各バンプ１３を配線基板１４の対応す
る各ランド１５の各穴１６に物理的及び電気的に接合し
た場合について述べたが、本発明はこれに限らず、図１
との対応部分に同一符号を付した図６に示すように、半
導体素子１１の各バンプ１３を異方性導電膜４０を介し
て配線基板１４の対応する各ランド１５に電気的に接合
させるようにしてもよい。
【００２４】ここで異方性導電膜４０を用いて半導体素
子１１を配線基板１４に実装する手順を図７（Ａ）〜図
７（Ｃ）に示す。まず回路面１１Ａ上に電極１２が配設
された半導体素子１１の当該電極１２にそれぞれバンプ
１３を形成し、半導体素子１１の各バンプ１３に対応さ
せて一方の面１４Ａにそれぞれ銅めつきされた穴１６が
形成されたランド１５が配設されてなる配線基板１４を
作製した後、配線基板１４の他方の面１４Ｂを所定の支
持装置２０によつて支持した状態で、配線基板１４の一
方の面１４Ａに各ランド１５を覆うように異方性導電膜
４０を仮付けする（図７（Ａ））。
【００２５】続いて半導体素子１１の回路面１１Ａと対
向する面１１Ｂを所定の吸着装置で吸着すると共に、半
導体素子１１の回路面１１Ａを配線基板１４の一方の面
１４Ａに対向させた後、半導体素子１１を異方性導電膜
４０に位置決めマウントすると共に、ツール２１を用い
て所定の圧着温度、所定の圧着時間及び所定の圧力で半
導体素子１１を異方性導電膜４０に対して熱圧着する
（図７（Ｂ））ことにより、半導体素子１１の各パツド
に異方性導電膜４０を介して配線基板１４の対応する各
ランド１５に電気的に接合する（図７（Ｃ））。これに
より異方性導電膜４０を用いた半導体装置４１を得るこ
とができる。これにより、熱圧着時、半導体素子１１の
各バンプ１３が異方性導電膜４０上を滑つて対応するラ
ンド１５に対して位置ずれすることを確実に防止するこ
とができるので、半導体素子１１の各バンプ１３を配線
基板１４の対応する各ランド１５に確実に接合させるこ
とができる。
【００２６】ここで熱圧着時、異方性導電膜４０は各バ
ンプ１３によつて押されて各バンプ１３と共に対応する
各ランド１５の各穴１６に押し込まれ、これにより異方
性導電膜４０はバンプ１３と穴１６の側壁部１６Ａとの
間に挟まれた状態となる。この場合、半導体素子１１の
各バンプ１３は、異方性導電膜４０中に存在する導電性
粒子４０Ａを介して配線基板１４の対応する各ランド１
５の各穴１６に電気的に接合される。また異方性導電膜
４０は半導体素子１１と配線基板１４とを一体に保持す
る。
【００２７】さらに上述の実施例においては、各ランド
１５に形成した各穴１６に銅めつきを施した場合につい
て述べたが、本発明はこれに限らず、導電性を有するも
のであれば他の金属でめつきしても上述の実施例と同様
の効果を得ることができる。
【００２８】さらに上述の実施例においては、各ランド
１５に形成した各穴１６の形状をテーパ状に形成した場
合について述べたが、本発明はこれに限らず、要は半導
体素子１１の各バンプ１３を、配線基板１４の対応する
各ランド１５に形成された各穴１６に接合できれば、こ
の他種々の形状に形成してもよい。
【００２９】さらに上述の実施例においては、フオトリ
ソグラフイ技術を用いて各ランド１５に各穴１６を形成
した場合について述べたが、本発明はこれに限らず、レ
ーザ等を用いて各ランド１５に各穴１６を形成するよう
にしてもよい。
【００３０】
【発明の効果】上述のように本発明によれば、電子部品
の突起電極を受けて電子部品の電極を絶縁基板の対応す
るランドに接合する穴をランドに形成することにより、
電子部品を実装する際、電子部品の突起電極をランドに
形成された穴で受けることができるので、電子部品の突
起電極がランド上を滑つて対応するランドに対して位置
ずれすることを確実に防止することができる。かくして
信頼性を向上し得る配線基板を実現することができる。
【００３１】また本発明によれば、回路面上に電極が配
設された電子部品の当該電極に突起電極を形成し、電子
部品の電極に対応させてランドが配設されると共に、ラ
ンドに穴が形成された配線基板を作製し、電子部品の突
起電極を配線基板の対応するランドに形成された穴に位
置決めマウントした後、電子部品を配線基板に対して熱
圧着して電子部品の電極を配線基板の対応するランドに
接合することにより、熱圧着時、配線基板のランドに形
成された穴で電子部品の対応する突起電極を受けること
ができるので、電子部品の突起電極がランド上を滑つて
対応するランドに対して位置ずれすることを確実に防止
することができる。かくして信頼性を向上し得る半導体
装置及び電子部品の実装方法を実現することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例を示す略線
的断面図である。
【図２】本発明による半導体装置の一実施例を示す略線
的斜視図である。
【図３】ランドの構成を示す略線的断面図である。
【図４】実施例による半導体素子の実装手順の説明に供
する略線的断面図である。
【図５】他の実施例による半導体素子の実装手順の説明
に供する略線的断面図である。
【図６】他の実施例による半導体装置の構成を示す略線
的断面図である。
【図７】他の実施例による半導体素子の実装手順の説明
に供する略線的断面図である。
【図８】従来の半導体装置の構成を示す略線的断面図
（Ａ）及び略線的斜視図（Ｂ）である。
【符号の説明】
１０、４１……半導体装置、１１……半導体素子、１２
……パツド、１３……バンプ、１４……配線基板、１５
……ランド、１６……穴、１６Ａ……側壁部、１７……
絶縁性樹脂膜、２０……支持装置、２１……ツール、２
２……絶縁性樹脂、３１……吸着装置、４０……異方性
導電膜。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】所定の導体パターンを形成する配線ライン
    と、電子部品の回路面に形成された電極にそれぞれ対応
    したランドとが一方の面に形成された絶縁基板でなり、
    上記電子部品の上記電極を上記絶縁基板の対応する上記
    ランドに突起電極を介して接合するようにして上記電子
    部品を実装する配線基板において、 上記電子部品の上記電極を上記絶縁基板の対応する上記
    ランドに上記突起電極を介して接合するようにして上記
    電子部品を実装する際、上記電子部品の上記突起電極を
    受けて上記電子部品の上記電極を対応する上記ランドに
    接合する穴が形成された上記ランドを具えることを特徴
    とする配線基板。
  2. 【請求項２】上記ランドに形成された上記穴は、金属め
    つきされていることを特徴とする請求項１に記載の配線
    基板。
  3. 【請求項３】上記ランドに形成された上記穴は、テーパ
    状に形成されていることを特徴とする請求項１に記載の
    配線基板。
  4. 【請求項４】回路面上に配設された電極に突起電極が形
    成された電子部品と、 上記電子部品の上記電極に対応させてランドが配設され
    ると共に、上記ランドに形成された穴で上記電子部品の
    上記突起電極を受けて上記電子部品の上記電極を対応す
    る上記ランドに接合する配線基板とを具えることを特徴
    とする半導体装置。
  5. 【請求項５】上記電子部品の上記回路面と上記配線基板
    の上記ランドが配設された面との間を封止する絶縁性樹
    脂部材を具えることを特徴とする請求項４に記載の半導
    体装置。
  6. 【請求項６】上記電子部品の上記電極に形成された上記
    突起電極を上記配線基板の対応する上記ランドに接合す
    ると共に、上記電子部品と上記配線基板とを一体に保持
    する異方性導電部材を具えることを特徴とする請求項４
    に記載の半導体装置。
  7. 【請求項７】上記ランドに形成された上記穴は、金属め
    つきされていることを特徴とする請求項４に記載の半導
    体装置。
  8. 【請求項８】上記ランドに形成された上記穴は、テーパ
    状に形成されていることを特徴とする請求項４に記載の
    半導体装置。
  9. 【請求項９】回路面上に電極が配設された電子部品の当
    該電極に突起電極を形成し、上記電子部品の上記電極に
    対応させてランドが配設されると共に、上記ランドに穴
    が形成された配線基板を作製する第１の工程と、 上記電子部品の上記突起電極を上記配線基板の対応する
    上記ランドに形成された上記穴に位置決めマウントした
    後、上記電子部品を上記配線基板に対して熱圧着するこ
    とにより、上記電子部品の上記電極を上記配線基板の対
    応する上記ランドに接合する第２の工程とを具えること
    を特徴とする電子部品の実装方法。
  10. 【請求項１０】上記第２の工程は、 上記配線基板に配設された上記ランドを覆うように絶縁
    性樹脂部材を仮付けした後、上記電子部品の上記電極を
    上記絶縁性樹脂部材に位置決めマウントすると共に、上
    記電子部品を上記絶縁性樹脂部材に対して熱圧着するこ
    とにより、上記電子部品の上記電極を上記配線基板の対
    応する上記ランドに接合することを特徴とする請求項９
    に記載の電子部品の実装方法。
  11. 【請求項１１】上記電子部品の上記回路面と上記配線基
    板の上記ランドが形成された面との間を絶縁性樹脂部材
    によつて封止する第３の工程を具えることを特徴とする
    請求項９に記載の電子部品の実装方法。
  12. 【請求項１２】上記第２の工程は、 上記配線基板に配設された上記ランドを覆うように異方
    性導電部材を仮付けした後、上記電子部品を上記異方性
    導電部材に位置決めマウントすると共に、上記電子部品
    を上記異方性導電部材に対して熱圧着することにより、
    上記電子部品の上記電極を上記異方性導電部材を介して
    上記配線基板の対応する上記ランドに接合することを特
    徴とする請求項９に記載の電子部品の実装方法。
  13. 【請求項１３】上記第１の工程は、 上記ランドに形成された上記穴に、金属めつきを施すよ
    うにしたことを特徴とする請求項９に記載の電子部品の
    実装方法。
  14. 【請求項１４】上記第１の工程は、 上記ランドに形成される上記穴をテーパ状に形成するこ
    とを特徴とする請求項９に記載の電子部品の実装方法。
JP35502996A 1996-12-20 1996-12-20 配線基板、半導体装置及び電子部品の実装方法 Pending JPH10189655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35502996A JPH10189655A (ja) 1996-12-20 1996-12-20 配線基板、半導体装置及び電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35502996A JPH10189655A (ja) 1996-12-20 1996-12-20 配線基板、半導体装置及び電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH10189655A true JPH10189655A (ja) 1998-07-21

Family

ID=18441502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35502996A Pending JPH10189655A (ja) 1996-12-20 1996-12-20 配線基板、半導体装置及び電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH10189655A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007019430A (ja) * 2005-07-11 2007-01-25 Sharp Corp 半導体装置
JP2008270382A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd チップモジュール、メモリカードおよびチップモジュールの製造方法
WO2009057614A1 (ja) * 2007-10-31 2009-05-07 Nec Corporation 電子装置及びその製造方法、並びに実装基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2007019430A (ja) * 2005-07-11 2007-01-25 Sharp Corp 半導体装置
JP4680703B2 (ja) * 2005-07-11 2011-05-11 シャープ株式会社 半導体装置
JP2008270382A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd チップモジュール、メモリカードおよびチップモジュールの製造方法
WO2009057614A1 (ja) * 2007-10-31 2009-05-07 Nec Corporation 電子装置及びその製造方法、並びに実装基板
JP5604873B2 (ja) * 2007-10-31 2014-10-15 日本電気株式会社 電子装置の製造方法

Similar Documents

Publication Publication Date Title
US6218214B1 (en) Integrated circuit package for flip chip and method of forming same
US20040164396A1 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH10275966A (ja) プリント配線板及びその製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP2000022300A (ja) 配線基板および電子ユニット
JP4123321B2 (ja) 配線基板の接合方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
KR100516815B1 (ko) 반도체장치
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JP3676590B2 (ja) 半導体装置
JPH11224918A (ja) 半導体装置及びその製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JPH07106466A (ja) マルチチップモジュール搭載用プリント配線基板
JP3676591B2 (ja) 半導体装置
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ
JPH0677285A (ja) Ｉｃ素子の実装方法
JPH06334059A (ja) 半導体搭載用基板及びその製造方法