JP2000332055A - フリップチップ実装構造及び実装方法 - Google Patents
フリップチップ実装構造及び実装方法Info
- Publication number
- JP2000332055A JP2000332055A JP13555899A JP13555899A JP2000332055A JP 2000332055 A JP2000332055 A JP 2000332055A JP 13555899 A JP13555899 A JP 13555899A JP 13555899 A JP13555899 A JP 13555899A JP 2000332055 A JP2000332055 A JP 2000332055A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- chip
- support member
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】センターパッド配列形態の半導体チップと回路
基板とのＡＦＣ（異方性導電接着材料）による電気的接
続に関し、加圧時において半導体チップの主表面と回路
基板との対向面が、実質平行になるように保持する高信
頼性のフリップチップ実装構造及び実装方法を提供す
る。 【解決手段】半導体チップ１は、複数のアルミパッド２
及び突起電極３が設けられている主表面を回路基板７と
対向させ、回路基板７の電極パターン６と半導体チップ
１の所定の突起電極３を対応させＡＣＦ５を介して電気
的に接続される。突起電極３がセンターパッド配列形態
を含むときのフリップチップ実装構造であって、この半
導体チップ１と回路基板７との対向領域内にＡＦＣ５と
共に、少なくともこの突起電極３を隔てて両側に絶縁性
の支持部材８が含まれている。
基板とのＡＦＣ（異方性導電接着材料）による電気的接
続に関し、加圧時において半導体チップの主表面と回路
基板との対向面が、実質平行になるように保持する高信
頼性のフリップチップ実装構造及び実装方法を提供す
る。 【解決手段】半導体チップ１は、複数のアルミパッド２
及び突起電極３が設けられている主表面を回路基板７と
対向させ、回路基板７の電極パターン６と半導体チップ
１の所定の突起電極３を対応させＡＣＦ５を介して電気
的に接続される。突起電極３がセンターパッド配列形態
を含むときのフリップチップ実装構造であって、この半
導体チップ１と回路基板７との対向領域内にＡＦＣ５と
共に、少なくともこの突起電極３を隔てて両側に絶縁性
の支持部材８が含まれている。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板と、複数
の電極部が設けられている半導体チップの主表面とを対
向させ電気的に接続するフリップチップ実装構造及び実
装方法に関する。
の電極部が設けられている半導体チップの主表面とを対
向させ電気的に接続するフリップチップ実装構造及び実
装方法に関する。
【０００２】
【従来の技術】異方性導電接着材料または異方性導電膜
（以下、ＡＣＦ（Anisotropic Conductive Film）と称
する）によるＣＯＢ（Chip On Board）と呼ばれる半導
体チップの実装技術では、１つの回路基板（プリント配
線板）上に複数の半導体チップ（ＩＣベアチップ）を直
接実装している。
（以下、ＡＣＦ（Anisotropic Conductive Film）と称
する）によるＣＯＢ（Chip On Board）と呼ばれる半導
体チップの実装技術では、１つの回路基板（プリント配
線板）上に複数の半導体チップ（ＩＣベアチップ）を直
接実装している。
【０００３】ＣＯＢは、ボンディングワイヤやリードを
介在せずに回路基板の所定の部位と半導体チップの電極
とを接続するため、低コストと信号の高速伝送性、かつ
占有面積の縮小化が達成できる非常に有効な実装構造で
ある。
介在せずに回路基板の所定の部位と半導体チップの電極
とを接続するため、低コストと信号の高速伝送性、かつ
占有面積の縮小化が達成できる非常に有効な実装構造で
ある。
【０００４】ところで従来、例えばＤＲＡＭ等のＩＣチ
ップのように、チップの中央に電極パッドが配列される
センターパッドを有する形態ではＬＯＣ（Lead On Chi
p）技術が採用されることが多い。
ップのように、チップの中央に電極パッドが配列される
センターパッドを有する形態ではＬＯＣ（Lead On Chi
p）技術が採用されることが多い。
【０００５】図７は、センターパッド形態のＩＣチップ
にＬＯＣ技術を適用したＩＣパッケージの構成を示し、
（ａ）は平面図、（ｂ）は（ａ）の７Ｂ−７Ｂ線に沿う
断面図である。ＩＣチップ３１上に電極パッド領域３２
を隔ててＬＯＣテープ（絶縁テープ）３３が貼り付けら
れ、ＬＯＣテープ３３上に複数のリード３４が固着され
ている。電極パッド領域３２のパッドと対応する各リー
ド３４とはボンディングワイヤ（インナーリードボンデ
ィング）３５により接続されている。この接続部を含ん
で半導体チップがモールド樹脂３６により封止されてい
る。
にＬＯＣ技術を適用したＩＣパッケージの構成を示し、
（ａ）は平面図、（ｂ）は（ａ）の７Ｂ−７Ｂ線に沿う
断面図である。ＩＣチップ３１上に電極パッド領域３２
を隔ててＬＯＣテープ（絶縁テープ）３３が貼り付けら
れ、ＬＯＣテープ３３上に複数のリード３４が固着され
ている。電極パッド領域３２のパッドと対応する各リー
ド３４とはボンディングワイヤ（インナーリードボンデ
ィング）３５により接続されている。この接続部を含ん
で半導体チップがモールド樹脂３６により封止されてい
る。
【０００６】
【発明が解決しようとする課題】上記ＬＯＣ技術はコス
トが高く、基板実装にはやはりＣＯＢの実装技術を多く
取り入れることが求められる。しかしながら、このよう
なセンターパッド形態のＩＣチップにＬＯＣ技術を適用
することを考えると、ＡＣＦへの加圧時にセンターパッ
ド配列を中心にして左右のバランスが不均一になる問題
が生じる。
トが高く、基板実装にはやはりＣＯＢの実装技術を多く
取り入れることが求められる。しかしながら、このよう
なセンターパッド形態のＩＣチップにＬＯＣ技術を適用
することを考えると、ＡＣＦへの加圧時にセンターパッ
ド配列を中心にして左右のバランスが不均一になる問題
が生じる。
【０００７】すなわち、図８に示すように、図示しない
圧着ツールによる加圧／加熱工程を経ると、ＡＣＦ３８
ではＩＣチップ３１の突起電極３９と、回路基板３７の
電極パターンとの接続部分がＩＣチップ３１の中央にあ
るのでその両サイドどちらかにチップが傾きやすい。そ
うなると、回路基板３７とＩＣチップ３１は接続不良を
起こす危険性がある。
圧着ツールによる加圧／加熱工程を経ると、ＡＣＦ３８
ではＩＣチップ３１の突起電極３９と、回路基板３７の
電極パターンとの接続部分がＩＣチップ３１の中央にあ
るのでその両サイドどちらかにチップが傾きやすい。そ
うなると、回路基板３７とＩＣチップ３１は接続不良を
起こす危険性がある。
【０００８】本発明は上記事情を考慮してなされたもの
で、その課題は、センターパッド配列形態の半導体チッ
プと回路基板（プリント配線板）との導電性の接続部材
（例えばＡＣＦ）による電気的接続に関し、加圧時にお
いて半導体チップの主表面と回路基板との対向面が、実
質平行になるように保持できる高信頼性のフリップチッ
プ実装構造及び実装方法を提供することにある。
で、その課題は、センターパッド配列形態の半導体チッ
プと回路基板（プリント配線板）との導電性の接続部材
（例えばＡＣＦ）による電気的接続に関し、加圧時にお
いて半導体チップの主表面と回路基板との対向面が、実
質平行になるように保持できる高信頼性のフリップチッ
プ実装構造及び実装方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のフリップチップ
実装構造は、回路基板の複数の電極パターン部が導電性
の接続部材を介して半導体チップの対応する突起電極部
と電気的に接続される実装構造を具備し、前記突起電極
部は前記半導体チップ中央付近に配列されたセンターパ
ッド上に形成され、前記実装構造における前記半導体チ
ップと前記回路基板との対向領域内に前記接続部材と共
に少なくとも前記突起電極を隔てて両側に前記半導体チ
ップと前記回路基板とが実質平行に支持されるための絶
縁性の支持部材が含まれていることを特徴とする。
実装構造は、回路基板の複数の電極パターン部が導電性
の接続部材を介して半導体チップの対応する突起電極部
と電気的に接続される実装構造を具備し、前記突起電極
部は前記半導体チップ中央付近に配列されたセンターパ
ッド上に形成され、前記実装構造における前記半導体チ
ップと前記回路基板との対向領域内に前記接続部材と共
に少なくとも前記突起電極を隔てて両側に前記半導体チ
ップと前記回路基板とが実質平行に支持されるための絶
縁性の支持部材が含まれていることを特徴とする。
【００１０】また、本発明では、回路基板の複数の電極
パターン部が異方性導電接着材料を介して半導体チップ
の対応する突起電極部と電気的に接続されるフリップチ
ップ実装方法において、前記突起電極部は前記半導体チ
ップ中央付近に配列されたセンターパッド上に形成さ
れ、少なくとも前記半導体チップと前記回路基板との対
向領域内において予め前記半導体回路基板側に前記電極
パターン部を隔てて両側に前記半導体チップと前記回路
基板とが実質平行に支持されるための絶縁性の支持部材
を形成する工程と、前記支持部材上及び前記電極パター
ン部上を含んで前記回路基板上に前記異方性導電接着材
料を貼り付ける工程と、前記半導体チップの突起電極部
と対応する前記回路基板の電極パターン部とを位置合わ
せし、前記半導体チップと前記回路基板を前記支持部材
及び前記異方性導電接着材料を挟んで加熱、加圧する接
続工程とを具備したことを特徴とする。
パターン部が異方性導電接着材料を介して半導体チップ
の対応する突起電極部と電気的に接続されるフリップチ
ップ実装方法において、前記突起電極部は前記半導体チ
ップ中央付近に配列されたセンターパッド上に形成さ
れ、少なくとも前記半導体チップと前記回路基板との対
向領域内において予め前記半導体回路基板側に前記電極
パターン部を隔てて両側に前記半導体チップと前記回路
基板とが実質平行に支持されるための絶縁性の支持部材
を形成する工程と、前記支持部材上及び前記電極パター
ン部上を含んで前記回路基板上に前記異方性導電接着材
料を貼り付ける工程と、前記半導体チップの突起電極部
と対応する前記回路基板の電極パターン部とを位置合わ
せし、前記半導体チップと前記回路基板を前記支持部材
及び前記異方性導電接着材料を挟んで加熱、加圧する接
続工程とを具備したことを特徴とする。
【００１１】また，本発明では、回路基板の複数の電極
パターン部が異方性導電接着材料を介して半導体チップ
の対応する突起電極部と電気的に接続されるフリップチ
ップ実装方法において、前記突起電極部は前記半導体チ
ップ中央付近に配列されたセンターパッド上に形成さ
れ、少なくとも前記半導体チップと前記回路基板との対
向領域内において予め前記半導体チップ表面上で前記突
起電極部を隔てて両側に前記半導体チップと前記回路基
板とが実質平行に支持されるための絶縁性の支持部材を
形成する工程と、前記電極パターン部上を含んで前記回
路基板上に前記異方性導電接着材料を貼り付ける工程
と、前記半導体チップの突起電極部と対応する前記回路
基板の電極パターン部とを位置合わせし、前記半導体チ
ップと前記回路基板を前記支持部材及び前記異方性導電
接着材料を挟んで加熱、加圧する接続工程とを具備した
ことを特徴とする。
パターン部が異方性導電接着材料を介して半導体チップ
の対応する突起電極部と電気的に接続されるフリップチ
ップ実装方法において、前記突起電極部は前記半導体チ
ップ中央付近に配列されたセンターパッド上に形成さ
れ、少なくとも前記半導体チップと前記回路基板との対
向領域内において予め前記半導体チップ表面上で前記突
起電極部を隔てて両側に前記半導体チップと前記回路基
板とが実質平行に支持されるための絶縁性の支持部材を
形成する工程と、前記電極パターン部上を含んで前記回
路基板上に前記異方性導電接着材料を貼り付ける工程
と、前記半導体チップの突起電極部と対応する前記回路
基板の電極パターン部とを位置合わせし、前記半導体チ
ップと前記回路基板を前記支持部材及び前記異方性導電
接着材料を挟んで加熱、加圧する接続工程とを具備した
ことを特徴とする。
【００１２】本発明によれば、半導体チップの突起電極
が配列される主表面と回路基板との実装面間に、上記突
起電極部を隔てて両側に絶縁性の支持部材を挟み込ませ
ることになり、相互接続のために加圧する時、半導体チ
ップが回路基板に対して実質平行に保たれるようにな
る。支持部材は、上記相互接続に支障をきたさない程度
の高さを有して回路基板上あるいは半導体チップ上に予
め形成される。
が配列される主表面と回路基板との実装面間に、上記突
起電極部を隔てて両側に絶縁性の支持部材を挟み込ませ
ることになり、相互接続のために加圧する時、半導体チ
ップが回路基板に対して実質平行に保たれるようにな
る。支持部材は、上記相互接続に支障をきたさない程度
の高さを有して回路基板上あるいは半導体チップ上に予
め形成される。
【００１３】
【発明の実施の形態】図１は、本発明の第１の実施形態
に係るフリップチップ実装構造の要部構成を示す断面図
である。半導体チップ１は、複数のアルミパッド２及び
突起電極３が設けられている主表面を回路基板７と対向
させ、回路基板７の電極パターン６と半導体チップ１の
所定の突起電極３を対応させ、例えばＡＣＦ（Anisotro
pic Conductive Film：異方性導電接着材料または異方
性導電膜）５を介して電気的に接続させている。
に係るフリップチップ実装構造の要部構成を示す断面図
である。半導体チップ１は、複数のアルミパッド２及び
突起電極３が設けられている主表面を回路基板７と対向
させ、回路基板７の電極パターン６と半導体チップ１の
所定の突起電極３を対応させ、例えばＡＣＦ（Anisotro
pic Conductive Film：異方性導電接着材料または異方
性導電膜）５を介して電気的に接続させている。
【００１４】ＡＣＦ５は、フィルム状のエポキシ樹脂
（バインダー）中に導電性粒子４が分散されており、導
電性粒子４を挟み込む所定の導通部分だけその間隙が導
電性粒子４の粒形以下に小さくなることで導通状態が得
られ、他は絶縁状態となる特性を有する。
（バインダー）中に導電性粒子４が分散されており、導
電性粒子４を挟み込む所定の導通部分だけその間隙が導
電性粒子４の粒形以下に小さくなることで導通状態が得
られ、他は絶縁状態となる特性を有する。
【００１５】本発明では、突起電極３が半導体チップ１
中央付近に配列されたセンターパッド配列形態を含むと
きのフリップチップ実装構造に特徴がある。この半導体
チップ１と回路基板７との対向領域内にＡＦＣ５と共
に、少なくともこの突起電極３を隔てて両側に絶縁性の
支持部材８が含まれている。
中央付近に配列されたセンターパッド配列形態を含むと
きのフリップチップ実装構造に特徴がある。この半導体
チップ１と回路基板７との対向領域内にＡＦＣ５と共
に、少なくともこの突起電極３を隔てて両側に絶縁性の
支持部材８が含まれている。
【００１６】上記支持部材８により、半導体チップ１と
回路基板７における相互接続のための加圧時に半導体チ
ップ１と回路基板７とが実質平行に保たれる。この支持
部材８は例えば回路基板７上に予め準備されたレジスト
層である。また、この支持部材８は半導体チップ１の四
隅の領域に予め準備するレジスト層であってもよい。
回路基板７における相互接続のための加圧時に半導体チ
ップ１と回路基板７とが実質平行に保たれる。この支持
部材８は例えば回路基板７上に予め準備されたレジスト
層である。また、この支持部材８は半導体チップ１の四
隅の領域に予め準備するレジスト層であってもよい。
【００１７】上記実施形態の構成によれば、たとえ、突
起電極３が半導体チップ１中央付近に配列されたセンタ
ーパッド配列形態であっても、高信頼性のフリップチッ
プ実装構造が実現できる。
起電極３が半導体チップ１中央付近に配列されたセンタ
ーパッド配列形態であっても、高信頼性のフリップチッ
プ実装構造が実現できる。
【００１８】すなわち、ＡＣＦ５への加圧時にセンター
パッド配列を中心にして左右のバランスが多少不均一に
なったとしても、支持部材８により、半導体チップ１が
回路基板７に対して実質平行に保たれるようになる。な
お、支持部材８は、半導体チップ１と回路基板７との相
互接続に支障をきたさない程度の高さを有して、上述し
たように回路基板７上（あるいは半導体チップ上）に予
め形成される。
パッド配列を中心にして左右のバランスが多少不均一に
なったとしても、支持部材８により、半導体チップ１が
回路基板７に対して実質平行に保たれるようになる。な
お、支持部材８は、半導体チップ１と回路基板７との相
互接続に支障をきたさない程度の高さを有して、上述し
たように回路基板７上（あるいは半導体チップ上）に予
め形成される。
【００１９】図２〜図５はそれぞれ本発明の第２の実施
形態に係るフリップチップ実装構造の実装方法を工程順
に示す断面図である。図１と同様の箇所には同一の符号
を付す。まず、図２に示すように、回路基板７上で、チ
ップ実装対象となる領域において形成された電極パター
ン６を隔てて両側に、支持部材であるレジスト層８を形
成する。そして、電極パターン６及びレジスト８を覆う
ＡＣＦ５を準備する。
形態に係るフリップチップ実装構造の実装方法を工程順
に示す断面図である。図１と同様の箇所には同一の符号
を付す。まず、図２に示すように、回路基板７上で、チ
ップ実装対象となる領域において形成された電極パター
ン６を隔てて両側に、支持部材であるレジスト層８を形
成する。そして、電極パターン６及びレジスト８を覆う
ＡＣＦ５を準備する。
【００２０】次に、図３に示すように、レジスト層８を
含むチップ実装対象となる領域にＡＣＦ５をコートす
る。その後、図４に示すように、センターパッド配列形
態を有するアルミパッド２上に突起電極３を設けた半導
体チップ（ベアチップ）１が準備される。半導体チップ
１は、その主表面に対する裏面を吸着ヘッド９で保持し
搬送、位置合わせされる。
含むチップ実装対象となる領域にＡＣＦ５をコートす
る。その後、図４に示すように、センターパッド配列形
態を有するアルミパッド２上に突起電極３を設けた半導
体チップ（ベアチップ）１が準備される。半導体チップ
１は、その主表面に対する裏面を吸着ヘッド９で保持し
搬送、位置合わせされる。
【００２１】次に、図５に示すように、吸着ヘッド９を
降下させ、所定の温度と圧力を加えることにより、突起
電極３と電極パターン６の間に導電粒子４が挟まれ、半
導体チップ１と回路基板７は仮圧着状態となる。このと
き、半導体チップ１がレジスト層８に接触すれば、半導
体チップ１はレジスト層８によって回路基板７に実質平
行になるように支持される。
降下させ、所定の温度と圧力を加えることにより、突起
電極３と電極パターン６の間に導電粒子４が挟まれ、半
導体チップ１と回路基板７は仮圧着状態となる。このと
き、半導体チップ１がレジスト層８に接触すれば、半導
体チップ１はレジスト層８によって回路基板７に実質平
行になるように支持される。
【００２２】その後、図示しないが吸着ヘッド９がチッ
プを離して上昇し、再び降下して半導体チップ１及び回
路基板７へ所定の温度と圧力が加えられる。これによ
り、回路基板７の電極パターン６と突起電極３の間の導
電粒子４が確実に変形し良好な電気的接続が得られる。
このとき、半導体チップ１がレジスト層８に接触し、半
導体チップ１はレジスト層８によって不安定な傾きが防
止され、回路基板７に実質平行になるように支持され
る。このようにして、図１のようなフリップチップ実装
構造が得られる。
プを離して上昇し、再び降下して半導体チップ１及び回
路基板７へ所定の温度と圧力が加えられる。これによ
り、回路基板７の電極パターン６と突起電極３の間の導
電粒子４が確実に変形し良好な電気的接続が得られる。
このとき、半導体チップ１がレジスト層８に接触し、半
導体チップ１はレジスト層８によって不安定な傾きが防
止され、回路基板７に実質平行になるように支持され
る。このようにして、図１のようなフリップチップ実装
構造が得られる。
【００２３】上記実施形態及び実施形態の方法により、
センターパッド配列形態の半導体チップ１と回路基板７
は、支持部材であるレジスト層８により実質平行に保た
れて加圧／加熱工程を経るので、ＡＣＦ５による導電性
粒子４により良好な電気的接続が得られる。
センターパッド配列形態の半導体チップ１と回路基板７
は、支持部材であるレジスト層８により実質平行に保た
れて加圧／加熱工程を経るので、ＡＣＦ５による導電性
粒子４により良好な電気的接続が得られる。
【００２４】なお、上記実施形態の方法では回路基板７
側に支持部材であるレジスト層８を予め設ける構成であ
ったが、これに代えて、第３の実施形態に係る実装方法
として図６に示すような半導体チップ１の四隅の領域に
支持部材８（レジスト層８）を予め設ける方法をとって
もよい。その後は図５で説明したような圧着工程を経
て、基板に対してチップが傾くような実装が防止された
良好な電気的接続が達成される。また、上記各実施形態
では、センターパッド配列形態の半導体チップと回路基
板との導電性の接続部材にＡＣＦを用いたがこれに限ら
ない。例えば本発明はソルダーペーストによる接続など
にも適用でき、フリップチップ接続一般に応用可能であ
る。
側に支持部材であるレジスト層８を予め設ける構成であ
ったが、これに代えて、第３の実施形態に係る実装方法
として図６に示すような半導体チップ１の四隅の領域に
支持部材８（レジスト層８）を予め設ける方法をとって
もよい。その後は図５で説明したような圧着工程を経
て、基板に対してチップが傾くような実装が防止された
良好な電気的接続が達成される。また、上記各実施形態
では、センターパッド配列形態の半導体チップと回路基
板との導電性の接続部材にＡＣＦを用いたがこれに限ら
ない。例えば本発明はソルダーペーストによる接続など
にも適用でき、フリップチップ接続一般に応用可能であ
る。
【００２５】
【発明の効果】以上説明したように本発明によれば、半
導体チップの突起電極がセンター付近に配列される主表
面と回路基板との実装面間に、上記突起電極部を隔てて
両側に絶縁性の支持部材を挟み込ませることになる。こ
れにより、導電性の接続部材（例えばＡＣＦ（異方性導
電接着材料））への加圧時にセンターパッド配列を中心
にして左右のバランスが不均一になることがあっても、
半導体チップの主表面と回路基板との対向面が、実質平
行になるように保持でき、電気的接続が良好となる高信
頼性のフリップチップ実装構造及び実装方法を提供する
ことができる。
導体チップの突起電極がセンター付近に配列される主表
面と回路基板との実装面間に、上記突起電極部を隔てて
両側に絶縁性の支持部材を挟み込ませることになる。こ
れにより、導電性の接続部材（例えばＡＣＦ（異方性導
電接着材料））への加圧時にセンターパッド配列を中心
にして左右のバランスが不均一になることがあっても、
半導体チップの主表面と回路基板との対向面が、実質平
行になるように保持でき、電気的接続が良好となる高信
頼性のフリップチップ実装構造及び実装方法を提供する
ことができる。
【図１】本発明の第１の実施形態に係るフリップチップ
実装構造の要部を示す断面図である。
実装構造の要部を示す断面図である。
【図２】本発明の第２の実施形態に係るフリップチップ
実装構造の実装方法を工程順に示す第１の断面図であ
る。
実装構造の実装方法を工程順に示す第１の断面図であ
る。
【図３】本発明の第２の実施形態に係るフリップチップ
実装構造の実装方法を工程順に示す第２の断面図であ
る。
実装構造の実装方法を工程順に示す第２の断面図であ
る。
【図４】本発明の第２の実施形態に係るフリップチップ
実装構造の実装方法を工程順に示す第３の断面図であ
る。
実装構造の実装方法を工程順に示す第３の断面図であ
る。
【図５】本発明の第２の実施形態に係るフリップチップ
実装構造の実装方法を工程順に示す第４の断面図であ
る。
実装構造の実装方法を工程順に示す第４の断面図であ
る。
【図６】本発明の第３の実施形態に係るフリップチップ
実装構造の実装方法の要部に関する工程途中を示す断面
図である。
実装構造の実装方法の要部に関する工程途中を示す断面
図である。
【図７】センターパッド形態のＩＣチップにＬＯＣ技術
を適用したＩＣパッケージの構成を示し、（ａ）は平面
図、（ｂ）は（ａ）の７Ｂ−７Ｂ線に沿う断面図であ
る。
を適用したＩＣパッケージの構成を示し、（ａ）は平面
図、（ｂ）は（ａ）の７Ｂ−７Ｂ線に沿う断面図であ
る。
【図８】センターパッド形態のＩＣチップにＣＯＢの実
装技術を適用することを考えた場合の問題点を示す構成
の断面図。
装技術を適用することを考えた場合の問題点を示す構成
の断面図。
１…半導体チップ、２…アルミパッド電極、３…突起電
極、４…導電粒子、５…ＡＣＦ（異方性導電接着材料）
６…電極、７…回路基板、８…支持部材（レジスト
層）、９…吸着ヘッド。
極、４…導電粒子、５…ＡＣＦ（異方性導電接着材料）
６…電極、７…回路基板、８…支持部材（レジスト
層）、９…吸着ヘッド。
Claims (5)
- 【請求項１】 回路基板の複数の電極パターン部が導電
性の接続部材を介して半導体チップの対応する突起電極
部と電気的に接続される実装構造を具備し、 前記突起電極部は前記半導体チップ中央付近に配列され
たセンターパッド上に形成され、前記実装構造における
前記半導体チップと前記回路基板との対向領域内に前記
接続部材と共に少なくとも前記突起電極を隔てて両側に
前記半導体チップと前記回路基板とが実質平行に支持さ
れるための絶縁性の支持部材が含まれていることを特徴
とするフリップチップ実装構造。 - 【請求項２】 前記支持部材はレジスト層であり、前記
回路基板と半導体チップの電気的接続が十分に得られる
高さを有していることを特徴とする請求項１記載のフリ
ップチップ実装構造。 - 【請求項３】 前記支持部材はレジスト層であり、前記
回路基板と半導体チップの電気的接続が十分に得られる
高さを有して、少なくとも前記半導体チップの四隅の領
域に設けられていることを特徴とする請求項１記載のフ
リップチップ実装構造。 - 【請求項４】 回路基板の複数の電極パターン部が異方
性導電接着材料を介して半導体チップの対応する突起電
極部と電気的に接続されるフリップチップ実装方法にお
いて、 前記突起電極部は前記半導体チップ中央付近に配列され
たセンターパッド上に形成され、少なくとも前記半導体
チップと前記回路基板との対向領域内において予め前記
半導体回路基板側に前記電極パターン部を隔てて両側に
前記半導体チップと前記回路基板とが実質平行に支持さ
れるための絶縁性の支持部材を形成する工程と、 前記支持部材上及び前記電極パターン部上を含んで前記
回路基板上に前記異方性導電接着材料を貼り付ける工程
と、 前記半導体チップの突起電極部と対応する前記回路基板
の電極パターン部とを位置合わせし、前記半導体チップ
と前記回路基板を前記支持部材及び前記異方性導電接着
材料を挟んで加熱、加圧する接続工程とを具備したこと
を特徴とするフリップチップ実装方法。 - 【請求項５】 回路基板の複数の電極パターン部が異方
性導電接着材料を介して半導体チップの対応する突起電
極部と電気的に接続されるフリップチップ実装方法にお
いて、 前記突起電極部は前記半導体チップ中央付近に配列され
たセンターパッド上に形成され、少なくとも前記半導体
チップと前記回路基板との対向領域内において予め前記
半導体チップ表面上で前記突起電極部を隔てて両側に前
記半導体チップと前記回路基板とが実質平行に支持され
るための絶縁性の支持部材を形成する工程と、 前記電極パターン部上を含んで前記回路基板上に前記異
方性導電接着材料を貼り付ける工程と、 前記半導体チップの突起電極部と対応する前記回路基板
の電極パターン部とを位置合わせし、前記半導体チップ
と前記回路基板を前記支持部材及び前記異方性導電接着
材料を挟んで加熱、加圧する接続工程とを具備したこと
を特徴とするフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13555899A JP2000332055A (ja) | 1999-05-17 | 1999-05-17 | フリップチップ実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13555899A JP2000332055A (ja) | 1999-05-17 | 1999-05-17 | フリップチップ実装構造及び実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332055A true JP2000332055A (ja) | 2000-11-30 |
Family
ID=15154626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13555899A Pending JP2000332055A (ja) | 1999-05-17 | 1999-05-17 | フリップチップ実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332055A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327993A (ja) * | 2003-04-26 | 2004-11-18 | Samsung Electronics Co Ltd | マルチチップｂｇａパッケージ |
| WO2006103949A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法および基板間接続方法 |
| WO2006103948A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
| CN100342532C (zh) * | 2005-09-01 | 2007-10-10 | 友达光电股份有限公司 | 芯片封装的导电垫结构 |
| US7537961B2 (en) | 2006-03-17 | 2009-05-26 | Panasonic Corporation | Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same |
| US7649267B2 (en) | 2005-03-17 | 2010-01-19 | Panasonic Corporation | Package equipped with semiconductor chip and method for producing same |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US7732920B2 (en) | 2005-03-28 | 2010-06-08 | Panasonic Corporation | Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus |
| US7754529B2 (en) | 2005-02-03 | 2010-07-13 | Panasonic Corporation | Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method |
| US7759162B2 (en) | 2004-09-15 | 2010-07-20 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| US7875496B2 (en) | 2005-05-17 | 2011-01-25 | Panasonic Corporation | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body |
| CN101601127B (zh) * | 2007-03-23 | 2011-02-16 | 松下电器产业株式会社 | 导电性凸起及其制造方法以及电子部件安装结构体 |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| JP2011066112A (ja) * | 2009-09-16 | 2011-03-31 | Murata Mfg Co Ltd | 回路モジュール |
| US7927997B2 (en) | 2005-03-15 | 2011-04-19 | Panasonic Corporation | Flip-chip mounting method and bump formation method |
| US7951700B2 (en) | 2005-04-06 | 2011-05-31 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US8097958B2 (en) | 2006-04-27 | 2012-01-17 | Panasonic Corporation | Flip chip connection structure having powder-like conductive substance and method of producing the same |
| US8482122B2 (en) | 2010-12-10 | 2013-07-09 | Chunghwa Picture Tubes, Ltd. | Conductive pad structure, chip package structure and device substrate |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| TWI475662B (zh) * | 2005-11-01 | 2015-03-01 | Sandisk Technologies Inc | 多晶粒積體電路封裝 |
| US9426899B2 (en) | 2007-04-27 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component assembly |
-
1999
- 1999-05-17 JP JP13555899A patent/JP2000332055A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327993A (ja) * | 2003-04-26 | 2004-11-18 | Samsung Electronics Co Ltd | マルチチップｂｇａパッケージ |
| JP4527437B2 (ja) * | 2003-04-26 | 2010-08-18 | 三星電子株式会社 | マルチチップｂｇａパッケージ及びその製造方法 |
| US8012801B2 (en) | 2004-09-15 | 2011-09-06 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| US7759162B2 (en) | 2004-09-15 | 2010-07-20 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| US7754529B2 (en) | 2005-02-03 | 2010-07-13 | Panasonic Corporation | Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US8691683B2 (en) | 2005-03-15 | 2014-04-08 | Panasonic Corporation | Flip-chip mounting method and bump formation method |
| US7927997B2 (en) | 2005-03-15 | 2011-04-19 | Panasonic Corporation | Flip-chip mounting method and bump formation method |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US7649267B2 (en) | 2005-03-17 | 2010-01-19 | Panasonic Corporation | Package equipped with semiconductor chip and method for producing same |
| US8071425B2 (en) | 2005-03-28 | 2011-12-06 | Panasonic Corporation | Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus |
| US7732920B2 (en) | 2005-03-28 | 2010-06-08 | Panasonic Corporation | Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus |
| WO2006103949A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法および基板間接続方法 |
| US7531387B1 (en) | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US7820021B2 (en) | 2005-03-29 | 2010-10-26 | Panasonic Corporation | Flip chip mounting method and method for connecting substrates |
| US7638883B2 (en) | 2005-03-29 | 2009-12-29 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| WO2006103948A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
| US7531385B1 (en) | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and method for connecting substrates |
| US7951700B2 (en) | 2005-04-06 | 2011-05-31 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US7875496B2 (en) | 2005-05-17 | 2011-01-25 | Panasonic Corporation | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body |
| CN100342532C (zh) * | 2005-09-01 | 2007-10-10 | 友达光电股份有限公司 | 芯片封装的导电垫结构 |
| TWI475662B (zh) * | 2005-11-01 | 2015-03-01 | Sandisk Technologies Inc | 多晶粒積體電路封裝 |
| US7537961B2 (en) | 2006-03-17 | 2009-05-26 | Panasonic Corporation | Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same |
| US7714444B2 (en) | 2006-03-17 | 2010-05-11 | Panasonic Corporation | Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same |
| US8097958B2 (en) | 2006-04-27 | 2012-01-17 | Panasonic Corporation | Flip chip connection structure having powder-like conductive substance and method of producing the same |
| CN101601127B (zh) * | 2007-03-23 | 2011-02-16 | 松下电器产业株式会社 | 导电性凸起及其制造方法以及电子部件安装结构体 |
| US8575751B2 (en) | 2007-03-23 | 2013-11-05 | Panasonic Corporation | Conductive bump, method for producing the same, and electronic component mounted structure |
| US9426899B2 (en) | 2007-04-27 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component assembly |
| US8558119B2 (en) | 2009-09-16 | 2013-10-15 | Murata Manufacturing Co., Ltd. | Circuit module |
| CN102024800A (zh) * | 2009-09-16 | 2011-04-20 | 株式会社村田制作所 | 电路模块 |
| JP2011066112A (ja) * | 2009-09-16 | 2011-03-31 | Murata Mfg Co Ltd | 回路モジュール |
| US8482122B2 (en) | 2010-12-10 | 2013-07-09 | Chunghwa Picture Tubes, Ltd. | Conductive pad structure, chip package structure and device substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| KR100263292B1 (ko) | 반도체 패키지 | |
| US8524534B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| KR20010017143A (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP2001094046A (ja) | 半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2001077295A (ja) | 半導体装置の製造方法 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP4132124B2 (ja) | 半導体装置の構造 | |
| JPH10313072A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JP4409070B2 (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 |