JP4540216B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP4540216B2 JP4540216B2 JP2000355858A JP2000355858A JP4540216B2 JP 4540216 B2 JP4540216 B2 JP 4540216B2 JP 2000355858 A JP2000355858 A JP 2000355858A JP 2000355858 A JP2000355858 A JP 2000355858A JP 4540216 B2 JP4540216 B2 JP 4540216B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- electrode
- substrate
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報通信分野や半導体分野等において半導体素子や半導体素子を半導体素子収納用パッケージに収容して成る半導体デバイス等の半導体装置をいわゆるフリップチップ実装法により実装するのに好適な、実装の際の信頼性と良品率を高めた実装用基板およびこれを用いた半導体モジュールに関するものである。
【０００２】
【従来の技術】
近年、回路基板や半導体素子収納用パッケージ等の配線基板として用いられる実装用基板に半導体素子や半導体素子を収容した半導体デバイス等の半導体装置を実装する方法として、いわゆるフリップチップ実装法が多用されるようになっている。この実装法は、例えば、半導体装置の実装面側の電極上に金や半田材料等から成る突起電極を設け、一方、この半導体装置が搭載される実装用基板にはこの突起電極に対向する位置に電極パッドを設けておき、これら半導体装置の突起電極と実装用基板の電極パッドとを位置合わせして半導体装置を載置した後に加熱加圧することにより、または半導体装置を介して突起電極と電極パッドに超音波エネルギーを印加することにより突起電極と電極パッドとを接合して、半導体装置を実装用基板にいわゆるフェースダウンで実装するものである。
【０００３】
このようなフリップチップ実装において実装用基板の電極パッドと半導体装置の突起電極とを機械的に接合し、かつ電気的に接続する方法には、様々な方法が用いられている。
【０００４】
例えば、図４（ａ）に側面図で示すように、半導体装置としての半導体素子１を、その下面に形成された突起電極２の先端に例えば銀ペースト５を塗布して実装用基板３の上面の素子実装領域に形成された電極パッド４と当接させて載置した後、同図（ｂ）に同様の側面図で示すように、半導体素子１の上からツール（加圧加熱手段）６により加熱加圧して、突起電極２と電極パッド４とを銀ペースト５等を介して接続する方法がある。
【０００５】
また、半導体素子の突起電極を金で形成し、実装用基板の搭載部に形成された電極パッドの表面も金で形成して、銀ペーストや半田材料を用いずに突起電極と電極パッドを位置合わせし、これに超音波を加えることが可能なツールにより超音波を印加して、超音波と加熱のみで接続する方法もある。
【０００６】
これらの方法によって半導体装置を信頼性良く実装するためには、半導体装置の突起電極の高さが一様に揃っていることと、実装用基板の反りが少なく、実装用基板上の電極パッドの高さが揃っていることが非常に重要となる。
【０００７】
これに対し、従来公知の技術にて得られる実装用基板としては、例えば図３に断面図で示すような構成のものがある。図３において、１は半導体素子や半導体素子を半導体素子収納用パッケージに収容している半導体デバイス等の半導体装置であり、下面に複数の突起電極２を有している。３は絶縁基板に所定の回路配線が形成されて成り、上面に半導体装置１が実装される実装領域を備える実装用基板、４は実装用基板３の上面の実装領域に半導体装置１の突起電極２にそれぞれ対応させて配設された複数の電極パッドである。
【０００８】
この電極パッド４は、薄膜プロセスを用いずに例えば厚膜印刷法等により形成され、実装領域から外部に導出するための配線導体（図示せず）も一体に形成されている。このように厚膜印刷法等により形成された電極パッド４ならびに配線導体は、実装用基板３の絶縁基板と同時焼成により形成されることにより、図に示したように、通常は微視的に見て実装用基板３に反りが生じているために、電極パッド４もその基板の反りに応じて高さがばらついている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のようなフリップチップ実装法に用いられる従来の実装用基板においては、半導体装置に形成された突起電極にはわずかな高さばらつきがあることに加えて、実装用基板上に形成された電極パッドの高さばらつきおよび実装用基板の反りがあったため、これに半導体装置の突起電極を接合させる際に、電極パッド位置に圧力を印加することが行なわれている。そのため、基板の反りや電極の高さばらつきに応じて基板が変形し、実装終了時に圧力を開放することで基板の変形が元の状態に復元することで、あるいは復元しようとすることで突起電極と電極パッドが外れたり、突起電極が残留応力を有することとなり、その結果、突起電極と電極パッドが良好に接触させることができなくなって突起電極と電極パッドとの接続不良を発生させたり、長期信頼性に劣る接続状態となることがあるという問題点があった。
【００１０】
すなわち、上記従来例の実装用基板３は、図３中に破線および一点鎖線で示すように、実装前に実装用基板３が支持されていた面（破線位置）と、実装時に印加される圧力による基板の変形で新たに設定される支持面（一点鎖線位置）とが大きく離れており、実装プロセス中の電極パッドの高さ変位量が大きい構造となってしまうという問題点を有していた。
【００１１】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、半導体素子を始めとする半導体装置を配線基板または半導体収納用パッケージ等に用いられる実装用基板にフリップチップ実装する際に、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合でき、しかも短時間でかつ安価に作製可能な実装用基板を提供することにある。
【００１２】
また、本発明の目的は、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合してフリップチップ実装することができ、短時間でかつ安価に作製可能な実装用基板を用いた半導体モジュールを提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体モジュールの製造方法は、絶縁材料を焼成することにより形成された絶縁基板であって、該絶縁基板の一方主面側を仮想的に載置した仮想平面との間に空間を形成するように、他方主面方向へ突出する反りを有する絶縁基板と、下面に突起電極を有する半導体装置と、を準備する工程Ａと、前記絶縁基板の他方主面であって、前記絶縁基板を平面透視して前記空間と重なる部分に、前記突起電極の位置と対応する電極パッドを形成する工程Ｂと、前記絶縁基板の一方主面であって、前記電極パッドと対応する位置に絶縁体から成る支持パッドを形成し、前記突起電極と前記電極パッドとを当接させて、前記半導体装置に圧力を印加することにより、前記半導体装置を前記絶縁基板に実装する工程Ｃと、を有する。
【００１４】
また、本発明の半導体モジュールの製造方法は、前記工程Ｃにおいて、前記支持パッドに代えて、前記絶縁基板の一方主面に配設され、前記絶縁基板を平面透視して、前記電極パッドを取り囲む領域と対応した位置に絶縁体からなる支持フレームを有する。
【００１５】
また、本発明の半導体モジュールの製造方法は、前記絶縁基板および前記電極パッドを同時焼成により形成することを有する。
【００１６】
【発明の実施の形態】
本発明の第１の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域に形成された電極パッドに対応した位置に絶縁体から成る支持パッドを設けたことから、実装時に印加される圧力をこの支持パッドにより受けることで基板の変形を抑制することができるため、従来のように、半導体装置の突起電極を接合させる際に電極パッド位置に圧力を印加することにより基板の反りや電極の高さばらつきに応じて基板が変形し、実装終了時に圧力を開放することで基板の変形が元の状態に復元することで、あるいは復元しようとすることで突起電極と電極パッドが外れたり、突起電極が残留応力を有することになるために突起電極と電極パッドが良好に接触させることができなくなって突起電極と電極パッドとの接続不良を発生させたり、長期信頼性に劣る接続状態となる場合と比較して、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００１７】
また、本発明の第２の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域の外縁に沿って電極パッドを取り囲む領域に対応する位置に絶縁体から成る支持フレームを設けたことから、実装時に印加される圧力をこの支持フレームにより受けることで基板の変形を抑制することができるため、従来のように、半導体装置の突起電極を接合させる際に電極パッド位置に圧力を印加することにより基板の反りや電極の高さばらつきに応じて基板が変形し、実装終了時に圧力を開放することで基板の変形が元の状態に復元することで、あるいは復元しようとすることで突起電極と電極パッドが外れたり、突起電極が残留応力を有することになるために、突起電極と電極パッドが良好に接触させることができなくなって突起電極と電極パッドとの接続不良を発生させたり、長期信頼性に劣る接続状態となる場合と比較して、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００１８】
また、本発明の半導体モジュールによれば、以上のような本発明の第１または第２の実装用基板に半導体装置を実装していることから、半導体装置の突起電極と実装用基板の電極パッドとを安定かつ確実に接合して良好な接続状態で半導体装置を実装することができ、接続信頼性が高い半導体モジュールとなり、また高い良品率で作製することができるものとなる。
【００１９】
以下、図面に基づいて本発明を詳細に説明する。
【００２０】
図１は本発明の第１の実装用基板およびそれを用いた半導体モジュールの実施の形態の一例を示す側面図であり、実装用基板３の実装領域に半導体装置１を実装している状態を示している。
【００２１】
図１において、１は半導体素子や半導体素子を半導体素子収納用パッケージに収容している半導体デバイス等の半導体装置であり、下面に複数の突起電極２を有している。３は絶縁基板に所定の回路配線が形成されて成り、上面に半導体装置１が実装される実装領域を備える実装用基板、４は実装用基板３の上面の実装領域に半導体装置１の突起電極２にそれぞれ対応させて配設された複数の電極パッドである。
【００２２】
この電極パッド４は、例えば厚膜印刷法等により形成され、実装領域から外部に導出するための配線導体（図示せず）も一体に形成されている。このように厚膜印刷法等により形成された電極パッド４ならびに配線導体は実装用基板３の絶縁基板と同時焼成によって形成されることにより、図に示したように、通常は微視的に見て実装用基板３に反りが生じている。
【００２３】
本発明の第１の実装用基板３においては、実装用基板３の下面に、実装用基板３の上面の実装領域に形成された電極パッド４に対応した位置に絶縁体から成る支持パッド７を設けている。これにより、実装用基板３の反りに対して、実装時に印加される圧力をこの支持パッド７により受けることで基板の変形を抑制することができる構造となっている。
【００２４】
そして、この例における本発明の第１の実装用基板３は、図１中に破線と一点鎖線で示すように、実装前に実装用基板３を支持していた面（破線位置）と、実装時に印加される圧力による実装用基板３の変形で新たに設定される支持面（一点鎖線位置）とが近接しており、実装時に印加される圧力をこの支持パッド７により受けることで実装用基板３の変形を抑制することができる構造となっている。
【００２５】
この結果、厚膜印刷法等で形成された電極パッド４に対しても、実装プロセス中の基板変形の抑制効果がもたらされることで、実装領域の全体にわたって簡単かつ容易に実装プロセス中の高さ変位量を低減して所望の変位量の範囲内に電極パッド４を配列させることができるので、突起電極２がいずれも良好な状態で安定して電極パッド４に当接されて確実に接合されることとなり、信頼性良くかつ高い良品率で半導体装置１を実装することができる。
【００２６】
このような支持パッド７は、突起電極２と電極パッド４との接触面積より大きくすることで、突起電極２の当接時の圧力を受ける上で適しており、安定した接続が得られるために、通常は上面の電極パッド４の大きさ程度に形成すればよい。また支持パッド７の高さは実装用基板３の反りを補うのに十分であれば良く、通常は40μｍ程度の高さを有していれば良い。また、その配置については突起電極２と接続する全ての電極パッド４に対応させることが望ましいが、全てに対応しなくとも、少なくとも実装領域の周辺部に位置する電極パッド４に対応させて環状に配置しても良い。なお、このような支持パッド７は好適には実装用基板３を構成する絶縁体と同一の絶縁材料を用いて印刷技術により下面にパターン形成し、焼成して一体に形成することで、所望の形状・大きさ・位置に容易に形成可能である。
【００２７】
また、このような実装用基板３に半導体装置１を実装して成る本発明の半導体モジュールは、同様に信頼性が高くかつ高い良品率で作製することができる。
【００２８】
次に、図２は本発明の第２の実装用基板の実施の形態の一例を示す図１と同様の側面図である。図２においても図１と同様に１は半導体装置であり、２は突起電極、３は実装用基板、４は電極パッドであり、８は支持フレームである。
【００２９】
この例における本発明の第２の実装用基板３は、実装用基板３の下面に、実装用基板３の上面の実装領域に形成された電極パッド４に対応した、実装領域の外縁に沿って電極パッド４を取り囲む領域に対応した位置に絶縁体から成る支持フレーム８を設けている。これにより、実装用基板３の反りに対して、実装時に印加される圧力をこの支持フレーム８により受けることで実装用基板３の変形を抑制することができる構造となっている。
【００３０】
この場合においても、厚膜印刷法等で形成された電極パッド４に対しても実装領域の全体にわたってその形状に応じて簡単かつ容易に実装プロセス中の高さ変位量を低減して所望の高さ変位量の範囲内に電極パッド４を配列させることができるので、突起電極２がいずれも良好な状態で安定して電極パッド４に当接されて確実に接合されることとなり、信頼性良くかつ高い良品率で半導体装置１を実装することができる。
【００３１】
さらに、この場合には、実装時の実装用基板３の固定に際して、支持フレーム８により実装用基板３の下面領域に閉じた空間を形成することができるので、吸着固定を用いることができるために、簡便な方法で実装が可能である。
【００３２】
このような支持フレーム８は、実装領域を取り囲むように、上面の電極パッド４の大きさ程度の幅を有するように枠状に配置し、突起電極２と電極パッド４との接触面積より大きくすることで、突起電極２の当接時の圧力を受ける上で適しており、安定した接続が得られるために、通常は上面の電極パッド４の大きさ程度の幅に形成すればよい。また支持フレーム８の高さは実装用基板３の反りを補うのに十分であれば良く、通常は40μｍ程度の高さを有していれば良い。なお、このような支持フレーム８は好適には実装用基板３を構成する絶縁体と同一の絶縁材料を用いて印刷技術により下面にパターン形成し、これを焼成して一体に形成することで、容易に所望の形状・大きさ・位置に形成可能である。
【００３３】
【実施例】
次に、本発明の実装用基板およびそれを用いた半導体モジュールについて具体例を説明する。
【００３４】
まず、実装用基板の絶縁基板として厚さ0.4ｍｍで一辺が10ｍｍの正方形状の外形を有するアルミナセラミック基板を用い、この基板上の実装領域に、半導体装置としての半導体素子の下面に形成された突起電極と対向する位置に膜厚が10μｍのＷ／Ｎｉ／Ａｕ層から成る電極パッドを設けた。なお、実装領域は一辺が2.5ｍｍの正方形状であり、実装用基板の下面の反りは20μｍで上に凸の形状をしていた。そして、基板の上面の電極パッドは、実装領域の外辺に相当する各辺より200μｍ内側に電極パッドの中心が位置する基準線を設けて、各基準線の辺の中心（外周部の中央）近傍と各頂点（外周部の角部）に一辺が100μｍの正方形の形状に設け、基板の下面には基板と同一材料のアルミナセラミックスで、上面の電極パッドと同じ位置に一辺が150μｍの正方形の形状で厚みが50μｍの支持パッドを形成した。そして、各電極パッドから80μｍ幅の線路で配線導体を導出し、実装用基板とした。
【００３５】
一方、半導体装置としての半導体素子は、素子材料が厚さ0.1ｍｍのＧａＡｓであり、その下面に直径が60μｍの金から成る複数の突起電極が形成されているものを用いた。
【００３６】
そして、この実装用基板に、フリップチップ実装機により半導体素子を位置合わせして各突起電極をそれぞれに対応する電極パッドに当接させ、熱および圧力を半導体素子に印加することにより突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、本発明の第１の実装用基板を用いた本発明の半導体モジュールＡを作製した。
【００３７】
また、本発明の第２の実装用基板およびそれを用いた半導体モジュールの実施例として、上記と同じ半導体素子と、支持パッドに代えて基板と同一材料のアルミナセラミックスにより実装領域に対応して電極パッドの中心が位置する基準線を中心として幅100μｍの支持フレームを基板の下面に設けたこと以外は全て同一の実装用基板とを用いて、同様にフリップチップ実装機により半導体素子を位置合わせして各突起電極をそれぞれに対応する電極パッドに当接させ、熱および圧力を半導体素子に印加することにより突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、半導体モジュールＢを作製した。
【００３８】
また、比較例として、上記と同じ半導体素子と、支持パッドもしくは支持フレームを設けないこと以外は全て上記と同一の実装用基板とを用いて、同様にフリップチップ実装機により半導体素子を位置合わせして各突起電極をそれぞれに対応する電極パッドに当接させ、熱および圧力を半導体素子に印加することにより突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、半導体モジュールＣを作製した。
【００３９】
そして、これら実装用基板Ａ〜Ｃについて実装不良の発生について調べたところ、半導体モジュールＡおよびＢにおいては実装不良の発生は無かったが、半導体モジュールＣにおいては約40％の接合箇所において電極パッドの高さばらつきに起因する接合不良が生じ、実装不良の発生が見られた。
【００４０】
これにより、本発明の半導体モジュールＡおよびＢによれば、基板の下面に支持パッドもしくは支持フレームを設けなかった半導体モジュールＣと比べて、実装不良の発生がなく、接続信頼性が向上していることが確認でき、基板の下面に支持パッドもしくは支持フレームを設けるという簡単かつ容易な構成を採用するだけで、特に新たな工程を加えることなく、信頼性が高くかつ高い良品率で半導体モジュールを得ることが確認できた。
【００４１】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、半導体装置と実装基板との間に樹脂などのフィラー材を充填して接合強度を確保する場合においても、実装基板の下面において本発明に従って支持パッドもしくは支持フレームを設ける構成としてもよい。
【００４２】
【発明の効果】
以上のように、本発明の第１の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域に形成された電極パッドに対応した位置に絶縁体から成る支持パッドを設けたことから、実装時に印加される圧力をこの支持パッドにより受けることで基板の変形を抑制することができるため、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００４３】
また、本発明の第２の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域の外縁に沿って電極パッドを取り囲む領域に対応する位置に絶縁体から成る支持フレームを設けたことから、実装時に印加される圧力をこの支持フレームにより受けることで基板の変形を抑制することができるので、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００４４】
また、本発明の半導体モジュールによれば、以上のような本発明の実装用基板に半導体装置を実装していることから、半導体装置の突起電極と実装用基板の電極パッドとを安定かつ確実に接合して良好な接続状態で半導体装置を実装することができ、接続信頼性が高い半導体モジュールとなり、また高い良品率で作製することができるものとなる。
【００４５】
以上により、本発明によれば、半導体装置を実装用基板にフリップチップ実装する際に、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合でき、しかも短時間でかつ安価に作製可能な実装用基板を提供することができた。
【００４６】
また、本発明によれば、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合してフリップチップ実装することができ、短時間でかつ安価に作製可能な実装用基板を用いた半導体モジュールを提供することができた。
【図面の簡単な説明】
【図１】本発明の第１の実装用基板およびそれを用いた半導体モジュールの実施の形態の一例を示す側面図である。
【図２】本発明の第２の実装用基板およびそれを用いた半導体モジュールの実施の形態の他の例を示す側面図である。
【図３】従来の実装用基板およびそれを用いた半導体モジュールの例を示す側面図である。
【図４】（ａ）および（ｂ）は、それぞれ半導体素子のフリップチップ実装の工程を説明するための側面図である。
【符号の説明】
１・・・・・・半導体装置
２・・・・・・突起電極
３・・・・・・実装用基板
４・・・・・・電極パッド
７・・・・・・支持パッド
８・・・・・・支持フレーム
【発明の属する技術分野】
本発明は情報通信分野や半導体分野等において半導体素子や半導体素子を半導体素子収納用パッケージに収容して成る半導体デバイス等の半導体装置をいわゆるフリップチップ実装法により実装するのに好適な、実装の際の信頼性と良品率を高めた実装用基板およびこれを用いた半導体モジュールに関するものである。
【０００２】
【従来の技術】
近年、回路基板や半導体素子収納用パッケージ等の配線基板として用いられる実装用基板に半導体素子や半導体素子を収容した半導体デバイス等の半導体装置を実装する方法として、いわゆるフリップチップ実装法が多用されるようになっている。この実装法は、例えば、半導体装置の実装面側の電極上に金や半田材料等から成る突起電極を設け、一方、この半導体装置が搭載される実装用基板にはこの突起電極に対向する位置に電極パッドを設けておき、これら半導体装置の突起電極と実装用基板の電極パッドとを位置合わせして半導体装置を載置した後に加熱加圧することにより、または半導体装置を介して突起電極と電極パッドに超音波エネルギーを印加することにより突起電極と電極パッドとを接合して、半導体装置を実装用基板にいわゆるフェースダウンで実装するものである。
【０００３】
このようなフリップチップ実装において実装用基板の電極パッドと半導体装置の突起電極とを機械的に接合し、かつ電気的に接続する方法には、様々な方法が用いられている。
【０００４】
例えば、図４（ａ）に側面図で示すように、半導体装置としての半導体素子１を、その下面に形成された突起電極２の先端に例えば銀ペースト５を塗布して実装用基板３の上面の素子実装領域に形成された電極パッド４と当接させて載置した後、同図（ｂ）に同様の側面図で示すように、半導体素子１の上からツール（加圧加熱手段）６により加熱加圧して、突起電極２と電極パッド４とを銀ペースト５等を介して接続する方法がある。
【０００５】
また、半導体素子の突起電極を金で形成し、実装用基板の搭載部に形成された電極パッドの表面も金で形成して、銀ペーストや半田材料を用いずに突起電極と電極パッドを位置合わせし、これに超音波を加えることが可能なツールにより超音波を印加して、超音波と加熱のみで接続する方法もある。
【０００６】
これらの方法によって半導体装置を信頼性良く実装するためには、半導体装置の突起電極の高さが一様に揃っていることと、実装用基板の反りが少なく、実装用基板上の電極パッドの高さが揃っていることが非常に重要となる。
【０００７】
これに対し、従来公知の技術にて得られる実装用基板としては、例えば図３に断面図で示すような構成のものがある。図３において、１は半導体素子や半導体素子を半導体素子収納用パッケージに収容している半導体デバイス等の半導体装置であり、下面に複数の突起電極２を有している。３は絶縁基板に所定の回路配線が形成されて成り、上面に半導体装置１が実装される実装領域を備える実装用基板、４は実装用基板３の上面の実装領域に半導体装置１の突起電極２にそれぞれ対応させて配設された複数の電極パッドである。
【０００８】
この電極パッド４は、薄膜プロセスを用いずに例えば厚膜印刷法等により形成され、実装領域から外部に導出するための配線導体（図示せず）も一体に形成されている。このように厚膜印刷法等により形成された電極パッド４ならびに配線導体は、実装用基板３の絶縁基板と同時焼成により形成されることにより、図に示したように、通常は微視的に見て実装用基板３に反りが生じているために、電極パッド４もその基板の反りに応じて高さがばらついている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のようなフリップチップ実装法に用いられる従来の実装用基板においては、半導体装置に形成された突起電極にはわずかな高さばらつきがあることに加えて、実装用基板上に形成された電極パッドの高さばらつきおよび実装用基板の反りがあったため、これに半導体装置の突起電極を接合させる際に、電極パッド位置に圧力を印加することが行なわれている。そのため、基板の反りや電極の高さばらつきに応じて基板が変形し、実装終了時に圧力を開放することで基板の変形が元の状態に復元することで、あるいは復元しようとすることで突起電極と電極パッドが外れたり、突起電極が残留応力を有することとなり、その結果、突起電極と電極パッドが良好に接触させることができなくなって突起電極と電極パッドとの接続不良を発生させたり、長期信頼性に劣る接続状態となることがあるという問題点があった。
【００１０】
すなわち、上記従来例の実装用基板３は、図３中に破線および一点鎖線で示すように、実装前に実装用基板３が支持されていた面（破線位置）と、実装時に印加される圧力による基板の変形で新たに設定される支持面（一点鎖線位置）とが大きく離れており、実装プロセス中の電極パッドの高さ変位量が大きい構造となってしまうという問題点を有していた。
【００１１】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、半導体素子を始めとする半導体装置を配線基板または半導体収納用パッケージ等に用いられる実装用基板にフリップチップ実装する際に、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合でき、しかも短時間でかつ安価に作製可能な実装用基板を提供することにある。
【００１２】
また、本発明の目的は、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合してフリップチップ実装することができ、短時間でかつ安価に作製可能な実装用基板を用いた半導体モジュールを提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体モジュールの製造方法は、絶縁材料を焼成することにより形成された絶縁基板であって、該絶縁基板の一方主面側を仮想的に載置した仮想平面との間に空間を形成するように、他方主面方向へ突出する反りを有する絶縁基板と、下面に突起電極を有する半導体装置と、を準備する工程Ａと、前記絶縁基板の他方主面であって、前記絶縁基板を平面透視して前記空間と重なる部分に、前記突起電極の位置と対応する電極パッドを形成する工程Ｂと、前記絶縁基板の一方主面であって、前記電極パッドと対応する位置に絶縁体から成る支持パッドを形成し、前記突起電極と前記電極パッドとを当接させて、前記半導体装置に圧力を印加することにより、前記半導体装置を前記絶縁基板に実装する工程Ｃと、を有する。
【００１４】
また、本発明の半導体モジュールの製造方法は、前記工程Ｃにおいて、前記支持パッドに代えて、前記絶縁基板の一方主面に配設され、前記絶縁基板を平面透視して、前記電極パッドを取り囲む領域と対応した位置に絶縁体からなる支持フレームを有する。
【００１５】
また、本発明の半導体モジュールの製造方法は、前記絶縁基板および前記電極パッドを同時焼成により形成することを有する。
【００１６】
【発明の実施の形態】
本発明の第１の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域に形成された電極パッドに対応した位置に絶縁体から成る支持パッドを設けたことから、実装時に印加される圧力をこの支持パッドにより受けることで基板の変形を抑制することができるため、従来のように、半導体装置の突起電極を接合させる際に電極パッド位置に圧力を印加することにより基板の反りや電極の高さばらつきに応じて基板が変形し、実装終了時に圧力を開放することで基板の変形が元の状態に復元することで、あるいは復元しようとすることで突起電極と電極パッドが外れたり、突起電極が残留応力を有することになるために突起電極と電極パッドが良好に接触させることができなくなって突起電極と電極パッドとの接続不良を発生させたり、長期信頼性に劣る接続状態となる場合と比較して、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００１７】
また、本発明の第２の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域の外縁に沿って電極パッドを取り囲む領域に対応する位置に絶縁体から成る支持フレームを設けたことから、実装時に印加される圧力をこの支持フレームにより受けることで基板の変形を抑制することができるため、従来のように、半導体装置の突起電極を接合させる際に電極パッド位置に圧力を印加することにより基板の反りや電極の高さばらつきに応じて基板が変形し、実装終了時に圧力を開放することで基板の変形が元の状態に復元することで、あるいは復元しようとすることで突起電極と電極パッドが外れたり、突起電極が残留応力を有することになるために、突起電極と電極パッドが良好に接触させることができなくなって突起電極と電極パッドとの接続不良を発生させたり、長期信頼性に劣る接続状態となる場合と比較して、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００１８】
また、本発明の半導体モジュールによれば、以上のような本発明の第１または第２の実装用基板に半導体装置を実装していることから、半導体装置の突起電極と実装用基板の電極パッドとを安定かつ確実に接合して良好な接続状態で半導体装置を実装することができ、接続信頼性が高い半導体モジュールとなり、また高い良品率で作製することができるものとなる。
【００１９】
以下、図面に基づいて本発明を詳細に説明する。
【００２０】
図１は本発明の第１の実装用基板およびそれを用いた半導体モジュールの実施の形態の一例を示す側面図であり、実装用基板３の実装領域に半導体装置１を実装している状態を示している。
【００２１】
図１において、１は半導体素子や半導体素子を半導体素子収納用パッケージに収容している半導体デバイス等の半導体装置であり、下面に複数の突起電極２を有している。３は絶縁基板に所定の回路配線が形成されて成り、上面に半導体装置１が実装される実装領域を備える実装用基板、４は実装用基板３の上面の実装領域に半導体装置１の突起電極２にそれぞれ対応させて配設された複数の電極パッドである。
【００２２】
この電極パッド４は、例えば厚膜印刷法等により形成され、実装領域から外部に導出するための配線導体（図示せず）も一体に形成されている。このように厚膜印刷法等により形成された電極パッド４ならびに配線導体は実装用基板３の絶縁基板と同時焼成によって形成されることにより、図に示したように、通常は微視的に見て実装用基板３に反りが生じている。
【００２３】
本発明の第１の実装用基板３においては、実装用基板３の下面に、実装用基板３の上面の実装領域に形成された電極パッド４に対応した位置に絶縁体から成る支持パッド７を設けている。これにより、実装用基板３の反りに対して、実装時に印加される圧力をこの支持パッド７により受けることで基板の変形を抑制することができる構造となっている。
【００２４】
そして、この例における本発明の第１の実装用基板３は、図１中に破線と一点鎖線で示すように、実装前に実装用基板３を支持していた面（破線位置）と、実装時に印加される圧力による実装用基板３の変形で新たに設定される支持面（一点鎖線位置）とが近接しており、実装時に印加される圧力をこの支持パッド７により受けることで実装用基板３の変形を抑制することができる構造となっている。
【００２５】
この結果、厚膜印刷法等で形成された電極パッド４に対しても、実装プロセス中の基板変形の抑制効果がもたらされることで、実装領域の全体にわたって簡単かつ容易に実装プロセス中の高さ変位量を低減して所望の変位量の範囲内に電極パッド４を配列させることができるので、突起電極２がいずれも良好な状態で安定して電極パッド４に当接されて確実に接合されることとなり、信頼性良くかつ高い良品率で半導体装置１を実装することができる。
【００２６】
このような支持パッド７は、突起電極２と電極パッド４との接触面積より大きくすることで、突起電極２の当接時の圧力を受ける上で適しており、安定した接続が得られるために、通常は上面の電極パッド４の大きさ程度に形成すればよい。また支持パッド７の高さは実装用基板３の反りを補うのに十分であれば良く、通常は40μｍ程度の高さを有していれば良い。また、その配置については突起電極２と接続する全ての電極パッド４に対応させることが望ましいが、全てに対応しなくとも、少なくとも実装領域の周辺部に位置する電極パッド４に対応させて環状に配置しても良い。なお、このような支持パッド７は好適には実装用基板３を構成する絶縁体と同一の絶縁材料を用いて印刷技術により下面にパターン形成し、焼成して一体に形成することで、所望の形状・大きさ・位置に容易に形成可能である。
【００２７】
また、このような実装用基板３に半導体装置１を実装して成る本発明の半導体モジュールは、同様に信頼性が高くかつ高い良品率で作製することができる。
【００２８】
次に、図２は本発明の第２の実装用基板の実施の形態の一例を示す図１と同様の側面図である。図２においても図１と同様に１は半導体装置であり、２は突起電極、３は実装用基板、４は電極パッドであり、８は支持フレームである。
【００２９】
この例における本発明の第２の実装用基板３は、実装用基板３の下面に、実装用基板３の上面の実装領域に形成された電極パッド４に対応した、実装領域の外縁に沿って電極パッド４を取り囲む領域に対応した位置に絶縁体から成る支持フレーム８を設けている。これにより、実装用基板３の反りに対して、実装時に印加される圧力をこの支持フレーム８により受けることで実装用基板３の変形を抑制することができる構造となっている。
【００３０】
この場合においても、厚膜印刷法等で形成された電極パッド４に対しても実装領域の全体にわたってその形状に応じて簡単かつ容易に実装プロセス中の高さ変位量を低減して所望の高さ変位量の範囲内に電極パッド４を配列させることができるので、突起電極２がいずれも良好な状態で安定して電極パッド４に当接されて確実に接合されることとなり、信頼性良くかつ高い良品率で半導体装置１を実装することができる。
【００３１】
さらに、この場合には、実装時の実装用基板３の固定に際して、支持フレーム８により実装用基板３の下面領域に閉じた空間を形成することができるので、吸着固定を用いることができるために、簡便な方法で実装が可能である。
【００３２】
このような支持フレーム８は、実装領域を取り囲むように、上面の電極パッド４の大きさ程度の幅を有するように枠状に配置し、突起電極２と電極パッド４との接触面積より大きくすることで、突起電極２の当接時の圧力を受ける上で適しており、安定した接続が得られるために、通常は上面の電極パッド４の大きさ程度の幅に形成すればよい。また支持フレーム８の高さは実装用基板３の反りを補うのに十分であれば良く、通常は40μｍ程度の高さを有していれば良い。なお、このような支持フレーム８は好適には実装用基板３を構成する絶縁体と同一の絶縁材料を用いて印刷技術により下面にパターン形成し、これを焼成して一体に形成することで、容易に所望の形状・大きさ・位置に形成可能である。
【００３３】
【実施例】
次に、本発明の実装用基板およびそれを用いた半導体モジュールについて具体例を説明する。
【００３４】
まず、実装用基板の絶縁基板として厚さ0.4ｍｍで一辺が10ｍｍの正方形状の外形を有するアルミナセラミック基板を用い、この基板上の実装領域に、半導体装置としての半導体素子の下面に形成された突起電極と対向する位置に膜厚が10μｍのＷ／Ｎｉ／Ａｕ層から成る電極パッドを設けた。なお、実装領域は一辺が2.5ｍｍの正方形状であり、実装用基板の下面の反りは20μｍで上に凸の形状をしていた。そして、基板の上面の電極パッドは、実装領域の外辺に相当する各辺より200μｍ内側に電極パッドの中心が位置する基準線を設けて、各基準線の辺の中心（外周部の中央）近傍と各頂点（外周部の角部）に一辺が100μｍの正方形の形状に設け、基板の下面には基板と同一材料のアルミナセラミックスで、上面の電極パッドと同じ位置に一辺が150μｍの正方形の形状で厚みが50μｍの支持パッドを形成した。そして、各電極パッドから80μｍ幅の線路で配線導体を導出し、実装用基板とした。
【００３５】
一方、半導体装置としての半導体素子は、素子材料が厚さ0.1ｍｍのＧａＡｓであり、その下面に直径が60μｍの金から成る複数の突起電極が形成されているものを用いた。
【００３６】
そして、この実装用基板に、フリップチップ実装機により半導体素子を位置合わせして各突起電極をそれぞれに対応する電極パッドに当接させ、熱および圧力を半導体素子に印加することにより突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、本発明の第１の実装用基板を用いた本発明の半導体モジュールＡを作製した。
【００３７】
また、本発明の第２の実装用基板およびそれを用いた半導体モジュールの実施例として、上記と同じ半導体素子と、支持パッドに代えて基板と同一材料のアルミナセラミックスにより実装領域に対応して電極パッドの中心が位置する基準線を中心として幅100μｍの支持フレームを基板の下面に設けたこと以外は全て同一の実装用基板とを用いて、同様にフリップチップ実装機により半導体素子を位置合わせして各突起電極をそれぞれに対応する電極パッドに当接させ、熱および圧力を半導体素子に印加することにより突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、半導体モジュールＢを作製した。
【００３８】
また、比較例として、上記と同じ半導体素子と、支持パッドもしくは支持フレームを設けないこと以外は全て上記と同一の実装用基板とを用いて、同様にフリップチップ実装機により半導体素子を位置合わせして各突起電極をそれぞれに対応する電極パッドに当接させ、熱および圧力を半導体素子に印加することにより突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、半導体モジュールＣを作製した。
【００３９】
そして、これら実装用基板Ａ〜Ｃについて実装不良の発生について調べたところ、半導体モジュールＡおよびＢにおいては実装不良の発生は無かったが、半導体モジュールＣにおいては約40％の接合箇所において電極パッドの高さばらつきに起因する接合不良が生じ、実装不良の発生が見られた。
【００４０】
これにより、本発明の半導体モジュールＡおよびＢによれば、基板の下面に支持パッドもしくは支持フレームを設けなかった半導体モジュールＣと比べて、実装不良の発生がなく、接続信頼性が向上していることが確認でき、基板の下面に支持パッドもしくは支持フレームを設けるという簡単かつ容易な構成を採用するだけで、特に新たな工程を加えることなく、信頼性が高くかつ高い良品率で半導体モジュールを得ることが確認できた。
【００４１】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、半導体装置と実装基板との間に樹脂などのフィラー材を充填して接合強度を確保する場合においても、実装基板の下面において本発明に従って支持パッドもしくは支持フレームを設ける構成としてもよい。
【００４２】
【発明の効果】
以上のように、本発明の第１の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域に形成された電極パッドに対応した位置に絶縁体から成る支持パッドを設けたことから、実装時に印加される圧力をこの支持パッドにより受けることで基板の変形を抑制することができるため、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００４３】
また、本発明の第２の実装用基板によれば、絶縁基板の下面に、絶縁基板の上面の実装領域の外縁に沿って電極パッドを取り囲む領域に対応する位置に絶縁体から成る支持フレームを設けたことから、実装時に印加される圧力をこの支持フレームにより受けることで基板の変形を抑制することができるので、下面に複数の突起電極を有する半導体装置を信頼性良くまた高い良品率で実装することができる。
【００４４】
また、本発明の半導体モジュールによれば、以上のような本発明の実装用基板に半導体装置を実装していることから、半導体装置の突起電極と実装用基板の電極パッドとを安定かつ確実に接合して良好な接続状態で半導体装置を実装することができ、接続信頼性が高い半導体モジュールとなり、また高い良品率で作製することができるものとなる。
【００４５】
以上により、本発明によれば、半導体装置を実装用基板にフリップチップ実装する際に、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合でき、しかも短時間でかつ安価に作製可能な実装用基板を提供することができた。
【００４６】
また、本発明によれば、信頼性良くかつ高い良品率で半導体装置の突起電極と実装用基板の電極パッドとを接合してフリップチップ実装することができ、短時間でかつ安価に作製可能な実装用基板を用いた半導体モジュールを提供することができた。
【図面の簡単な説明】
【図１】本発明の第１の実装用基板およびそれを用いた半導体モジュールの実施の形態の一例を示す側面図である。
【図２】本発明の第２の実装用基板およびそれを用いた半導体モジュールの実施の形態の他の例を示す側面図である。
【図３】従来の実装用基板およびそれを用いた半導体モジュールの例を示す側面図である。
【図４】（ａ）および（ｂ）は、それぞれ半導体素子のフリップチップ実装の工程を説明するための側面図である。
【符号の説明】
１・・・・・・半導体装置
２・・・・・・突起電極
３・・・・・・実装用基板
４・・・・・・電極パッド
７・・・・・・支持パッド
８・・・・・・支持フレーム
Claims (3)
- 絶縁材料を焼成することにより形成された絶縁基板であって、該絶縁基板の一方主面側を仮想的に載置した仮想平面との間に空間を形成するように、他方主面方向へ突出する反りを有する絶縁基板と、下面に突起電極を有する半導体装置と、を準備する工程Ａと、
前記絶縁基板の他方主面であって、前記絶縁基板を平面透視して前記空間と重なる部分に、前記突起電極の位置と対応する電極パッドを形成する工程Ｂと、
前記絶縁基板の一方主面であって、前記電極パッドと対応する位置に絶縁体から成る支持パッドを形成し、前記突起電極と前記電極パッドとを当接させて、前記半導体装置に圧力を印加することにより、前記半導体装置を前記絶縁基板に実装する工程Ｃと、を有する半導体モジュールの製造方法。 - 前記工程Ｃにおいて、前記支持パッドに代えて、前記絶縁基板の一方主面に配設され、前記絶縁基板を平面透視して、前記電極パッドを取り囲む領域と対応した位置に絶縁体からなる支持フレームを有する請求項１に記載の半導体モジュールの製造方法。
- 前記絶縁基板および前記電極パッドを同時焼成により形成する請求項１または２に記載の半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000355858A JP4540216B2 (ja) | 2000-11-22 | 2000-11-22 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000355858A JP4540216B2 (ja) | 2000-11-22 | 2000-11-22 | 半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002158260A JP2002158260A (ja) | 2002-05-31 |
| JP4540216B2 true JP4540216B2 (ja) | 2010-09-08 |
Family
ID=18828202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000355858A Expired - Fee Related JP4540216B2 (ja) | 2000-11-22 | 2000-11-22 | 半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4540216B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102438179B1 (ko) * | 2017-11-02 | 2022-08-30 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491447A (ja) * | 1990-08-02 | 1992-03-24 | Oki Electric Ind Co Ltd | 半導体素子の実装方法 |
| JPH0992683A (ja) * | 1995-09-25 | 1997-04-04 | Fujitsu Ltd | 半導体装置 |
| JPH10270499A (ja) * | 1997-03-21 | 1998-10-09 | Sony Chem Corp | Ｉｃチップ搭載基板 |
| JP2001257239A (ja) * | 2000-03-13 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2000
- 2000-11-22 JP JP2000355858A patent/JP4540216B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491447A (ja) * | 1990-08-02 | 1992-03-24 | Oki Electric Ind Co Ltd | 半導体素子の実装方法 |
| JPH0992683A (ja) * | 1995-09-25 | 1997-04-04 | Fujitsu Ltd | 半導体装置 |
| JPH10270499A (ja) * | 1997-03-21 | 1998-10-09 | Sony Chem Corp | Ｉｃチップ搭載基板 |
| JP2001257239A (ja) * | 2000-03-13 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002158260A (ja) | 2002-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819851B2 (ja) | 半導体装置およびその製造方法 | |
| JP5572288B2 (ja) | 超小型電子部品パッケージ及びそのための方法 | |
| JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR100194130B1 (ko) | 반도체 패키지 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JPH07273243A (ja) | 半導体パッケージ | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP4409070B2 (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4331179B2 (ja) | 半導体装置 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JP2002016168A (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
| JP4203193B2 (ja) | 半導体素子の実装方法 | |
| JP2002299549A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |