JP2002094241A - ビルドアッププリント配線板 - Google Patents
ビルドアッププリント配線板Info
- Publication number
- JP2002094241A JP2002094241A JP2000281427A JP2000281427A JP2002094241A JP 2002094241 A JP2002094241 A JP 2002094241A JP 2000281427 A JP2000281427 A JP 2000281427A JP 2000281427 A JP2000281427 A JP 2000281427A JP 2002094241 A JP2002094241 A JP 2002094241A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- build
- flip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 超音波を用いるフリップチップ実装において
も接合性のよいビルドアッププリント配線板を提供す
る。 【解決手段】 半導体チップの突起状電極と対応する電
極パッドをビアホールで挟み込んだり、銅めっきを充填
したフィルドビアホールで形成することにより剛性を持
たせることにし、超音波を用いたフリップチップ実装に
おいて振動を加えたときその振動方向がパターン方向と
垂直な場合でも接合面における相対変位量を十分確保で
きるにする。
も接合性のよいビルドアッププリント配線板を提供す
る。 【解決手段】 半導体チップの突起状電極と対応する電
極パッドをビアホールで挟み込んだり、銅めっきを充填
したフィルドビアホールで形成することにより剛性を持
たせることにし、超音波を用いたフリップチップ実装に
おいて振動を加えたときその振動方向がパターン方向と
垂直な場合でも接合面における相対変位量を十分確保で
きるにする。
Description
【０００１】
【発明の属する技術分野】本発明は、ビルドアッププリ
ント配線板に係り、特に超音波フリップチップ実装に好
適なビルドアッププリント配線板に関するものである。
ント配線板に係り、特に超音波フリップチップ実装に好
適なビルドアッププリント配線板に関するものである。
【０００２】
【従来の技術】半導体素子の実装技術として、半導体素
子チップ（フリップチップ）をプリント配線板にフェー
スダウン方式でボンディング実装することが知られてい
る。すなわち、半導体装置を構成する有効な手段とし
て、所要の被接続端子群が設けられている基板面に、半
導体チップの対応する電極群を対向させ、かつ被接続端
子面もしくは電極面に設けたバンプを介して圧着し、電
気的および機械的な接続を行う方式が採用されつつあ
る。このフリップチップ実装方式は、従来のワイヤボン
ディング方式に比べて、フリップチップの電極群および
対応する基板の被接続端子群を一括的に接続できるの
で、生産性の点で優れている。
子チップ（フリップチップ）をプリント配線板にフェー
スダウン方式でボンディング実装することが知られてい
る。すなわち、半導体装置を構成する有効な手段とし
て、所要の被接続端子群が設けられている基板面に、半
導体チップの対応する電極群を対向させ、かつ被接続端
子面もしくは電極面に設けたバンプを介して圧着し、電
気的および機械的な接続を行う方式が採用されつつあ
る。このフリップチップ実装方式は、従来のワイヤボン
ディング方式に比べて、フリップチップの電極群および
対応する基板の被接続端子群を一括的に接続できるの
で、生産性の点で優れている。
【０００３】このフリップチップ実装方法の一つに超音
波を用いる方法がある。超音波を用いる一般的な方法は
次の通りである。まず半導体チップの電極上にスパッタ
リング、めっき、フォトリソグラフィ技術等によって金
バンプを形成する。次に、金バンプを形成した半導体チ
ップを超音波ホーンの先端部に取り付けられた吸着溝を
備えるボンディングツール（図示せず）によって吸着し
た後、常温または１２５°Ｃ程度に加熱されたボンディ
ングテーブル（図示せず）に置かれたプリント配線板を
位置合わせしてボンディングツールに圧力と超音波を付
加してプリント配線板の電極パッドと半導体チップの金
バンプとを接合するものである。
波を用いる方法がある。超音波を用いる一般的な方法は
次の通りである。まず半導体チップの電極上にスパッタ
リング、めっき、フォトリソグラフィ技術等によって金
バンプを形成する。次に、金バンプを形成した半導体チ
ップを超音波ホーンの先端部に取り付けられた吸着溝を
備えるボンディングツール（図示せず）によって吸着し
た後、常温または１２５°Ｃ程度に加熱されたボンディ
ングテーブル（図示せず）に置かれたプリント配線板を
位置合わせしてボンディングツールに圧力と超音波を付
加してプリント配線板の電極パッドと半導体チップの金
バンプとを接合するものである。
【０００４】
【発明が解決しようとする課題】このような超音波を用
いるフリップチップ実装方法においては、電極パッドの
間隔が狭いことから電極パッドは細い配線パターン上に
形成せざるを得ない。この様子を図４に示す。図４
（ａ）は断面図であり、図４（ｂ）は平面図である。図
４において、４１はビルドアッププリント配線板、４２
はビルドアッププリント配線板４１上に形成された電極
パッド、４３はビルドアッププリント配線板４１にフリ
ップチップ実装する半導体チップ、４４は半導体チップ
４３の電極上に形成された金バンプである。
いるフリップチップ実装方法においては、電極パッドの
間隔が狭いことから電極パッドは細い配線パターン上に
形成せざるを得ない。この様子を図４に示す。図４
（ａ）は断面図であり、図４（ｂ）は平面図である。図
４において、４１はビルドアッププリント配線板、４２
はビルドアッププリント配線板４１上に形成された電極
パッド、４３はビルドアッププリント配線板４１にフリ
ップチップ実装する半導体チップ、４４は半導体チップ
４３の電極上に形成された金バンプである。
【０００５】このような電極パッド４２に超音波を用い
て半導体チップ４３をフリップチップ実装を行うと超音
波の振動方向により接合性が異なるという問題が生じて
いた。すなわち、超音波振動と平行したパターン上に電
極パッド４２が形成されている場合は半導体チップ４３
の金バンプ４４の超音波振動に対して電極パッド４２に
は十分な剛性があり、電極パッド４２が振動方向で拘束
されるため、超音波振動の接合面における相対変位量が
大きいので接合性は良いが、これに対して垂直方向に並
ぶ電極パッド４２には十分な剛性がなく、電極パッド４
２が超音波振動に対して追随して振動するために超音波
振動の接合面における相対変位量が小さくなるため接合
性が悪いという欠点があった。本発明は、上記課題を解
決するためになされたもので、垂直方向に並ぶ電極部に
ついても十分な剛性を持たせるようにして超音波を用い
るフリップチップ実装においても接合性のよいビルドア
ッププリント配線板を提供することを目的とする。
て半導体チップ４３をフリップチップ実装を行うと超音
波の振動方向により接合性が異なるという問題が生じて
いた。すなわち、超音波振動と平行したパターン上に電
極パッド４２が形成されている場合は半導体チップ４３
の金バンプ４４の超音波振動に対して電極パッド４２に
は十分な剛性があり、電極パッド４２が振動方向で拘束
されるため、超音波振動の接合面における相対変位量が
大きいので接合性は良いが、これに対して垂直方向に並
ぶ電極パッド４２には十分な剛性がなく、電極パッド４
２が超音波振動に対して追随して振動するために超音波
振動の接合面における相対変位量が小さくなるため接合
性が悪いという欠点があった。本発明は、上記課題を解
決するためになされたもので、垂直方向に並ぶ電極部に
ついても十分な剛性を持たせるようにして超音波を用い
るフリップチップ実装においても接合性のよいビルドア
ッププリント配線板を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明になる第1のビル
ドアッププリント配線板は、所定数の突起状電極が形成
された半導体チップを超音波を用いてフリップチップ実
装するビルドアッププリント配線板において、前記突起
状電極位置に対応する前記ビルドアッププリント配線板
の電極パッドを挟み込む位置にビアホールを形成したこ
とを特徴とするものである。
ドアッププリント配線板は、所定数の突起状電極が形成
された半導体チップを超音波を用いてフリップチップ実
装するビルドアッププリント配線板において、前記突起
状電極位置に対応する前記ビルドアッププリント配線板
の電極パッドを挟み込む位置にビアホールを形成したこ
とを特徴とするものである。
【０００７】また、本発明になる第２のビルドアッププ
リント配線板は所定数の突起状電極が形成された半導体
チップを超音波を用いてフリップチップ実装するビルド
アッププリント配線板において、前記突起状電極位置に
対応する前記ビルドアッププリント配線板の電極パッド
の下に導電性物質で充填された孔状のフィルドビアホー
ルを形成したことを特徴とするものである。
リント配線板は所定数の突起状電極が形成された半導体
チップを超音波を用いてフリップチップ実装するビルド
アッププリント配線板において、前記突起状電極位置に
対応する前記ビルドアッププリント配線板の電極パッド
の下に導電性物質で充填された孔状のフィルドビアホー
ルを形成したことを特徴とするものである。
【０００８】また、本発明になる第３のビルドアッププ
リント配線板は、所定数の突起状電極が形成された半導
体チップを超音波を用いてフリップチップ実装するビル
ドアッププリント配線板において、前記突起状電極位置
に対応する前記ビルドアッププリント配線板の電極パッ
ドの下に導電性物質で充填された溝状のフィルドビアホ
ールを形成したことを特徴とするものである。また、こ
れら第２、第３のビルドアッププリント配線板の導電性
物質は銅めっきであることを特徴とするものである。
リント配線板は、所定数の突起状電極が形成された半導
体チップを超音波を用いてフリップチップ実装するビル
ドアッププリント配線板において、前記突起状電極位置
に対応する前記ビルドアッププリント配線板の電極パッ
ドの下に導電性物質で充填された溝状のフィルドビアホ
ールを形成したことを特徴とするものである。また、こ
れら第２、第３のビルドアッププリント配線板の導電性
物質は銅めっきであることを特徴とするものである。
【０００９】本発明になる第１乃至第３のビルドアップ
プリント配線板によれば、それぞれ配線パターン上の電
極パッドに剛性を持たせることにしているので、超音波
を用いたフリップチップ実装において、振動方向がパタ
ーン方向と垂直な場合でも、接合面における十分な相対
変位量を確保できるから良好な接合が可能となる。
プリント配線板によれば、それぞれ配線パターン上の電
極パッドに剛性を持たせることにしているので、超音波
を用いたフリップチップ実装において、振動方向がパタ
ーン方向と垂直な場合でも、接合面における十分な相対
変位量を確保できるから良好な接合が可能となる。
【００１０】
【発明の実施の形態】以下本発明について、図を用いて
詳しく説明する。図１は、本発明の一実施の形態である
ビルドアッププリント配線板の断面図であり、図２はも
う一つの実施の形態であるビルドアッププリント配線板
の断面図であり、図３は別の実施の形態であるビルドア
ッププリント配線板の電極パッドの概要斜視図である。
詳しく説明する。図１は、本発明の一実施の形態である
ビルドアッププリント配線板の断面図であり、図２はも
う一つの実施の形態であるビルドアッププリント配線板
の断面図であり、図３は別の実施の形態であるビルドア
ッププリント配線板の電極パッドの概要斜視図である。
【００１１】
【実施の形態１】図１において、１０はベース基板であ
り、セラミック基板や、ガラス基板や、ガラスクロス入
りプリント配線板である。このベース基板１０には表面
（上面）に配線パターン１２が適宜の方法によって形成
される。なお、ベース基板は多層板であってもよく、こ
の場合は配線パターン１２は内層パターンとビアホール
などによって接続される。
り、セラミック基板や、ガラス基板や、ガラスクロス入
りプリント配線板である。このベース基板１０には表面
（上面）に配線パターン１２が適宜の方法によって形成
される。なお、ベース基板は多層板であってもよく、こ
の場合は配線パターン１２は内層パターンとビアホール
などによって接続される。
【００１２】１４はベース基板１０の表面にビルドアッ
プ法で形成された最外層である。この最外層１４はベー
ス基板１０の表面に所定の厚さに形成された樹脂層１６
に配線パターン１８を形成したものである。ここにビル
ドアップ法は、めっき、プリントなどによって、順次導
体層、絶縁層を積み上げていく多層プリント配線板の製
造方法である。
プ法で形成された最外層である。この最外層１４はベー
ス基板１０の表面に所定の厚さに形成された樹脂層１６
に配線パターン１８を形成したものである。ここにビル
ドアップ法は、めっき、プリントなどによって、順次導
体層、絶縁層を積み上げていく多層プリント配線板の製
造方法である。
【００１３】この樹脂層１６は例えば公知の紫外線硬化
型のソルダレジスト（エポキシアクリレートやウレタン
アクリレートなど）の感光性樹脂を塗布あるいは印刷す
ることによって形成される。また、この樹脂層１６は、
感光性樹脂やキャリアフィルムと保護フィルムを挟んで
3層構造としたドライフィルムを用いて、キャリアフィ
ルムを剥がしながら、加熱圧着ロールでベース基板１０
の表面に熱圧着させることにより形成してもよい。この
ように塗布、印刷あるいは熱圧着など適宜の方法で形成
された感光性樹脂は紫外線などを照射することによって
硬化される。
型のソルダレジスト（エポキシアクリレートやウレタン
アクリレートなど）の感光性樹脂を塗布あるいは印刷す
ることによって形成される。また、この樹脂層１６は、
感光性樹脂やキャリアフィルムと保護フィルムを挟んで
3層構造としたドライフィルムを用いて、キャリアフィ
ルムを剥がしながら、加熱圧着ロールでベース基板１０
の表面に熱圧着させることにより形成してもよい。この
ように塗布、印刷あるいは熱圧着など適宜の方法で形成
された感光性樹脂は紫外線などを照射することによって
硬化される。
【００１４】この時フォトエッチングの手法やレーザビ
ームなどを用いて、下層の配線パターン１２を最外層１
４の配線パターン１８に接続するための小孔を形成して
おく。この時、同時に半導体チップをフリップチップ実
装するための電極パッド領域を挟み込むような位置にも
小孔を形成しておく。例えば、フォトエッチングを用い
る場合には、未硬化の樹脂層１６にフォトマスクを重ね
てビアホールの小孔以外の部分に紫外線を照射して硬化
させ、その後小孔の部分の未硬化樹脂を除去する。
ームなどを用いて、下層の配線パターン１２を最外層１
４の配線パターン１８に接続するための小孔を形成して
おく。この時、同時に半導体チップをフリップチップ実
装するための電極パッド領域を挟み込むような位置にも
小孔を形成しておく。例えば、フォトエッチングを用い
る場合には、未硬化の樹脂層１６にフォトマスクを重ね
てビアホールの小孔以外の部分に紫外線を照射して硬化
させ、その後小孔の部分の未硬化樹脂を除去する。
【００１５】その後硬化した樹脂層１６の表面に配線パ
ターン１８を形成する。この配線パターン１８は、配線
パターン以外の部分をめっきレジストで覆い、配線パタ
ーンの部分に無電解めっきした後電解めっきを施すこと
により形成される。この時ビアホールの小孔内も導体め
っきされ、ビアホール２０となる。最上層１６に後述す
る半導体チップのバンプ対応位置に導体パッド３０Ａが
形成される。こうして半導体チップをフリップチップ実
装するビルドアッププリント配線板が形成される。
ターン１８を形成する。この配線パターン１８は、配線
パターン以外の部分をめっきレジストで覆い、配線パタ
ーンの部分に無電解めっきした後電解めっきを施すこと
により形成される。この時ビアホールの小孔内も導体め
っきされ、ビアホール２０となる。最上層１６に後述す
る半導体チップのバンプ対応位置に導体パッド３０Ａが
形成される。こうして半導体チップをフリップチップ実
装するビルドアッププリント配線板が形成される。
【００１６】２２は半導体チップであり、その電極パッ
ドにはワイヤボンディングの原理を応用した金（Ａｕ）
バンプ２４が形成されている。このバンプ２４は、金ワ
イヤを先端に導く小孔を有するキャピラリを半導体チッ
プ２２の電極パッドに圧着することによって電極パッド
にネイルヘッドを形成し、ワイヤをこのネイルヘッドか
ら切り離すことによって形成される。
ドにはワイヤボンディングの原理を応用した金（Ａｕ）
バンプ２４が形成されている。このバンプ２４は、金ワ
イヤを先端に導く小孔を有するキャピラリを半導体チッ
プ２２の電極パッドに圧着することによって電極パッド
にネイルヘッドを形成し、ワイヤをこのネイルヘッドか
ら切り離すことによって形成される。
【００１７】次に、従来例と同様に、金バンプ２４を形
成した半導体チップ２２を超音波ホーンの先端部に取り
付けられた吸着溝を備えるボンディングツール（図示せ
ず）によって吸着した後、常温または１２５°Ｃ程度に
加熱されたボンディングテーブル（図示せず）に置かれ
た前記ビルドアッププリント配線板を位置合わせしてボ
ンディングツールに圧力と超音波を付加してプリント配
線板の電極部と半導体チップの金バンプとをボンディン
グする。
成した半導体チップ２２を超音波ホーンの先端部に取り
付けられた吸着溝を備えるボンディングツール（図示せ
ず）によって吸着した後、常温または１２５°Ｃ程度に
加熱されたボンディングテーブル（図示せず）に置かれ
た前記ビルドアッププリント配線板を位置合わせしてボ
ンディングツールに圧力と超音波を付加してプリント配
線板の電極部と半導体チップの金バンプとをボンディン
グする。
【００１８】このように、半導体チップ２２のバンプ２
４に対応する前記ビルドアッププリント配線板の電極パ
ッド３０Ａを挟み込む位置にビアホール２０を形成して
いるので、それぞれ配線パターン上の電極パッドに剛性
を持たせることになるから超音波を用いたフリップチッ
プ実装において、振動を加えてもパターン方向と垂直な
振動（図１の表裏方向への振動）の場合でも、接合面に
おける相対変位量を十分に確保できるので良好な接合が
可能となる。
４に対応する前記ビルドアッププリント配線板の電極パ
ッド３０Ａを挟み込む位置にビアホール２０を形成して
いるので、それぞれ配線パターン上の電極パッドに剛性
を持たせることになるから超音波を用いたフリップチッ
プ実装において、振動を加えてもパターン方向と垂直な
振動（図１の表裏方向への振動）の場合でも、接合面に
おける相対変位量を十分に確保できるので良好な接合が
可能となる。
【００１９】
【実施の形態２】実施の形態１と同様にしてビアホール
用小孔を形成する。このとき、半導体チップ２２の電極
に対応する位置にもビアホール用小孔を形成する。次
に、この電極パッドとなる位置のビアホール用小孔を導
電性物質である銅めっきで充填する。この充填は、例え
ば、銅めっきで充填するビアホール用小孔以外にはめっ
きレジストを施し、しかる後に無電解銅めっきを施すこ
となく電解銅めっきを施すことによって行う。ここで、
無電解銅めっきを施さずに電解銅めっきをいきなり施す
のは、ビアホール小孔の壁面に銅めっきを形成させなく
するためであり、こうすることによって、銅めっきが下
面の回路パターンから上に順次形成されるので平坦な銅
めっきが形成されるからである。こうして銅めっきで充
填されたフィルドビアホール４０が形成される。しかる
のち、前記めっきレジストを除去し、公知の手段によ
り、回路パターン、電極パッドを形成する。こうしてで
きたビルドアッププリント配線板に実施の形態１で示し
たように半導体チップ２２を超音波を用いて接続する。
用小孔を形成する。このとき、半導体チップ２２の電極
に対応する位置にもビアホール用小孔を形成する。次
に、この電極パッドとなる位置のビアホール用小孔を導
電性物質である銅めっきで充填する。この充填は、例え
ば、銅めっきで充填するビアホール用小孔以外にはめっ
きレジストを施し、しかる後に無電解銅めっきを施すこ
となく電解銅めっきを施すことによって行う。ここで、
無電解銅めっきを施さずに電解銅めっきをいきなり施す
のは、ビアホール小孔の壁面に銅めっきを形成させなく
するためであり、こうすることによって、銅めっきが下
面の回路パターンから上に順次形成されるので平坦な銅
めっきが形成されるからである。こうして銅めっきで充
填されたフィルドビアホール４０が形成される。しかる
のち、前記めっきレジストを除去し、公知の手段によ
り、回路パターン、電極パッドを形成する。こうしてで
きたビルドアッププリント配線板に実施の形態１で示し
たように半導体チップ２２を超音波を用いて接続する。
【００２０】このように、半導体チップのバンプに対応
する前記ビルドアッププリント配線板の電極パッドの下
は孔状のビアホールに銅めっきで充填されたフィルドビ
アホールで形成されているので、それぞれ配線パターン
上の電極パッドに剛性を持たせることになるから超音波
を用いたフリップチップ実装において、振動を加えて
も、パターン方向と垂直な振動の場合でも、接合面にお
ける相対変位量を十分確保できるので良好な接合が可能
となる。
する前記ビルドアッププリント配線板の電極パッドの下
は孔状のビアホールに銅めっきで充填されたフィルドビ
アホールで形成されているので、それぞれ配線パターン
上の電極パッドに剛性を持たせることになるから超音波
を用いたフリップチップ実装において、振動を加えて
も、パターン方向と垂直な振動の場合でも、接合面にお
ける相対変位量を十分確保できるので良好な接合が可能
となる。
【００２１】
【実施の形態３】実施の形態１と同様にしてビアホール
用小孔を形成する。このとき、半導体チップ２２の電極
に対応する位置にもビアホール用小孔を形成する。この
ビアホールは溝状に形成する。この溝の長さは半導体チ
ップのバンプの外径の２倍程度とするのが望ましい。次
に、この電極パッドとなる位置のビアホール用小孔を導
電性物質である銅めっきで充填する。こうして銅めっき
で充填されたフィルドビアホール５０が形成される。こ
の充填は実施の形態２で説明したような方法で行う。ま
た、実施の形態２で説明したように、めっきレジストを
除去し、公知の手段により、回路パターン、電極パッド
を形成する。こうしてできたビルドアッププリント配線
板に実施の形態１で示したように半導体チップ２２を超
音波を用いて接続する。
用小孔を形成する。このとき、半導体チップ２２の電極
に対応する位置にもビアホール用小孔を形成する。この
ビアホールは溝状に形成する。この溝の長さは半導体チ
ップのバンプの外径の２倍程度とするのが望ましい。次
に、この電極パッドとなる位置のビアホール用小孔を導
電性物質である銅めっきで充填する。こうして銅めっき
で充填されたフィルドビアホール５０が形成される。こ
の充填は実施の形態２で説明したような方法で行う。ま
た、実施の形態２で説明したように、めっきレジストを
除去し、公知の手段により、回路パターン、電極パッド
を形成する。こうしてできたビルドアッププリント配線
板に実施の形態１で示したように半導体チップ２２を超
音波を用いて接続する。
【００２２】このように、半導体チップのバンプに対応
する前記ビルドアッププリント配線板の電極パッドの下
は溝状のビアホールに銅めっきで充填したフィルドビア
ホールで形成しているので、それぞれ配線パターン上の
電極パッドに剛性を持たせることになるから超音波を用
いたフリップチップ実装において、振動を加えても、パ
ターン方向と垂直な振動の場合でも、接合面における相
対変位量を十分確保できるので良好な接合が可能とな
る。
する前記ビルドアッププリント配線板の電極パッドの下
は溝状のビアホールに銅めっきで充填したフィルドビア
ホールで形成しているので、それぞれ配線パターン上の
電極パッドに剛性を持たせることになるから超音波を用
いたフリップチップ実装において、振動を加えても、パ
ターン方向と垂直な振動の場合でも、接合面における相
対変位量を十分確保できるので良好な接合が可能とな
る。
【００２３】実施の形態２および３では導電性物質とし
て銅めっきを例にとって説明したが、導電性物質は銅め
っきのみに限らず導電性ペースト等の導電性を有するも
のであれば、本発明のビアホールの充填物質として十分
使用できる。
て銅めっきを例にとって説明したが、導電性物質は銅め
っきのみに限らず導電性ペースト等の導電性を有するも
のであれば、本発明のビアホールの充填物質として十分
使用できる。
【００２４】
【発明の効果】本発明になるビルドアッププリント配線
板によれば、以上説明したように、半導体チップの突起
状電極と対応する電極パッドをビアホールで挟み込んだ
り、銅めっきを充填したフィルドビアホールで形成する
ことにより剛性を持たせることにしたので、超音波を用
いたフリップチップ実装において振動を加えたときその
振動方向がパターン方向と垂直な場合でも接合面におけ
る相対変位量を十分確保できるので良好な接合が可能と
なる。従って、本発明によれば、超音波を用いたフリッ
プチップ実装において接合信頼性の高いビルドアッププ
リント配線板を提供できる。
板によれば、以上説明したように、半導体チップの突起
状電極と対応する電極パッドをビアホールで挟み込んだ
り、銅めっきを充填したフィルドビアホールで形成する
ことにより剛性を持たせることにしたので、超音波を用
いたフリップチップ実装において振動を加えたときその
振動方向がパターン方向と垂直な場合でも接合面におけ
る相対変位量を十分確保できるので良好な接合が可能と
なる。従って、本発明によれば、超音波を用いたフリッ
プチップ実装において接合信頼性の高いビルドアッププ
リント配線板を提供できる。
【図１】本発明の一実施の形態であるビルドアッププリ
ント配線板の断面図である。
ント配線板の断面図である。
【図２】本発明のもう一つの実施の形態であるビルドア
ッププリント配線板の断面図である。
ッププリント配線板の断面図である。
【図３】本発明の別の実施の形態であるビルドアッププ
リント配線板の電極パッドの概要斜視図である。
リント配線板の電極パッドの概要斜視図である。
【図４】フリップチップ実装の様子を示す図である。
１０ ベース基板で １２、１８ 配線パターン １４ 最外層 １６ 樹脂層 ２０ ビアホール ２２ 半導体チップ ２４ 金バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０５Ｋ 3/32 Ｚ Ｆターム(参考） 5E317 AA24 BB01 BB12 CC31 CD27 CD34 GG09 5E319 AA03 AB05 AC01 AC11 BB20 CC11 GG20 5E346 AA04 AA12 AA15 AA35 AA43 BB01 BB16 CC08 CC32 DD01 DD22 EE31 FF04 FF45 GG15 GG17 HH07 5F044 KK07 KK11 LL00 QQ01
Claims (4)
- 【請求項１】 所定数の突起状電極が形成された半導体
チップを超音波を用いてフリップチップ実装するビルド
アッププリント配線板において、 前記突起状電極位置に対応する前記ビルドアッププリン
ト配線板の電極パッドを挟み込む位置にビアホールを形
成したことを特徴とするビルドアッププリント配線板。 - 【請求項２】 所定数の突起状電極が形成された半導体
チップを超音波を用いてフリップチップ実装するビルド
アッププリント配線板において、 前記突起状電極位置に対応する前記ビルドアッププリン
ト配線板の電極パッドの下に導電性物質で充填された孔
状のフィルドビアホールを形成したことを特徴とするビ
ルドアッププリント配線板。 - 【請求項３】 所定数の突起状電極が形成された半導体
チップを超音波を用いてフリップチップ実装するビルド
アッププリント配線板において、 前記突起状電極位置に対応する前記ビルドアッププリン
ト配線板の電極パッドの下に導電性物質で充填された溝
状のフィルドビアホールを形成したことを特徴とするビ
ルドアッププリント配線板。 - 【請求項４】 前記導電性物質は銅めっきであることを
特徴とする請求項２、または請求項３記載のビルドアッ
ププリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281427A JP2002094241A (ja) | 2000-09-18 | 2000-09-18 | ビルドアッププリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281427A JP2002094241A (ja) | 2000-09-18 | 2000-09-18 | ビルドアッププリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002094241A true JP2002094241A (ja) | 2002-03-29 |
Family
ID=18766088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281427A Pending JP2002094241A (ja) | 2000-09-18 | 2000-09-18 | ビルドアッププリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002094241A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180248A (ja) * | 2005-12-27 | 2007-07-12 | Murata Mfg Co Ltd | 電子部品実装構造 |
| US7557450B2 (en) | 2003-04-24 | 2009-07-07 | Shinko Electric Industries Co., Ltd. | Wiring substrate and electronic parts packaging structure |
| US7712650B2 (en) | 2005-10-11 | 2010-05-11 | Fujitsu Limited | Method of mounting a semiconductor chip |
| JP2015226065A (ja) * | 2014-05-26 | 2015-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 回路基板、電子部品及び回路基板製造方法 |
-
2000
- 2000-09-18 JP JP2000281427A patent/JP2002094241A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557450B2 (en) | 2003-04-24 | 2009-07-07 | Shinko Electric Industries Co., Ltd. | Wiring substrate and electronic parts packaging structure |
| US7712650B2 (en) | 2005-10-11 | 2010-05-11 | Fujitsu Limited | Method of mounting a semiconductor chip |
| JP2007180248A (ja) * | 2005-12-27 | 2007-07-12 | Murata Mfg Co Ltd | 電子部品実装構造 |
| JP2015226065A (ja) * | 2014-05-26 | 2015-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 回路基板、電子部品及び回路基板製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JP2988045B2 (ja) | ベアチップの構造およびベアチップの実装構造 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JP4299601B2 (ja) | 多層配線基板 | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JPH0574943B2 (ja) | ||
| JPH05152703A (ja) | 混成集積回路装置 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP3088391B2 (ja) | 半導体装置 | |
| JPH11145188A (ja) | 半導体装置及びその製造方法 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |