JP3088391B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3088391B2
JP3088391B2 JP30913298A JP30913298A JP3088391B2 JP 3088391 B2 JP3088391 B2 JP 3088391B2 JP 30913298 A JP30913298 A JP 30913298A JP 30913298 A JP30913298 A JP 30913298A JP 3088391 B2 JP3088391 B2 JP 3088391B2
Authority
JP
Japan
Prior art keywords
plastic substrate
bonding
opening
copper wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30913298A
Other languages
English (en)
Other versions
JP2000138310A (ja
Inventor
弘法 南
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP30913298A priority Critical patent/JP3088391B2/ja
Publication of JP2000138310A publication Critical patent/JP2000138310A/ja
Application granted granted Critical
Publication of JP3088391B2 publication Critical patent/JP3088391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にプリント基板が用いられた半導体装置に関す
る。
【０００２】
【従来の技術】近年、プリント基板が用いられた半導体
装置が実用化されており、例えば、ボールグリッドアレ
イパッケージ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｐａ
ｃｋａｇｅ）では、プリント基板が用いられ、前記プリ
ント基板はプラスチック基板が上下２層に積層され、下
層のプラスチック基板には中央部に設けられた第１の開
口部に半導体チップが搭載され、前記第１の開口部以外
の上面部に銅配線による回路が形成され、前記銅配線の
前記第１の開口部側の端部には前記半導体チップとボン
ディングワイヤにより電気的に接続されるボンディング
端子が設けられ、また上層のプラスチック基板には中央
部に前記第１の開口部より一回り大きく前記ボンディン
グ端子が露出される第２の開口部が設けられ、前記第２
の開口部以外の上面部に設けられたランドに外部端子と
して半田ボールが設けられ、前記上層のプラスチック基
板には前記ランドと前記銅配線とを電気的に接続するス
ルーホールが設けられ、前記半導体チップと前記ボンデ
ィング端子との間がボンディングワイヤにより接続さ
れ、前記半導体チップ，前記ボンディングワイヤおよび
前記ボンディング端子を覆うように前記第１，第２の開
口部全体が封止樹脂で封止されたものが実用化されてい
る。
【０００３】
【発明が解決しようとする課題】上述した従来例の半導
体装置で用いられるプリント基板のボンディング端子の
構造は、図１（ａ）の全体断面図および図１（ａ）のＡ
部を拡大した図２の部分断面図で示すように、エポキシ
樹脂、ポリイミド樹脂等のエンジニアリングプラスチッ
クからなる下層のプラスチック基板１ａの上面部に銅箔
のパターン化された配線（以下、銅配線という）７が接
着され、そしてボンディングワイヤ３がボンディングさ
れる銅配線７の端部であるボンディング端子１０にはボ
ンディング性向上のため、上層のプラスチック基板１ｂ
の開口部１３に露出されている銅配線７の表面にニッケ
ル８が、更にその上に金９がめっきされているものであ
る。
【０００４】そして、下層のプラスチック基板１ａの開
口部１３に搭載された半導体チップ２のボンディングパ
ッド（図示せず）と下層のプラスチック基板１ａのボン
ディング端子１０とがボンディングワイヤ３である金線
により電気的に接続される。ここで前記金線をボンディ
ングするのに超音波併用熱圧着法が用いられるが、ボン
ディング端子１０の銅配線７の下地であるプラスチック
基板１ａが前記樹脂系の素材であるため硬度が不足し、
ワイヤボンディング時の超音波エネルギーが吸収されて
しまい、ボンディングワイヤ３と金めっき９（つまり銅
配線７）との間が強固に接合されることが困難であっ
た。
【０００５】このように、従来のエンジニアリングプラ
スチックを基材とするプリント基板が用いられた半導体
装置において、ボンディングワイヤ３とボンディング端
子１０との間の接合不良の発生率が高く、その原因の一
つにボンディング端子１０の硬度不足が上げられる。
【０００６】従って、本発明の目的は、ボンディングワ
イヤとボンディング端子との間に十分な接合強度がある
プリント基板が用いられた半導体装置を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
プリント基板が用いられ、前記プリント基板はプラスチ
ック基板が上下２層に積層され、下層のプラスチック基
板には中央部に設けられた第１の開口部に半導体チップ
が搭載され、前記第１の開口部以外の上面部に銅配線に
よる回路が形成され、前記銅配線の前記第１の開口部側
の端部には前記半導体チップとボンディングワイヤによ
り電気的に接続されるボンディング端子が設けられ、ま
た上層のプラスチック基板には中央部に前記第１の開口
部より一回り大きく前記ボンディング端子が露出される
第２の開口部が設けられ、前記第２の開口部以外の上面
部に設けられたランドに外部端子が設けられ、前記上層
のプラスチック基板には前記ランドと前記銅配線とを電
気的に接続するスルーホールが設けられ、前記半導体チ
ップと前記ボンディング端子との間がボンディングワイ
ヤにより接続され、前記半導体チップ，前記ボンディン
グワイヤおよび前記ボンディング端子を覆うように前記
第１，第２の開口部全体が封止樹脂で封止された半導体
装置において、前記銅配線と前記下層のプラスチック基
板の間に非導電性硬質物質層が設けられていることを特
徴とする。
【０００８】この様な本発明によれば、プリント基板の
ボンディング端子の銅配線とプラスチック基板の間に非
導電性硬質物質層が設けられているので、ワイヤボンデ
ィング時に下地であるプラスチック基板の影響を受ける
事が無いため、ワイヤボンディング時の超音波エネルギ
ーをボンディングワイヤ及びボンディング端子に十分に
伝達することが出来る。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１（ａ）は本発明
の一実施形態を示す全体断面図、図１（ｂ）は図１
（ａ）の一実施形態のＡ部を拡大した部分断面図であ
る。
【００１０】図１（ａ）および図１（ｂ）に示すよう
に、本実施形態の半導体装置は、プリント基板が用いら
れたボールグリッドアレイパッケージであり、プリント
基板が用いられ、前記プリント基板はエポキシ樹脂、ポ
リイミド樹脂等のエンジニアリングプラスチックからな
るプラスチック基板が上下２層に接着積層され、下層の
プラスチック基板１ａには中央部に設けられた第１の開
口部１３に半導体チップ２が接着搭載され、第１の開口
部１３以外の上面部に銅配線７による回路が形成され、
銅配線７の第１の開口部１３側の端部には半導体チップ
２とボンディングワイヤ３により電気的に接続されるボ
ンディング端子１０が設けられ、また上層のプラスチッ
ク基板１ｂには中央部に第１の開口部１３より一回り大
きくボンディング端子１０が露出される第２の開口部１
３が設けられ、第２の開口部１３以外の上面部に格子状
に設けられたランド１１上に外部端子として半田ボール
４が溶融搭載され、上層のプラスチック基板１ｂにはラ
ンド１１と銅配線７とを電気的に接続するスルーホール
１２が設けられ、搭載された半導体チップ２のボンディ
ングパッド（図示せず）とボンディング端子１０との間
がボンディングワイヤ３である金線により接続され、半
導体チップ２，ボンディングワイヤ３およびボンディン
グ端子１０を覆うように第１，第２の開口部１３全体が
エポキシ樹脂等の封止樹脂５で封止される。ここで、下
層のプラスチック基板１ａの銅配線７の端部であるボン
ディング端子１０には、図１（ｂ）に示すように、ボン
ディング性向上のため、上層のプラスチック基板１ｂの
開口部１３に露出されている銅配線７の表面にニッケル
８が、更にその上に金９がめっきされており、そして、
銅配線７と下層のプラスチック基板１ａの間に非導電性
硬質物質であるセラミック板６が接着されているもので
ある。ここでセラミック板６は、銅配線７と下層のプラ
スチック基板１ａの間に、下層のプラスチック基板１ａ
の開口部１３を除いてボンディング端子１０領域を含め
全面に亘って平面的に設けられている。
【００１１】なお、本実施形態では、セラミック板が銅
配線と下層のプラスチック基板の間に、下層のプラスチ
ック基板の開口部を除いてボンディング端子領域を含め
全面に亘って平面的に設けられているがこれに限定され
ず、セラミック板が銅配線と下層のプラスチック基板の
間に、下層のプラスチック基板のボンディング端子領域
のみに平面的に設けられていても、またはセラミック板
が銅配線のパターン形状に合わせた同一の形状で、銅配
線と下層のプラスチック基板の間に、下層のプラスチッ
ク基板の開口部を除いてボンディング端子領域を含め全
面に亘って設けられていても良い。また、本実施形態で
は、セラミック板が設けられているがこれに限定され
ず、非導電性硬質物質であればマイカレックス等他の材
質でも良い。
【００１２】
【発明の効果】以上述べたように、本発明によれば、プ
リント基板のボンディング端子の銅配線とプラスチック
基板の間に非導電性硬質物質であるセラミック板が設け
られているので、ワイヤボンディング時に下地であるプ
ラスチック基板の影響を受ける事が無いため、ワイヤボ
ンディング時の超音波エネルギーを十分に伝達すること
が出来、ボンディングワイヤとボンディング端子の金め
っき（つまり銅配線）との間に十分な接合強度を確保す
ることが出来る。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の半導体装置の一実施形
態および従来技術を示す全体断面図である。図１（ｂ）
は、図１（ａ）の一実施形態のＡ部を拡大した部分断面
図である。
【図２】従来技術を説明する、図１（ａ）のＡ部を拡大
した部分断面図である。
【符号の説明】
１ａ，１ｂ プラスチック基板（下層、上層） ２ 半導体チップ ３ ボンディングワイヤ ４ 半田ボール ５ 封止樹脂 ６ セラミック板 ７ 銅配線 ８ ニッケルめっき ９ 金めっき １０ ボンディング端子 １１ ランド １２ スルーホール １３ 開口部

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 プリント基板が用いられ、前記プリント
    基板はプラスチック基板が上下２層に積層され、下層の
    プラスチック基板には中央部に設けられた第１の開口部
    に半導体チップが搭載され、前記第１の開口部以外の上
    面部に銅配線による回路が形成され、前記銅配線の前記
    第１の開口部側の端部には前記半導体チップとボンディ
    ングワイヤにより電気的に接続されるボンディング端子
    が設けられ、また上層のプラスチック基板には中央部に
    前記第１の開口部より一回り大きく前記ボンディング端
    子が露出される第２の開口部が設けられ、前記第２の開
    口部以外の上面部に設けられたランドに外部端子が設け
    られ、前記上層のプラスチック基板には前記ランドと前
    記銅配線とを電気的に接続するスルーホールが設けら
    れ、前記半導体チップと前記ボンディング端子との間が
    ボンディングワイヤにより接続され、前記半導体チッ
    プ，前記ボンディングワイヤおよび前記ボンディング端
    子を覆うように前記第１，第２の開口部全体が封止樹脂
    で封止された半導体装置において、前記銅配線と前記下
    層のプラスチック基板の間に非導電性硬質物質層が設け
    られていることを特徴とする半導体装置。
  2. 【請求項２】 前記非導電性硬質物質層が、前記銅配線
    と前記下層のプラスチック基板の間に、前記第１の開口
    部を除いて前記ボンディング端子領域を含め全面に亘っ
    て平面的に設けられている請求項１記載の半導体装置。
  3. 【請求項３】 前記非導電性硬質物質層が、前記銅配線
    と前記下層のプラスチック基板の間に、前記ボンディン
    グ端子領域のみに平面的に設けられている請求項１記載
    の半導体装置。
  4. 【請求項４】 前記非導電性硬質物質層が、前記銅配線
    のパターン形状に合わせた同一の形状で、前記銅配線と
    前記下層のプラスチック基板の間に、前記第１の開口部
    を除いて前記ボンディング端子領域を含め全面に亘って
    設けられている請求項１記載の半導体装置。
  5. 【請求項５】 前記非導電性硬質物質層が、成形された
    板状のものである請求項１記載の半導体装置。
  6. 【請求項６】 前記非導電性硬質物質層が、セラミック
    板またはマイカレックス板である請求項１記載の半導体
    装置。
JP30913298A 1998-10-29 1998-10-29 半導体装置 Expired - Fee Related JP3088391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30913298A JP3088391B2 (ja) 1998-10-29 1998-10-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30913298A JP3088391B2 (ja) 1998-10-29 1998-10-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2000138310A JP2000138310A (ja) 2000-05-16
JP3088391B2 true JP3088391B2 (ja) 2000-09-18

Family

ID=17989288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30913298A Expired - Fee Related JP3088391B2 (ja) 1998-10-29 1998-10-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3088391B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002713A2 (en) * 2009-07-01 2011-01-06 Dennis Gaibler Shackle bow and shackle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002713A2 (en) * 2009-07-01 2011-01-06 Dennis Gaibler Shackle bow and shackle
WO2011002713A3 (en) * 2009-07-01 2011-03-31 The Ulven Companies Shackle bow and shackle

Also Published As

Publication number Publication date
JP2000138310A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
KR100604821B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그 제조방법
JP3481444B2 (ja) 半導体装置及びその製造方法
JP4308608B2 (ja) 半導体装置
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
KR950015727A (ko) 반도체 장치 및 그 제조방법
US20060145344A1 (en) Semiconductor device
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JP2001077293A (ja) 半導体装置
JPH1145956A (ja) パッケージされた集積回路素子及びその製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
JP2000022039A (ja) 半導体装置及びその製造方法
JP3627428B2 (ja) 半導体装置
US20020063331A1 (en) Film carrier semiconductor device
JP3088391B2 (ja) 半導体装置
JPH09266231A (ja) 半導体装置用パッケージ
JPH1093013A (ja) 半導体装置
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100218634B1 (ko) 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지
US20030057569A1 (en) Semiconductor device
JPH09246416A (ja) 半導体装置
KR100192756B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법
JP4854863B2 (ja) 半導体装置
JP2918087B2 (ja) 半導体チップ搭載用多層配線基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000613

LAPS Cancellation because of no payment of annual fees