JPH09266231A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH09266231A JPH09266231A JP7485096A JP7485096A JPH09266231A JP H09266231 A JPH09266231 A JP H09266231A JP 7485096 A JP7485096 A JP 7485096A JP 7485096 A JP7485096 A JP 7485096A JP H09266231 A JPH09266231 A JP H09266231A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- metal substrate
- film wiring
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】従来構造のメタルボールグリッドアレイパッケ
ージは、構造上の理由から多ピン化が難しかった。本発
明は、容易に多ピン化を可能とすることを目的とする。 【解決手段】ポリイミド８の絶縁フィルムに両面に銅配
線２を設けた３層銅箔ポリイミドフィルム配線基板１７
を形成し、この３層銅箔ポリイミドフィルム配線基板１
７にビア１を介して両面配線接続ができるようにして薄
膜の配線パターンを設ける。また、従来のメタル基板に
相当する基板は、外部電極の存在する位置に半田バンプ
穴１５を設けたメタル基板４を準備し、両者を接着した
構造である。その後に半田バンプ穴１５に半田ボール７
を形成したものである。
ージは、構造上の理由から多ピン化が難しかった。本発
明は、容易に多ピン化を可能とすることを目的とする。 【解決手段】ポリイミド８の絶縁フィルムに両面に銅配
線２を設けた３層銅箔ポリイミドフィルム配線基板１７
を形成し、この３層銅箔ポリイミドフィルム配線基板１
７にビア１を介して両面配線接続ができるようにして薄
膜の配線パターンを設ける。また、従来のメタル基板に
相当する基板は、外部電極の存在する位置に半田バンプ
穴１５を設けたメタル基板４を準備し、両者を接着した
構造である。その後に半田バンプ穴１５に半田ボール７
を形成したものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置用パッケ
ージに関し、特にメタルボールグリッドアレイパッケー
ジ（以下、ＭＢＧＡＰと記す）に関する。
ージに関し、特にメタルボールグリッドアレイパッケー
ジ（以下、ＭＢＧＡＰと記す）に関する。
【０００２】
【従来の技術】従来のＭＢＧＡＰを図１０の一部切欠き
斜視図、図１１の裏面斜視図と図１２の部分断面図を参
照しながら説明する。
斜視図、図１１の裏面斜視図と図１２の部分断面図を参
照しながら説明する。
【０００３】０．２〜０．５ｍｍの金属板に２０〜５０
μｍの絶縁フィルムを介して厚さ３５〜５０μｍの金属
薄膜が張られている３層導体基板を使用する。この３層
導体基板の材料構成は、両面の導体は原則的に同じ材料
を用い一般的には銅が用いられている。絶縁フィルムは
ポリイミドが一般的であるがエポキシ樹脂を用いること
もある。次に、金属と絶縁フィルムにフォトレジスト・
露光・エッチング技術を用いてパターン形成、ビア形成
しビアを埋めるためのめっき技術を用いてＭＢＧＡＰを
形成する。そのパッケージ製造手順について説明する。
μｍの絶縁フィルムを介して厚さ３５〜５０μｍの金属
薄膜が張られている３層導体基板を使用する。この３層
導体基板の材料構成は、両面の導体は原則的に同じ材料
を用い一般的には銅が用いられている。絶縁フィルムは
ポリイミドが一般的であるがエポキシ樹脂を用いること
もある。次に、金属と絶縁フィルムにフォトレジスト・
露光・エッチング技術を用いてパターン形成、ビア形成
しビアを埋めるためのめっき技術を用いてＭＢＧＡＰを
形成する。そのパッケージ製造手順について説明する。
【０００４】まず、銅材料とポリイミドからなる３層構
造体基板の金属薄膜側に７０μｍのビア１を形成するた
めのパターンニングとエッチングをする。次に、銅薄膜
をマスクとしてビア１部分のポリイミド８を強アルカリ
で除去する。続いて、銅配線２を上記方法でつくる。配
線と繋がるランド３の中にビア１が形成され、この後メ
タル基板４をめっき電極としてビア１を銅めっきをして
埋め込み各配線パターンとメタル基板４を接続する。次
に、メタル基板４に電極５形成するために同様の方法で
環状溝６を形成する。この後に無電解のニッケル３〜５
μｍ、金０．５μｍのめっきをして従来のメタルベース
のＭＢＧＡＰの基板が完成する。
造体基板の金属薄膜側に７０μｍのビア１を形成するた
めのパターンニングとエッチングをする。次に、銅薄膜
をマスクとしてビア１部分のポリイミド８を強アルカリ
で除去する。続いて、銅配線２を上記方法でつくる。配
線と繋がるランド３の中にビア１が形成され、この後メ
タル基板４をめっき電極としてビア１を銅めっきをして
埋め込み各配線パターンとメタル基板４を接続する。次
に、メタル基板４に電極５形成するために同様の方法で
環状溝６を形成する。この後に無電解のニッケル３〜５
μｍ、金０．５μｍのめっきをして従来のメタルベース
のＭＢＧＡＰの基板が完成する。
【０００５】このＭＢＧＡＰのメタル基板４に半導体素
子９を銀ペースト１０によって接着し金属細線１１で素
子電極（図示せず）と銅配線２とを接続する。その後半
導体素子９ポリイミド８上のビア１をエポキシ樹脂によ
る樹脂封止１２又は金属キャップによるキャップ封止１
３を行うことによって従来のＭＢＧＡＰが完成する。こ
のＭＢＧＡＰは、上述したようにメタル基板４を環状に
エッチングすることによって外部転電極の形成とグラン
ドライン（例えば５０Ωのインピーダンス整合可）兼放
熱板兼平坦性を確保することができることが特徴であ
る。
子９を銀ペースト１０によって接着し金属細線１１で素
子電極（図示せず）と銅配線２とを接続する。その後半
導体素子９ポリイミド８上のビア１をエポキシ樹脂によ
る樹脂封止１２又は金属キャップによるキャップ封止１
３を行うことによって従来のＭＢＧＡＰが完成する。こ
のＭＢＧＡＰは、上述したようにメタル基板４を環状に
エッチングすることによって外部転電極の形成とグラン
ドライン（例えば５０Ωのインピーダンス整合可）兼放
熱板兼平坦性を確保することができることが特徴であ
る。
【０００６】
【発明が解決しようとする課題】しかしながらこの従来
のＭＢＧＡＰは、片側はベース基板と外部電極形成面で
あり、反対面は銅配線層が一層だけであるので高密度配
線ができず多ピン化が難かしいという欠点があった。こ
の一層配線では、外部電極との結線は平面的に配線が交
差することは許されないのでプラスチックボールグリッ
ドアレイパッケージ（以下、ＰＢＧＡＰと記す）とピン
外部電極の互換のものが設計も製造もできないという欠
点があった。
のＭＢＧＡＰは、片側はベース基板と外部電極形成面で
あり、反対面は銅配線層が一層だけであるので高密度配
線ができず多ピン化が難かしいという欠点があった。こ
の一層配線では、外部電極との結線は平面的に配線が交
差することは許されないのでプラスチックボールグリッ
ドアレイパッケージ（以下、ＰＢＧＡＰと記す）とピン
外部電極の互換のものが設計も製造もできないという欠
点があった。
【０００７】本発明の目的は、ＰＢＧＡＰとピン外部電
極の互換のものが設計も製造も可能な半導体装置用パッ
ケージを提供することにある。
極の互換のものが設計も製造も可能な半導体装置用パッ
ケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、ベース基板と
なるメタル基板と、絶縁層のフィルム配線基板とを有す
るメタルボールグリッドアレイ半導体装置用パッケージ
において、前記フィルム配線基板の両面に形成された配
線パターンをビアによって相互接続し、前記フィルム配
線基板の一主面に半田バンプを形成し、前記フィルム配
線基板に前記半田バンプを露出させる半田バンプ穴を有
し、放熱用半田ボール接着部を残して全面に封止樹脂が
被覆された前記メタル基板とを接着したことを特徴とす
る。
なるメタル基板と、絶縁層のフィルム配線基板とを有す
るメタルボールグリッドアレイ半導体装置用パッケージ
において、前記フィルム配線基板の両面に形成された配
線パターンをビアによって相互接続し、前記フィルム配
線基板の一主面に半田バンプを形成し、前記フィルム配
線基板に前記半田バンプを露出させる半田バンプ穴を有
し、放熱用半田ボール接着部を残して全面に封止樹脂が
被覆された前記メタル基板とを接着したことを特徴とす
る。
【０００９】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１０】図１は本発明の第１の実施の形態のＭＢＧ
ＡＰの一部切欠き斜視図、図２は図１の底面図、図３は
図１の断面図である。本発明の第１の実施の形態のＭＢ
ＧＡＰは、図１〜図３に示すように、接着したメタル基
板４のポリイミド８の中央上に銀ペースト１０で半導体
素子９が接着され、金属細線１１で素子電極（図示せ
ず）とボンディングステッチ１４間が接続されている。
このメタル基板４上のポリイミド８上の半導体素子９は
周囲全体を樹脂封止１２または金属キャップ封止１３で
覆われている。裏面の半田バンプ穴１５の中の半田バン
プ接続用電極５にペースト半田を塗布後リフローして半
田ボール７が形成されている。メタル基板４の半田バン
プ穴１５は、メタル基板４の周囲に設けられており、３
層銅箔ポリイミドフィルム配線基板１７の半田バンプ接
続用電極５に対応して半田ボール７が接続されている。
また、半導体素子９の下には放熱用半田ボール１６が取
り付けられている。この放熱用半田ボール１６は、メタ
ル基板４に直接接続されている。メタル基板４上の３層
銅箔ポリイミドフィルム配線基板１７は、表面と裏面の
両面を配線に使用しビア１で両面の接続を行っているの
で、ボンディングステッチ１４からビア１を介して表面
と裏面が交差する配線でも配線が可能になるという特徴
がある。
ＡＰの一部切欠き斜視図、図２は図１の底面図、図３は
図１の断面図である。本発明の第１の実施の形態のＭＢ
ＧＡＰは、図１〜図３に示すように、接着したメタル基
板４のポリイミド８の中央上に銀ペースト１０で半導体
素子９が接着され、金属細線１１で素子電極（図示せ
ず）とボンディングステッチ１４間が接続されている。
このメタル基板４上のポリイミド８上の半導体素子９は
周囲全体を樹脂封止１２または金属キャップ封止１３で
覆われている。裏面の半田バンプ穴１５の中の半田バン
プ接続用電極５にペースト半田を塗布後リフローして半
田ボール７が形成されている。メタル基板４の半田バン
プ穴１５は、メタル基板４の周囲に設けられており、３
層銅箔ポリイミドフィルム配線基板１７の半田バンプ接
続用電極５に対応して半田ボール７が接続されている。
また、半導体素子９の下には放熱用半田ボール１６が取
り付けられている。この放熱用半田ボール１６は、メタ
ル基板４に直接接続されている。メタル基板４上の３層
銅箔ポリイミドフィルム配線基板１７は、表面と裏面の
両面を配線に使用しビア１で両面の接続を行っているの
で、ボンディングステッチ１４からビア１を介して表面
と裏面が交差する配線でも配線が可能になるという特徴
がある。
【００１１】図４は図３の３層銅箔ポリイミドフィルム
配線基板の斜視図、図５は図３のメタル基板の斜視図、
図６は３層銅箔ポリイミドフィルム配線基板とメタル基
板の接着状態を示す斜視図である。本発明の第１の実施
の形態のＭＢＧＡＰの製造方法は、まず、図４に示すよ
うに、２０〜５０μｍ厚のポリイミドフィルムの両面に
３５〜５０μｍ厚の銅箔を積層した３層銅箔ポリイミド
フィルム配線基板１７を形成する。この３層銅箔ポリイ
ミドフィルム配線基板１７の表面側（上側）にボンディ
ングステッチ１４，ランド３，ビア１と銅配線２を、裏
面側（下側）に半田バンプ接続用電極（図示せず）を設
ける。その方法として、まず、銅箔とポリイミドからな
る３層銅箔ポリイミドフィルム配線基板１７の銅薄膜に
直径７０μｍのビア１を形成するためのパターンニング
とエッチングをする。次に、銅薄膜をマスクとしてビア
１の部分のポリイミド８を強アルカリで除去する。次
に、表面と裏面の銅配線をフォトレジスト・露光・エッ
チング技術を用いてパターン形成をする。このパターン
には外周にめっき電極用の連結部（図示せず）を設けこ
の連結部を銅めっき電極としてビア１を銅で埋め込み表
裏の銅配線を接続する。この方法によって、ボンディン
グステッチ１４と半田バンプ接続用電極５が平面的には
交差するものが両面を使用するためにその交差を回避す
ることができる効果がある。
配線基板の斜視図、図５は図３のメタル基板の斜視図、
図６は３層銅箔ポリイミドフィルム配線基板とメタル基
板の接着状態を示す斜視図である。本発明の第１の実施
の形態のＭＢＧＡＰの製造方法は、まず、図４に示すよ
うに、２０〜５０μｍ厚のポリイミドフィルムの両面に
３５〜５０μｍ厚の銅箔を積層した３層銅箔ポリイミド
フィルム配線基板１７を形成する。この３層銅箔ポリイ
ミドフィルム配線基板１７の表面側（上側）にボンディ
ングステッチ１４，ランド３，ビア１と銅配線２を、裏
面側（下側）に半田バンプ接続用電極（図示せず）を設
ける。その方法として、まず、銅箔とポリイミドからな
る３層銅箔ポリイミドフィルム配線基板１７の銅薄膜に
直径７０μｍのビア１を形成するためのパターンニング
とエッチングをする。次に、銅薄膜をマスクとしてビア
１の部分のポリイミド８を強アルカリで除去する。次
に、表面と裏面の銅配線をフォトレジスト・露光・エッ
チング技術を用いてパターン形成をする。このパターン
には外周にめっき電極用の連結部（図示せず）を設けこ
の連結部を銅めっき電極としてビア１を銅で埋め込み表
裏の銅配線を接続する。この方法によって、ボンディン
グステッチ１４と半田バンプ接続用電極５が平面的には
交差するものが両面を使用するためにその交差を回避す
ることができる効果がある。
【００１２】次の工程は、図５に示すメタル基板４の製
作であるがこれは、０．２〜０．５ｍｍ厚の銅板に前記
加工した３層銅ポリイミドフィルム１７の裏面の半田バ
ンプ接続用電極５の位置に対応する半田バンプ穴１５を
パターンニングしエッチングした状態である。この銅基
板の表裏面と半田バンプ穴１５の全表面に液状エポキシ
樹脂２０を薄く塗布し図４で製作した３層銅箔ポリイミ
ドフィルム１７を張り合わせ加熱硬化して接着剤１８で
接着する。この様にして本発明のＭＢＧＡＰが完成す
る。
作であるがこれは、０．２〜０．５ｍｍ厚の銅板に前記
加工した３層銅ポリイミドフィルム１７の裏面の半田バ
ンプ接続用電極５の位置に対応する半田バンプ穴１５を
パターンニングしエッチングした状態である。この銅基
板の表裏面と半田バンプ穴１５の全表面に液状エポキシ
樹脂２０を薄く塗布し図４で製作した３層銅箔ポリイミ
ドフィルム１７を張り合わせ加熱硬化して接着剤１８で
接着する。この様にして本発明のＭＢＧＡＰが完成す
る。
【００１３】図７は本発明の第２の実施の形態のＭＢＧ
ＡＰの一部切欠き斜視図、図８は図７の底面図、図９は
図７の断面図である。本発明の第２の実施の形態のＭＢ
ＧＡＰの第１の実施の形態のＭＢＧＡＰとの相違は、３
層銅箔ポリイミドフィルム配線基板１７の半田バンプ接
続用電極５が半導体素子９の真下にまで存在し、メタル
基板４の半田バンプ穴１５が同様に半導体素子９の真下
にも存在するように構成されていることである。このよ
うに構成することにより、多ピン化が可能となる。
ＡＰの一部切欠き斜視図、図８は図７の底面図、図９は
図７の断面図である。本発明の第２の実施の形態のＭＢ
ＧＡＰの第１の実施の形態のＭＢＧＡＰとの相違は、３
層銅箔ポリイミドフィルム配線基板１７の半田バンプ接
続用電極５が半導体素子９の真下にまで存在し、メタル
基板４の半田バンプ穴１５が同様に半導体素子９の真下
にも存在するように構成されていることである。このよ
うに構成することにより、多ピン化が可能となる。
【００１４】
【発明の効果】以上のように３層銅箔ポリイミドフィル
ム配線基板の両面をビア介をして接続して配線領域とし
ているので１層平面配線である場合のボンディングステ
ッチと電極が交差する場合も回避でき、従来のＭＢＧＡ
Ｐと同等の性能で多ピン化が容易に実現可能となる特徴
を有している。
ム配線基板の両面をビア介をして接続して配線領域とし
ているので１層平面配線である場合のボンディングステ
ッチと電極が交差する場合も回避でき、従来のＭＢＧＡ
Ｐと同等の性能で多ピン化が容易に実現可能となる特徴
を有している。
【図１】本発明の第１の実施の形態のＭＢＧＡＰの一部
切欠き斜視図である。
切欠き斜視図である。
【図２】図１の底面図である。
【図３】図１の断面図である。
【図４】図３の３層銅箔ポリイミドフィルム配線基板の
斜視図である。
斜視図である。
【図５】図３のメタル基板の斜視図である。
【図６】３層銅箔ポリイミドフィルム配線基板とメタル
基板の接着状態を示す斜視図である。
基板の接着状態を示す斜視図である。
【図７】本発明の第２の実施の形態のＭＢＧＡＰの一部
切欠き斜視図である。
切欠き斜視図である。
【図８】図７の底面図である。
【図９】図７の断面図である。
【図１０】従来のＭＢＧＡＰの一部切欠き斜視図であ
る。
る。
【図１１】図１０の底面図である。
【図１２】図１０の断面図である。
１ ビア ２ 銅配線 ３ ランド ４ メタル基板 ５ 半田バンプ接続用電極 ６ 環状溝 ７ 半田ボール ８ ポリイミド ９ 半導体素子 １０ 銀ペースト １１ 金属細線 １２ 樹脂封止 １３ キャップ封止 １４ ボンディングステッチ １５ 半田バンプ穴 １６ 放熱用半田ボール １７ ３層銅箔ポリイミドフィルム配線基板 １８ 接着剤 １９ 放熱用半田ボール接続部 ２０ エポキシ樹脂
Claims (2)
- 【請求項１】 ベース基板となるメタル基板と、絶縁層
のフィルム配線基板とを有するメタルボールグリッドア
レイ半導体装置用パッケージにおいて、前記フィルム配
線基板の両面に形成された配線パターンをビアによって
相互接続し、前記フィルム配線基板の一主面に半田バン
プを形成し、前記フィルム配線基板に前記半田バンプを
露出させる半田バンプ穴を有する前記メタル基板とを接
着したことを特徴とする半導体装置用パッケージ。 - 【請求項２】 前記メタル基板が、放熱用半田ボール接
着部を残して全面に封止樹脂が被覆されていることを特
徴とする請求項１記載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7485096A JP2751913B2 (ja) | 1996-03-28 | 1996-03-28 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7485096A JP2751913B2 (ja) | 1996-03-28 | 1996-03-28 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266231A true JPH09266231A (ja) | 1997-10-07 |
| JP2751913B2 JP2751913B2 (ja) | 1998-05-18 |
Family
ID=13559215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7485096A Expired - Fee Related JP2751913B2 (ja) | 1996-03-28 | 1996-03-28 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751913B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999050906A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
| JP2010129810A (ja) * | 2008-11-28 | 2010-06-10 | Fujitsu Ltd | 半導体素子搭載用基板及び半導体装置 |
| WO2012169162A1 (ja) * | 2011-06-06 | 2012-12-13 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
| WO2013065287A1 (ja) * | 2011-11-01 | 2013-05-10 | 住友ベークライト株式会社 | 半導体パッケージの製造方法 |
| JP2014175642A (ja) * | 2013-03-13 | 2014-09-22 | Sony Corp | 半導体装置、半導体装置の製造方法 |
| WO2020183822A1 (ja) * | 2019-03-12 | 2020-09-17 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、および、半導体パッケージの製造方法 |
| CN112071821A (zh) * | 2019-06-10 | 2020-12-11 | 恒劲科技股份有限公司 | 半导体封装基板及其制法与电子封装件 |
-
1996
- 1996-03-28 JP JP7485096A patent/JP2751913B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7871858B2 (en) | 1998-03-27 | 2011-01-18 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US6340606B1 (en) | 1998-03-27 | 2002-01-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US8310057B2 (en) | 1998-03-27 | 2012-11-13 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| WO1999050906A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
| US7094629B2 (en) | 1998-03-27 | 2006-08-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| EP1659625A3 (en) * | 1998-03-27 | 2006-10-25 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument |
| US7518239B2 (en) | 1998-03-27 | 2009-04-14 | Seiko Epson Corporation | Semiconductor device with substrate having penetrating hole having a protrusion |
| EP1659625A2 (en) | 1998-03-27 | 2006-05-24 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument |
| US6097610A (en) * | 1998-03-27 | 2000-08-01 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| JP2010129810A (ja) * | 2008-11-28 | 2010-06-10 | Fujitsu Ltd | 半導体素子搭載用基板及び半導体装置 |
| JPWO2012169162A1 (ja) * | 2011-06-06 | 2015-02-23 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
| WO2012169162A1 (ja) * | 2011-06-06 | 2012-12-13 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
| WO2013065287A1 (ja) * | 2011-11-01 | 2013-05-10 | 住友ベークライト株式会社 | 半導体パッケージの製造方法 |
| JP2013118364A (ja) * | 2011-11-01 | 2013-06-13 | Sumitomo Bakelite Co Ltd | 半導体パッケージの製造方法 |
| TWI549248B (zh) * | 2011-11-01 | 2016-09-11 | 住友電木股份有限公司 | 半導體封裝之製造方法 |
| JP2014175642A (ja) * | 2013-03-13 | 2014-09-22 | Sony Corp | 半導体装置、半導体装置の製造方法 |
| WO2020183822A1 (ja) * | 2019-03-12 | 2020-09-17 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、および、半導体パッケージの製造方法 |
| CN112071821A (zh) * | 2019-06-10 | 2020-12-11 | 恒劲科技股份有限公司 | 半导体封装基板及其制法与电子封装件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751913B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670219B2 (en) | Method of fabricating a CDBGA package | |
| US6709897B2 (en) | Method of forming IC package having upward-facing chip cavity | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| US7692282B2 (en) | Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof | |
| JP2679681B2 (ja) | 半導体装置、半導体装置用パッケージ及びその製造方法 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| TWI576928B (zh) | 模封互連基板及其製造方法 | |
| JPH11220088A (ja) | 積層型ボールグリッドアレイ半導体パッケージ及びその製造方法 | |
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP2015517745A (ja) | ワイヤボンド相互接続を用いた基板レス積層可能パッケージ | |
| KR20020087975A (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
| US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP2751913B2 (ja) | 半導体装置用パッケージ | |
| JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3785661B2 (ja) | 両面配線基板の製造方法および半導体装置の製造方法 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JP3088391B2 (ja) | 半導体装置 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |
|
| LAPS | Cancellation because of no payment of annual fees |