TWI576928B - 模封互連基板及其製造方法 - Google Patents

模封互連基板及其製造方法 Download PDF

Info

Publication number
TWI576928B
TWI576928B TW104134479A TW104134479A TWI576928B TW I576928 B TWI576928 B TW I576928B TW 104134479 A TW104134479 A TW 104134479A TW 104134479 A TW104134479 A TW 104134479A TW I576928 B TWI576928 B TW I576928B
Authority
TW
Taiwan
Prior art keywords
pads
embossed
layer
embedded
component mounting
Prior art date
Application number
TW104134479A
Other languages
English (en)
Other versions
TW201715621A (zh
Inventor
葉昀鑫
徐宏欣
洪嘉鍮
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW104134479A priority Critical patent/TWI576928B/zh
Priority to US15/190,712 priority patent/US20170117263A1/en
Application granted granted Critical
Publication of TWI576928B publication Critical patent/TWI576928B/zh
Publication of TW201715621A publication Critical patent/TW201715621A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/6006—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting with temporary supporting member not part of an apparatus, e.g. removable coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/60247—Arrangement of bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor chip and the mounting substrate, e.g. bump to bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/60262—Lateral distribution of bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

模封互連基板及其製造方法
本發明係有關於承載電子元件之線路板，特別係有關於一種模封互連基板及其製造方法。
在現有覆晶封裝結構中，晶片是覆晶接合方式接合於一基板，晶片先置放於基板上並藉由凸塊與基板作連接，但此一結構無法有效的減小晶片封裝結構的總高度。
印刷線路板(Printed Circuit Board；PCB)為各項電子產品中的關鍵零組件，其中一用途係作為承載晶片等各微電子元件及元件間訊息傳遞之媒介，一般可分為多層電路板、高密度電路板(HDI)、高層次板(HLC)、軟板(FPC)與軟硬板(Rigid-Flex PCB)等。通常該印刷線路板之核心層材質係為BT樹脂。
請參閱第1圖，一種習知覆晶封裝構造300係主要包含一線路基板310、一覆晶接合於該線路基板310之晶片320以及一密封該晶片320之模封化合物340。該線路基板310係具有一核心311，該核心311之下上表面各形成有一第一線路層312與一第二線路層313，並以複數個鍍通孔314電性導通該兩線路層312與313。該晶片320之複數個凸塊321係接合至該第二線路層313，並以一底 部填充膠330密封該些凸塊321。該模封化合物340係模封方式形成於該線路基板310上，該模封化合物340在該線路基板310上之厚度係提供為一覆晶模封厚度H0。而複數個外接端子350係位於該線路基板310之底面並接合至該第一線路層312。該些鍍通孔314的製作需要先鑽孔貫穿該核心311但不貫穿該第一線路層312或該第二線路層313，在貫穿孔內電鍍上孔壁金屬層，孔內再填滿介電物質或導電物質。
為了解決上述之問題，本發明之主要目的係在於提供一種模封互連基板及其製造方法，可以預先埋設晶片於基板中以省略一個覆晶模封厚度，並且不需要基板電鍍線之製作，並達到基板線路微間距與省略基板鑽孔製程之功效。
本發明之次一目的係在於提供一種模封互連基板及其製造方法，以外接墊上設置之導體柱取代習知的基板鍍通孔，由根源上解決了鑽孔貫穿線路層與孔電鍍不滿的問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種模封互連基板，包含一嵌埋式重配置線路層、複數個第一導體柱、一第一晶片、一第一模封核心層以及一第一浮凸式重配置線路層。該嵌埋式重配置線路層係形成於一模封平面上，該嵌埋式重配置線路層係包含複數個嵌埋線路、複數個外接墊及複數個第一內接墊，該些嵌埋線路係連接對應之該些外接墊與該些第一內接墊。該些第一導體柱係設置於該 些外接墊上。該第一晶片係接合於該嵌埋式重配置線路層上並電性連接至該些第一內接墊。該第一模封核心層係形成於該模封平面上，以密封該第一晶片與該些第一導體柱，該第一模封核心層係具有一外接合面，該嵌埋式重配置線路層係由該外接合面嵌埋入該第一模封核心層，該些嵌埋線路、該些外接墊與該些第一內接墊之複數個下表面係共平面於該外接合面，其中該第一模封核心層係另具有一相對於該外接合面之第一元件安裝面，該些第一導體柱係具有複數個第一柱頂端面，係共平面於該第一元件安裝面。該第一浮凸式重配置線路層係形成於該第一元件安裝面上，該第一浮凸式重配置線路層係包含複數個第一浮凸線路、複數個第一柱頂墊及複數個第二內接墊，該些第一浮凸線路係連接對應之該些第一柱頂墊與該些第二內接墊，該些第一柱頂墊係對準地接合於該些第一柱頂端面，該第一浮凸式重配置線路層係由該第一元件安裝面浮凸於第一模封核心層之外。本發明另揭示上述模封互連基板之製造方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述模封互連基板中，該第一模封核心層係可為模封固化形成之單層結構，以簡化基板核心之結構。
在前述模封互連基板中，該第一晶片係可具有複數個凸塊，並以覆晶接合方式連接至該嵌埋式重配置線路層之該些第一內接墊，故在形成該第一模封核心層時，該些第一內接墊的 位置先行得到固定增益效果，不會受到模流影響。
在前述模封互連基板中，該些第一導體柱之該些第 一柱頂端面至該些外接墊之高度係可大於該第一晶片之晶片設置高度，以使該第一晶片完全密封在該第一模封核心層中。
在前述模封互連基板中，該些第一導體柱與該些外 接墊之間係可形成有一電鍍種子層，以利該些第一導體柱之電鍍形成。
在前述模封互連基板中，該電鍍種子層係可更具有 複數個圍繞該些外接墊周邊之種子殘留環，故在形成該第一模封核心層時，該些外接墊的位置先行得到固定增益效果，不會受到模流影響。
在前述模封互連基板中，該嵌埋式重配置線路層係 可為逆向配置之多層疊置金屬層，故該嵌埋式重配置線路層及其包含之該些外接墊在形成之時本身即具有阻障、接合效果，不需要在基板成形之後以額外電鍍製程在該些外接墊之顯露表面上電鍍形成鎳/金層。
在前述模封互連基板中，可另包含有一第二晶片， 係可接合於該第一浮凸式重配置線路層上並電性連接至該些第二內接墊。
在前述模封互連基板中，可另包含複數個第二導體 柱、一第二模封核心層以及一第二浮凸式重配置線路層。該些第二導體柱係設置於該些第一柱頂墊上。該第二模封核心層係形成 於該第一元件安裝面上，以密封該第二晶片與該些第二導體柱，該第一浮凸式重配置線路層係嵌埋入該第二模封核心層，其中該第二模封核心層係具有一相對於該第一元件安裝面之第二元件安裝面，該些第二導體柱係具有複數個第二柱頂端面，係共平面於該第二元件安裝面。該第二浮凸式重配置線路層係形成於該第二元件安裝面上，該第二浮凸式重配置線路層係包含複數個第二浮凸線路、複數個第二柱頂墊、複數個第三內接墊，該些第二浮凸線路係連接對應之該些第二柱頂墊與該些第三內接墊，該些第二柱頂墊係對準地接合於該些第二柱頂端面，該第二浮凸式重配置線路層係由該第二元件安裝面浮凸於第二模封核心層之外。因此，該模封互連基板係可為多層核心結構。
在前述模封互連基板中，可另包含一電子裝置，係 可接合於該第二浮凸式重配置線路層上，該電子裝置係具有複數個第一電極與複數個第二電極，該些第一電極係接合於該些第三內接墊，該些第二電極係接合於該些第二柱頂墊。
藉由上述對應功效部份或全部的技術手段，本發明 可以達成利用環氧膠材作為模封核心層，取代原有線路基板的BT材料的核心。較佳地，當嵌埋式重配置線路層形成之後，將晶片藉由覆晶方式與嵌埋式重配置線路層連接，再利用模封核心層將晶片及嵌埋式重配置線路層埋藏其內，藉由此方式可達成封裝結構薄形化，並可藉由延伸的浮凸線路連接之內接墊達到封裝結構堆疊的目的。
H0‧‧‧覆晶模封厚度
H1‧‧‧第一導體柱之高度
H2‧‧‧第一晶片之晶片設置高度
10‧‧‧暫時載板
20‧‧‧外接端子
30‧‧‧電子裝置
31‧‧‧第一電極
32‧‧‧第二電極
40‧‧‧光阻圖案
51‧‧‧下模具
52‧‧‧上模具
60‧‧‧研磨頭
100‧‧‧模封互連基板
101‧‧‧模封平面
110‧‧‧嵌埋式重配置線路層
110A‧‧‧接合層
110B‧‧‧阻障層
110C‧‧‧主體結構層
111‧‧‧嵌埋線路
112‧‧‧外接墊
113‧‧‧第一內接墊
120‧‧‧第一導體柱
121‧‧‧第一柱頂端面
122‧‧‧電鍍種子層
123‧‧‧種子殘留環
130‧‧‧第一晶片
131‧‧‧凸塊
132‧‧‧銲料
140‧‧‧第一模封核心層
141‧‧‧外接合面
142‧‧‧第一元件安裝面
150‧‧‧第一浮凸式重配置線路層
151‧‧‧第一浮凸線路
152‧‧‧第一柱頂墊
153‧‧‧第二內接墊
200‧‧‧模封互連基板
260‧‧‧第二導體柱
261‧‧‧第二柱頂端面
270‧‧‧第二晶片
271‧‧‧凸塊
280‧‧‧第二模封核心層
281‧‧‧第二元件安裝面
290‧‧‧第二浮凸式重配置線路層
291‧‧‧第二浮凸線路
292‧‧‧第二柱頂墊
293‧‧‧第三內接墊
300‧‧‧覆晶封裝構造
310‧‧‧線路基板
311‧‧‧核心
312‧‧‧第一線路層
313‧‧‧第二線路層
314‧‧‧鍍通孔
320‧‧‧晶片
321‧‧‧凸塊
330‧‧‧底部填充膠
340‧‧‧模封化合物
350‧‧‧外接端子
第1圖：一種習知覆晶封裝構造之截面示意圖。
第2圖：依據本發明之第一具體實施例，一種模封互連基板之截面示意圖及局部放大圖。
第3A至3G圖：依據本發明之第一具體實施例，繪示在該模封互連基板之製程中各步驟之元件示意圖。
第4圖：依據本發明之第二具體實施例，另一種模封互連基板之截面示意圖。
第5A至5E圖：依據本發明之第二具體實施例，繪示在該模封互連基板之後段製程中各步驟之元件示意圖。
第6圖：依據本發明之第二具體實施例，使用該模封互連基板組合成一堆疊式微電子裝置之截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種模封互連基板 100舉例說明於第2圖之截面示意圖及局部放大圖。一種模封互連基板100係包含一嵌埋式重配置線路層110、複數個第一導體柱120、一第一晶片130、一第一模封核心層140以及一第一浮凸式重配置線路層150。
如第2圖所示，該嵌埋式重配置線路層110係形成於 一模封平面101上，該模封平面101係可由一暫時載板10所提供(如第3A圖所示)，該暫時載板10之本體係為玻璃或矽，形狀可為面板或晶圓，主體表面可形成光感性黏膠層。該嵌埋式重配置線路層110係包含複數個嵌埋線路111、複數個外接墊112及複數個第一內接墊113，該些嵌埋線路111係連接對應之該些外接墊112與該些第一內接墊113。該些外接墊112之間距應大於該些第一內接墊113之間距而為周邊扇出型態。非必要地，該些外接墊112之下表面係可供接合複數個外接端子20，例如銲球。所稱的「重配置線路層」係為利用半導體晶圓或面板的氣相沉積、電鍍及蝕刻處理設備所形成之線路層，基板線路層中不需要電鍍線結構。 但非限定地，該嵌埋式重配置線路層110亦可利用製作半導體元件之舉離製程所形成。在此所稱的「形成」係指欲形成物的固態完成時機是在已成形之承載物上或已定義之平面上，即氣/液態物在另一固態物或其定義表面上之形成。
該些第一導體柱120係設置於該些外接墊112上。在 此所稱的「設置」係指「被設置承載物」已製作成形為物件，「設置物」固定於「被設置承載物」上，「設置物」之製作時機係在 「被設置承載物」成形之後的設置過程中；或者是「設置物」為個別製作成形在設置步驟之前，即氣/液態物在固態物上之形成，或是固態物在固態物上之連接。該些第一導體柱120係具有一高度H1，相當於該第一模封核心層140之厚度減去該嵌埋式重配置線路層110之厚度的餘值。該些第一導體柱120係不貫穿該嵌埋式重配置線路層110。該些第一導體柱120之材質係可為銅，其形狀係可為圓柱體、四面柱體、6或8等多面柱體，其中以圓柱體為較佳，以降低模流填充的不利阻擋效果。較佳地，該些第一導體柱120與該些外接墊112之間係可形成有一電鍍種子層122，以利該些第一導體柱120之電鍍形成。尤佳地，該電鍍種子層122係可更具有複數個圍繞該些外接墊112周邊之種子殘留環123，故在形成該第一模封核心層140時，該些外接墊112的位置先行得到固定增益效果，不會受到模流影響。
如第2圖所示，該第一晶片130係接合於該嵌埋式重 配置線路層110上並電性連接至該些第一內接墊113。在此所稱的「接合」係指「接合物」與「被接合物」都先個別製作成形為物件，再使接合物固定在被接合物上，即固態物對固態物的連接。 該第一晶片130係具有一晶片設置高度H2。在一具體結構中，該第一晶片130係可具有複數個凸塊131，並以覆晶接合方式連接至該嵌埋式重配置線路層110之該些第一內接墊113，可利用銲料132接合該些凸塊131與對應之該些第一內接墊113。故在形成該第一模封核心層140時，該些第一內接墊113的位置先行得到固定 增益效果，不會受到模流影響。該第一晶片130係具體為一半導體積體電路元件。
再如第2圖所示，該第一模封核心層140係形成於該 模封平面101上，以密封該第一晶片130與該些第一導體柱120，該第一模封核心層140係具有一外接合面141，該嵌埋式重配置線路層110係由該外接合面141嵌埋入該第一模封核心層140，該些嵌埋線路111、該些外接墊112與該些第一內接墊113之複數個下表面係共平面於該外接合面141，其中該第一模封核心層140係另具有一相對於該外接合面141之第一元件安裝面142，該些第一導體柱120係具有複數個第一柱頂端面121，係共平面於該第一元件安裝面142。在本實施例中，該第一模封核心層140係可為模封固化形成之單層結構，以簡化基板核心之結構。可利用壓縮模封或是轉移模封方式形成該第一模封核心層140。該第一模封核心層140之主要材質係可為熱固性環氧膠材。
如第2圖所示，該第一浮凸式重配置線路層150係形 成於該第一元件安裝面142上，該第一浮凸式重配置線路層150係包含複數個第一浮凸線路151、複數個第一柱頂墊152及複數個第二內接墊153，該些第一浮凸線路151係連接對應之該些第一柱頂墊152與該些第二內接墊153，該些第一柱頂墊152係對準地接合於該些第一柱頂端面121，該第一浮凸式重配置線路層150係由該第一元件安裝面142浮凸於第一模封核心層140之外。當該第一元件安裝面142上需要安裝一相同於該第一晶片130之晶片時，該 些第二內接墊153係可縱向對準於該些第一內接墊113。更具體地，該些第一導體柱120之該些第一柱頂端面121至該些外接墊112之高度H1係可大於該第一晶片130之晶片設置高度H2，以使該第一晶片130完全密封在該第一模封核心層140中。此外，在該些第一柱頂墊152與該些外接墊112之上下覆蓋以及該第一模封核心層之膠覆之下，該些第一導體柱120亦無外露之表面。
因此，本發明提供之一種模封互連基板100係可以預先埋設該第一晶片130於基板結構中以省略一個覆晶模封厚度，並且不需要基板電鍍線之製作，並達到基板線路微間距與省略基板鑽孔製程之功效。此外，以該些外接墊112上設置之第一導體柱120取代習知的基板鍍通孔，由根源上解決了鑽孔貫穿線路層與孔電鍍不滿的問題。
再如第2圖所示，該嵌埋式重配置線路層110係可為逆向配置之多層疊置金屬層，即是依金屬層形成順序，該嵌埋式重配置線路層110係包含一如金(Au)之接合層110A、一如鎳(Ni)之阻障層110以及一如銅(Cu)之主體結構層110C，本發明的嵌埋式重配置線路層之形成方法為逆向配置，依序為金沉積、鎳沉積、圖案化銅電鍍以及乾式蝕刻。習知的基板線路層為銅線路層，僅在外接墊上電鍍鎳金，習知的基板線路層之形成方法為正向配置，依序為圖案化銅蝕刻、以防焊層覆蓋住外接墊之外的線路、電鍍鎳以及電鍍金。因此，該嵌埋式重配置線路層110及其包含之該些外接墊112在形成之時本身即具有阻障、接合效果， 不需要在基板成形之後以額外電鍍製程在該些外接墊之顯露表面上電鍍形成鎳/金層。
關於上述模封互連基板100之製造方法係說明如 後，第3A至3G圖係繪示在該模封互連基板之製程中各步驟之元件示意圖。
首先，如第3A圖所示，利用沉積/圖案化電鍍/乾式 蝕刻方式或是舉離方式形成一嵌埋式重配置線路層110於一模封平面101上，該嵌埋式重配置線路層110係包含複數個嵌埋線路111、複數個外接墊112及複數個第一內接墊113，該些嵌埋線路111係連接對應之該些外接墊112與該些第一內接墊113，該模封平面101係由一暫時載板10所提供。
之後，如第3B圖所示，以氣相沉積方式使一電鍍種 子層122形成於該暫時載板10上，並至少覆蓋該些外接墊112。該電鍍種子層122係可為鈦/銅疊置層。之後，利用微影成像技術使一光阻圖案40形成於該暫時載板10之該電鍍種子層122上，該光阻圖案40之孔洞恰好對應於該些外接墊112。
之後，如第3C圖所示，設置複數個第一導體柱120 於該些外接墊112上。該些第一導體柱120之形成係可利用在該光阻圖案40之孔洞內之銅電鍍。在移除該光阻圖案40之後，再利用乾式蝕刻可移除該電鍍種子層122之顯露部位，而保留在該些第一導體柱120之下方與該些外接墊112周邊之部份電鍍種子層122。
之後，如第3D圖所示，接合一第一晶片130於該嵌 埋式重配置線路層110上並電性連接至該些第一內接墊113。該第一晶片130之設置方式係可為覆晶接合。該第一晶片130之凸塊131係以銲料132接合至該些第一內接墊113。相對於該模封平面101為浮凸狀之該些第一內接墊113係可防止該些銲料132之擴散溢流。非限定地，該凸塊131與該些第一內接墊113之接合亦可利用金-金鍵合、金-錫鍵合、異方性導電膠膜(ACF)、異方性導電膠體(ACP)或是非導電膠體(NCP)。
之後，如第3E圖所示，形成一第一模封核心層140 於該模封平面101上，以密封該第一晶片130與該些第一導體柱120，該第一模封核心層140係具有一外接合面141，由該模封平面101所限定而形成，該嵌埋式重配置線路層110係由該外接合面141嵌埋入該第一模封核心層140，該些嵌埋線路111、該些外接墊112與該些第一內接墊113之複數個下表面係共平面於該外接合面141。該第一模封核心層140之形成係先將該暫時載板10放置在一下模具51與一上模具52之間，並將模塑膠材形成在該下模具51與該上模具52之間的模封空間。該第一模封核心層140之初步形成厚度係可大於該些第一導體柱120之高度，以密封該些第一導體柱120與該第一晶片130。
之後，如第3F圖所示，利用一研磨頭60旋轉研磨該 第一模封核心層140之上表面，以第一平坦化研磨方式令該第一模封核心層140另具有一相對於該外接合面141之第一元件安裝 面142，該些第一導體柱120係具有複數個第一柱頂端面121，係共平面於該第一元件安裝面142。
之後，如第3G圖所示，形成一第一浮凸式重配置線 路層150於該第一元件安裝面142上，該第一浮凸式重配置線路層150係包含複數個第一浮凸線路151、複數個第一柱頂墊152及複數個第二內接墊153，該些第一浮凸線路151係連接對應之該些第一柱頂墊152與該些第二內接墊153，該些第一柱頂墊152係對準地接合於該些第一柱頂端面121，該第一浮凸式重配置線路層150係由該第一元件安裝面142浮凸於第一模封核心層140之外。該第一浮凸式重配置線路層150之形成方法係可與該嵌埋式重配置線路層110之形成方法相同。最後，在剝離該暫時載板10之後，即可構成如第2圖所示之模封互連基板100。
因此，在本發明揭示之一種模封互連基板之製造方 法中，基板線路層不需要電鍍線結構，基板之製程不需要鑽孔、孔壁電鍍、孔填充作業。並且，核心層內可包覆晶片。在基板之外接合面之線路可得到較佳的嵌埋保護。
本發明之模封互連基板除了可為單層核心結構，亦 可為多層核心結構。依據本發明之第二具體實施例，一種模封互連基板200舉例說明於第4圖之截面示意圖，其中對應於第一具體實施例相同名稱與功能之元件以第一具體實施例的元件圖號表示，並且不再贅述其細部相同結構。一種模封互連基板200係基本上包含一嵌埋式重配置線路層110、複數個第一導體柱120、一第 一晶片130、一第一模封核心層140以及一第一浮凸式重配置線路層150。
如第4圖所示，該嵌埋式重配置線路層110係形成於 一模封平面101上，該嵌埋式重配置線路層110係包含複數個嵌埋線路111、複數個外接墊112及複數個第一內接墊113，該些嵌埋線路111係連接對應之該些外接墊112與該些第一內接墊113。該些第一導體柱120係設置於該些外接墊112上。該第一晶片130係接合於該嵌埋式重配置線路層110上並電性連接至該些第一內接墊113。該第一模封核心層140係形成於該模封平面101上，以密封該第一晶片130與該些第一導體柱120，該第一模封核心層140係具有一外接合面141，該嵌埋式重配置線路層110係由該外接合面141嵌埋入該第一模封核心層140，該些嵌埋線路111、該些外接墊112與該些第一內接墊113之複數個下表面係共平面於該外接合面141，其中該第一模封核心層140係另具有一相對於該外接合面141之第一元件安裝面142，該些第一導體柱120係具有複數個第一柱頂端面121，係共平面於該第一元件安裝面142。
再如第4圖所示，該第一浮凸式重配置線路層150係 形成於該第一元件安裝面142上，該第一浮凸式重配置線路層150係包含複數個第一浮凸線路151、複數個第一柱頂墊152及複數個第二內接墊153，該些第一浮凸線路151係連接對應之該些第一柱頂墊152與該些第二內接墊153，該些第一柱頂墊152係對準地接合於該些第一柱頂端面121，該第一浮凸式重配置線路層150係由 該第一元件安裝面142浮凸於第一模封核心層140之外。
此外，該模封互連基板200係可另包含有一第二晶片 270，係可接合於該第一浮凸式重配置線路層150上並電性連接至該些第二內接墊153。可利用該第二晶片270之複數個凸塊271接合至對應之該些第二內接墊153。
再如第4圖所示，該模封互連基板200係可另包含複 數個第二導體柱260、一第二模封核心層280以及一第二浮凸式重配置線路層290。該些第二導體柱260係設置於該些第一柱頂墊152上。該第二模封核心層280係形成於該第一元件安裝面142上，以密封該第二晶片270與該些第二導體柱260，該第一浮凸式重配置線路層150係嵌埋入該第二模封核心層280，其中該第二模封核心層280係具有一相對於該第一元件安裝面142之第二元件安裝面281，該些第二導體柱260係具有複數個第二柱頂端面261，係共平面於該第二元件安裝面281。該第二浮凸式重配置線路層290係形成於該第二元件安裝面281上，該第二浮凸式重配置線路層290係包含複數個第二浮凸線路291、複數個第二柱頂墊292、複數個第三內接墊293，該些第二浮凸線路291係連接對應之該些第二柱頂墊292與該些第三內接墊293，該些第二柱頂墊292係對準地接合於該些第二柱頂端面261，該第二浮凸式重配置線路層290係由該第二元件安裝面281浮凸於第二模封核心層280之外。因此，該模封互連基板200係可為多層核心結構。
以下進一步說明上述模封互連基板200之製造方 法，其主要步驟分為前段製程與後段製程，前段製程可如同第一具體實施例關於第3A至3G圖之操作說明，不再贅述，後段製程係可見於第5A至5E圖，其係繪示在該模封互連基板200之後段製程中各步驟之元件示意圖。
在接續第3G圖之後，如第5A圖所示，在尚未移除該 暫時載板10之前，可設置複數個第二導體柱260於該些第一柱頂墊152上。該些第二導體柱260之設置方法係可相同於該些第一導體柱120之設置方法。
之後，如第5B圖所示，接合一第二晶片270於該第 一浮凸式重配置線路層150上並電性連接至該些第二內接墊153。該第二晶片270之接合方法係可相同於該第一晶片130之接合方法。
之後，如第5C圖所示，形成一第二模封核心層280 於該第一元件安裝面142上，以密封該第二晶片270與該些第二導體柱260，該第一浮凸式重配置線路層150係嵌埋入該第二模封核心層280。該第二模封核心層280之形成係可利用該下模具51與該上模具52之間的空隙的模封。該第二模封核心層280之形成方法係可相同於該第一模封核心層140之形成方法。
之後，如第5D圖所示，利用該研磨頭60，以第二平 坦化研磨方式令該第二模封核心層280具有一相對於該第一元件安裝面142之第二元件安裝面281，該些第二導體柱260係具有複數個第二柱頂端面261，係共平面於該第二元件安裝面281。
之後，如第5E圖所示，形成一第二浮凸式重配置線 路層290於該第二元件安裝面281上，該第二浮凸式重配置線路層290係包含複數個第二浮凸線路291、複數個第二柱頂墊292、複數個第三內接墊293，該些第二浮凸線路291係連接對應之該些第二柱頂墊292與該些第三內接墊293，該些第二柱頂墊292係對準地接合於該些第二柱頂端面261，該第二浮凸式重配置線路層290係由該第二元件安裝面281浮凸於第二模封核心層280之外。該第二浮凸式重配置線路層290之形成方法係可相同於該第一浮凸式重配置線路層150之形成方法。當該第二元件安裝面281上欲接合之元件不相同於該第一晶片130時，該些第三內接墊293之數量與縱向位置係可不對應於該些第一內接墊113之數量與縱向位置。 最後，剝離該暫時載板10，即可製作出如第4圖所示之模封互連基板200。
第6圖係為使用該模封互連基板200組合成一堆疊式 微電子裝置之截面示意圖。該模封互連基板200係可另包含一電子裝置30，例如球閘陣列封裝構造(BGA package)，係可接合於該第二浮凸式重配置線路層290上，該電子裝置30係具有複數個第一電極31與複數個第二電極32，該些第一電極31係接合於該些第三內接墊293，該些第二電極32係接合於該些第二柱頂墊292。複數個外接端子20係可接合或形成於該些外接墊112。並經適當裁切，便可構成堆疊式封裝結構。
以上所揭露的僅為本發明較佳實施例而已，當然不 能以此來限定本發明之權利範圍，因此依本發明權利要求所作的等同變化，仍屬本發明所涵蓋的範圍。
H1‧‧‧第一導體柱之高度
H2‧‧‧第一晶片之晶片設置高度
20‧‧‧外接端子
100‧‧‧模封互連基板
101‧‧‧模封平面
110‧‧‧嵌埋式重配置線路層
110A‧‧‧接合層
110B‧‧‧阻障層
110C‧‧‧主體結構層
111‧‧‧嵌埋線路
112‧‧‧外接墊
113‧‧‧第一內接墊
120‧‧‧第一導體柱
121‧‧‧第一柱頂端面
122‧‧‧電鍍種子層
123‧‧‧種子殘留環
130‧‧‧第一晶片
131‧‧‧凸塊
132‧‧‧銲料
140‧‧‧第一模封核心層
141‧‧‧外接合面
142‧‧‧第一元件安裝面
150‧‧‧第一浮凸式重配置線路層
151‧‧‧第一浮凸線路
152‧‧‧第一柱頂墊
153‧‧‧第二內接墊

Claims (13)

  1. 一種模封互連基板，包含：一嵌埋式重配置線路層，係形成於一模封平面上，該嵌埋式重配置線路層係包含複數個嵌埋線路、複數個外接墊及複數個第一內接墊，該些嵌埋線路係連接對應之該些外接墊與該些第一內接墊；複數個第一導體柱，係設置於該些外接墊上；一第一晶片，係接合於該嵌埋式重配置線路層上並電性連接至該些第一內接墊；一第一模封核心層，係形成於該模封平面上，以密封該第一晶片與該些第一導體柱，該第一模封核心層係具有一外接合面，該嵌埋式重配置線路層係由該外接合面嵌埋入該第一模封核心層，該些嵌埋線路、該些外接墊與該些第一內接墊之複數個下表面係共平面於該外接合面，其中該第一模封核心層係另具有一相對於該外接合面之第一元件安裝面，該些第一導體柱係具有複數個第一柱頂端面，係共平面於該第一元件安裝面；以及一第一浮凸式重配置線路層，係形成於該第一元件安裝面上，該第一浮凸式重配置線路層係包含複數個第一浮凸線路、複數個第一柱頂墊及複數個第二內接墊，該些第一浮凸線路係連接對應之該些第一柱頂墊與該些第二內接墊，該些第一柱頂墊係對準地接合於該些第一柱頂端面，該第一浮凸式重配置線路層係由該第一元件安裝面浮凸於第一模封核心層之外。
  2. 如申請專利範圍第1項所述之模封互連基板，其中該第一模封核心層係為模封固化形成之單層結構。
  3. 如申請專利範圍第1項所述之模封互連基板，其中該第一晶片係具有複數個凸塊，並以覆晶接合方式連接至該嵌埋式重配置線路層之該些第一內接墊。
  4. 如申請專利範圍第1項所述之模封互連基板，其中該些第一導體柱之該些第一柱頂端面至該些外接墊之高度係大於該第一晶片之晶片設置高度，以使該第一晶片完全密封在該第一模封核心層中。
  5. 如申請專利範圍第1項所述之模封互連基板，其中該些第一導體柱與該些外接墊之間係形成有一電鍍種子層。
  6. 如申請專利範圍第5項所述之模封互連基板，其中該電鍍種子層係更具有複數個圍繞該些外接墊周邊之種子殘留環。
  7. 如申請專利範圍第1項所述之模封互連基板，其中該嵌埋式重配置線路層係為逆向配置之多層疊置金屬層。
  8. 如申請專利範圍第1至7項任一項所述之模封互連基板，另包含有一第二晶片，係接合於該第一浮凸式重配置線路層上並電性連接至該些第二內接墊。
  9. 如申請專利範圍第8項所述之模封互連基板，另包含：複數個第二導體柱，係設置於該些第一柱頂墊上；一第二模封核心層，係形成於該第一元件安裝面上，以密封該第二晶片與該些第二導體柱，該第一浮凸式重配置線路層係嵌埋入該第二模封核心層，其中該第二模封核心層係 具有一相對於該第一元件安裝面之第二元件安裝面，該些第二導體柱係具有複數個第二柱頂端面，係共平面於該第二元件安裝面；以及一第二浮凸式重配置線路層，係形成於該第二元件安裝面上，該第二浮凸式重配置線路層係包含複數個第二浮凸線路、複數個第二柱頂墊、複數個第三內接墊，該些第二浮凸線路係連接對應之該些第二柱頂墊與該些第三內接墊，該些第二柱頂墊係對準地接合於該些第二柱頂端面，該第二浮凸式重配置線路層係由該第二元件安裝面浮凸於第二模封核心層之外。
  10. 如申請專利範圍第9項所述之模封互連基板，另包含複數個外接端子，係設置於該些外接墊之該些下表面。
  11. 如申請專利範圍第10項所述之模封互連基板，另包含一電子裝置，係接合於該第二浮凸式重配置線路層上，該電子裝置係具有複數個第一電極與複數個第二電極，該些第一電極係接合於該些第三內接墊，該些第二電極係接合於該些第二柱頂墊。
  12. 一種模封互連基板之製造方法，包含：形成一嵌埋式重配置線路層於一模封平面上，該嵌埋式重配置線路層係包含複數個嵌埋線路、複數個外接墊及複數個第一內接墊，該些嵌埋線路係連接對應之該些外接墊與該些第一內接墊，該模封平面係由一暫時載板所提供；設置複數個第一導體柱於該些外接墊上；接合一第一晶片於該嵌埋式重配置線路層上並電性連接至 該些第一內接墊；形成一第一模封核心層於該模封平面上，以密封該第一晶片與該些第一導體柱，該第一模封核心層係具有一外接合面，該嵌埋式重配置線路層係由該外接合面嵌埋入該第一模封核心層，該些嵌埋線路、該些外接墊與該些第一內接墊之複數個下表面係共平面於該外接合面；以第一平坦化研磨方式令該第一模封核心層另具有一相對於該外接合面之第一元件安裝面，該些第一導體柱係具有複數個第一柱頂端面，係共平面於該第一元件安裝面；以及形成一第一浮凸式重配置線路層於該第一元件安裝面上，該第一浮凸式重配置線路層係包含複數個第一浮凸線路、複數個第一柱頂墊及複數個第二內接墊，該些第一浮凸線路係連接對應之該些第一柱頂墊與該些第二內接墊，該些第一柱頂墊係對準地接合於該些第一柱頂端面，該第一浮凸式重配置線路層係由該第一元件安裝面浮凸於第一模封核心層之外。
  13. 如申請專利範圍第12項所述之模封互連基板之製造方法，另包含：設置複數個第二導體柱於該些第一柱頂墊上；接合一第二晶片於該第一浮凸式重配置線路層上並電性連接至該些第二內接墊；形成一第二模封核心層於該第一元件安裝面上，以密封該第二晶片與該些第二導體柱，該第一浮凸式重配置線路層係 嵌埋入該第二模封核心層；以第二平坦化研磨方式令該第二模封核心層具有一相對於該第一元件安裝面之第二元件安裝面，該些第二導體柱係具有複數個第二柱頂端面，係共平面於該第二元件安裝面；以及形成一第二浮凸式重配置線路層於該第二元件安裝面上，該第二浮凸式重配置線路層係包含複數個第二浮凸線路、複數個第二柱頂墊、複數個第三內接墊，該些第二浮凸線路係連接對應之該些第二柱頂墊與該些第三內接墊，該些第二柱頂墊係對準地接合於該些第二柱頂端面，該第二浮凸式重配置線路層係由該第二元件安裝面浮凸於第二模封核心層之外。
TW104134479A 2015-10-21 2015-10-21 模封互連基板及其製造方法 TWI576928B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104134479A TWI576928B (zh) 2015-10-21 2015-10-21 模封互連基板及其製造方法
US15/190,712 US20170117263A1 (en) 2015-10-21 2016-06-23 Molded interconnecting substrate and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104134479A TWI576928B (zh) 2015-10-21 2015-10-21 模封互連基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI576928B true TWI576928B (zh) 2017-04-01
TW201715621A TW201715621A (zh) 2017-05-01

Family

ID=58561893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134479A TWI576928B (zh) 2015-10-21 2015-10-21 模封互連基板及其製造方法

Country Status (2)

Country Link
US (1) US20170117263A1 (zh)
TW (1) TWI576928B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115559A (zh) * 2019-11-21 2020-05-08 青岛歌尔智能传感器有限公司 微机电系统传感器封装方法及封装结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170044919A (ko) * 2015-10-16 2017-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10672741B2 (en) * 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10181455B2 (en) * 2017-01-17 2019-01-15 Apple Inc. 3D thin profile pre-stacking architecture using reconstitution method
KR102464066B1 (ko) * 2018-04-30 2022-11-07 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
KR102508552B1 (ko) * 2018-04-30 2023-03-10 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
KR20200062666A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 반도체 패키지
KR20220117032A (ko) 2021-02-16 2022-08-23 삼성전자주식회사 반도체 패키지
CN113066780B (zh) * 2021-03-23 2023-07-25 浙江集迈科微电子有限公司 转接板堆叠模组、多层模组和堆叠工艺
US12022618B2 (en) * 2021-04-22 2024-06-25 Western Digital Technologies, Inc. Printed circuit board with stacked passive components
US11862557B2 (en) * 2021-09-23 2024-01-02 Apple Inc. Selectable monolithic or external scalable die-to-die interconnection system methodology
US12040300B2 (en) * 2021-11-04 2024-07-16 Airoha Technology Corp. Semiconductor package using hybrid-type adhesive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US20150001705A1 (en) * 2013-06-27 2015-01-01 MinKyung Kang Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI499023B (zh) * 2012-10-11 2015-09-01 Ind Tech Res Inst 封裝基板及其製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9905436B2 (en) * 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI499023B (zh) * 2012-10-11 2015-09-01 Ind Tech Res Inst 封裝基板及其製法
US20150001705A1 (en) * 2013-06-27 2015-01-01 MinKyung Kang Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115559A (zh) * 2019-11-21 2020-05-08 青岛歌尔智能传感器有限公司 微机电系统传感器封装方法及封装结构

Also Published As

Publication number Publication date
US20170117263A1 (en) 2017-04-27
TW201715621A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI576928B (zh) 模封互連基板及其製造方法
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
US10037963B2 (en) Package structure and method of forming the same
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN106952885A (zh) 封装件
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9935053B2 (en) Electronic component integrated substrate
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
TWI582917B (zh) 以封膠體取代基板核心之多晶片封裝構造
JP2008251912A (ja) 半導体装置及びその製造方法
TWI602269B (zh) 柱頂互連之封裝堆疊方法與構造
US9462704B1 (en) Extended landing pad substrate package structure and method
TWI578421B (zh) 可堆疊半導體封裝構造及其製造方法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
TWI768874B (zh) 封裝結構及其製作方法
CN106611747A (zh) 模封互连基板及其制造方法
US10978399B2 (en) Die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate
JPH09266231A (ja) 半導体装置用パッケージ
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
TWI575691B (zh) 柱頂互連（ｐｔｉ）之半導體封裝構造
CN110556354B (zh) 封装件基板及其制造方法
CN111554676B (zh) 一种局部带宽增强的转接板封装结构及制作方法
TWI779917B (zh) 半導體封裝及其製作方法