TWI779917B - 半導體封裝及其製作方法 - Google Patents

半導體封裝及其製作方法 Download PDF

Info

Publication number
TWI779917B
TWI779917B TW110141038A TW110141038A TWI779917B TW I779917 B TWI779917 B TW I779917B TW 110141038 A TW110141038 A TW 110141038A TW 110141038 A TW110141038 A TW 110141038A TW I779917 B TWI779917 B TW I779917B
Authority
TW
Taiwan
Prior art keywords
molding
chip
substrate
package
layer
Prior art date
Application number
TW110141038A
Other languages
English (en)
Other versions
TW202320264A (zh
Inventor
齊中邦
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110141038A priority Critical patent/TWI779917B/zh
Priority to CN202111531354.5A priority patent/CN116093061A/zh
Application granted granted Critical
Publication of TWI779917B publication Critical patent/TWI779917B/zh
Publication of TW202320264A publication Critical patent/TW202320264A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝包括基板結構以及設置於基板結構上的封裝結構。基板結構包括內埋晶片、模封基材及多個基板導通孔。模封基材包覆內埋晶片。基板導通孔貫穿模封基材。封裝結構包括第一模封層、第一晶片、第二模封層、第二晶片及多個封裝導通孔。第一晶片設置於第一模封層靠近基板結構的第一側，並耦接內埋晶片。第二模封層設置於第一模封層的第一側並包覆第一晶片。第二晶片設置於第一模封層的第二側上。封裝導通孔貫穿第一模封層以耦接第一晶片及第二晶片。

Description

半導體封裝及其製作方法
本揭露是有關於一種半導體封裝及其製作方法。
從積體電路發展至今，由於各種電子元件，例如電晶體、二極體、電阻器、電容器等在集成密度上的持續改進，半導體工業經歷了持續快速的成長。在集成密度上的改進大多數來自於最小特徵尺寸的縮減，藉此可讓更多的元件被整合在特定的面積內。近年來隨著對更小的電子裝置之需求的成長，對於半導體晶片更需要更小且更創新的封裝技術。
例如，晶片堆疊封裝是晶片級的封裝，且如有必要時可透過晶圓級或晶片級堆疊晶片來製造。既然晶片堆疊在基板上，晶片堆疊封裝能夠具有較高的晶片堆疊密度。此外，既然能夠堆疊不同種類的晶片（例如，記憶體晶片及控制晶片），則晶片堆疊封裝也可作為系統級封裝（SiP）。
一般而言，在晶片堆疊封裝中，多個晶片需要相互電性連接，其中晶片設置在晶片堆疊封裝的上部及下部。因此，晶片堆疊封裝通常具有穿過晶片、基板或中介板而成的矽通孔，以使得多個晶片能夠藉由矽通孔而相互電性連接。然而，矽通孔的製作成本較為昂貴且良率不高。並且，半導體晶片間之電性導接仍需透過基板之重配置線路，導電路徑與過程極為複雜而不利電性品質之提升。
本揭露提供一種半導體封裝及其製作方法，其可在有限的空間內整合多個晶片並可提升半導體封裝的電性品質。
在本揭露的一實施例中，一種半導體封裝包括基板結構以及設置於基板結構的上表面的封裝結構。基板結構包括至少一內埋晶片、模封基材及多個基板導通孔。模封基材包覆內埋晶片。基板導通孔貫穿模封基材。封裝結構包括第一模封層、第一晶片、第二模封層、第二晶片及多個封裝導通孔。第一晶片設置於第一模封層靠近基板結構的第一側，並耦接內埋晶片。第二模封層設置於第一模封層的第一側並包覆第一晶片。第二晶片設置於第一模封層相對於第一側的第二側上。封裝導通孔貫穿第一模封層以耦接第一晶片及第二晶片。
在本揭露的一實施例中，一種半導體封裝的製作方法包括下列步驟。提供一模封結構，其中模封結構包括第一模封層以及貫穿第一模封層的多個封裝導通孔。設置至少一第一晶片於模封結構的第一側上，其中第一晶片耦接多個封裝導通孔。形成第二模封層於第一模封層的第一側上，其中第二模封層包覆第一晶片。設置至少一第二晶片於第一模封層相對於第一側的第二側上，以形成封裝結構。將封裝結構設置於基板結構的上表面，其中基板結構包括至少一內埋晶片、包覆內埋晶片的模封基材以及貫穿模封基材的多個基板導通孔。
基於上述，本揭露的半導體封裝包括以模封基材包覆內埋晶片的方式所形成基板結構以及堆疊於基板結構上的封裝結構，其中，封裝結構是利用多個封裝導通孔貫穿模封層的結構作為載體，將多個晶片設置於此載體的相對兩側。如此配置，可使半導體封裝在有限的空間裡結合扇出、內埋以及封裝堆疊等封裝結構整合多個不同性質的晶片，以達到異質整合晶片封裝的效果。此外，本揭露將封裝結構中設置於模封層相對兩側的晶片以貫穿模封層的封裝導通孔電性連接，可縮短封裝結構的晶片之間的訊號路徑長度，進而提升半導體封裝的速度及電氣效能。
有關本揭露之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本揭露。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。
圖1至圖4是依照本揭露的一實施例的一種半導體封裝的封裝結構的製作流程的剖面示意圖。在本揭露的一實施例中，半導體封裝可包括基板結構（如圖13所示的基板結構120）以及設置於基板結構的上表面的封裝結構（如圖4所示的封裝結構110），其中，圖1至圖4繪示了形成封裝結構110的多種可能的製作方法的其中一種作為舉例說明。請參照圖1，首先，提供一模封結構105，其中模封結構105包括第一模封層112以及貫穿第一模封層112的多個（第一）封裝導通孔113。在某些實施例中，提供模封結構105的步驟可包括經由模封製程形成第一模封層112，之後再經由雷射鑽孔製程以及電鍍製程形成貫穿第一模封層112的封裝導通孔113。在一實施例中，第一模封層112可包含模製化合物（molding compound），例如模製環氧樹脂（epoxy）或其他適合類型之基板材料。第一模封層112可包括彼此相對的第一側S1及第二側S2，從而界定模封結構105之第一側（例如上側）S1及第二側（例如下側）S2。
在一實施例中，封裝導通孔113的形成可包括透過機械鑽鑿、雷射鑽鑿或深反應離子蝕刻（Deep Reactive Ion Etching，DRIE）等方式形成貫穿第一模封層112的多個穿孔。之後，再利用電解質電鍍、無電極電鍍製程或是其它合宜的金屬沉積製程填充導電材料於穿孔內，以形成用以電性導通模封結構105的第一側S1與第二側S2的多個封裝導通孔113。在本實施例中，填充封裝導通孔113的導電材料可包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）、鈦（Ti）、鎢（W）或是其它合宜的導電材料。在一實施例中，模封結構105更可包括與封裝導通孔113電性連接的線路114及接墊等其他電性互連結構，以便與後續設置於模封結構105上的電子裝置（例如圖4所示的第一晶片115及/或第二晶片118）電性連接。在本實施例中，模封結構105於此階段可呈一晶圓的形式（wafer form）。
接著，請參照圖2，設置至少一第一晶片115於模封結構105的第一側S1上，其中，第一晶片115可分別耦接封裝導通孔113。在本實施例中，第一晶片115可透過焊接（soldering）、凸塊連接（bumping）、熱音波接合（thermal sonic bonding）、焊料凸塊接合（solder bump bonding）、打線接合（wiring bonding）、異方性導電填料（anisotropic conductive filler，ACF）等方式設置於模封結構105的第一側S1上，本實施例並不以此為限。本實施例繪示了三個設置於模封結構105的第一側S1上的第一晶片115，然而，本領域具有通常知識者應了解，更多或更少的第一晶片115可設置於模封結構105的第一側S1上。
接著，請參照圖3，形成一第二模封層116於第一模封層112的第一側S1上，其中，第二模封層116包覆第一晶片115。在本實施例中，第二模封層116的材料可與第一模封層112大致相同或相似，舉例而言，第二模封層116也可由例如模製環氧樹脂（epoxy）等模製化合物或其他適合類型之基板材料並經由模封製程而形成。在一實施例中，第二模封層116可先全面性地將第一晶片115包覆於其內（覆蓋第一晶片115的背面），之後再透過薄化製程來移除部分的第二模封層116，以暴露出第一晶片115的背面。在一些實施例中，薄化製程包括研磨製程（grinding process）。在一些其他實施例中，薄化製程包括化學機械拋光（chemical-mechanical polishing，CMP）製程。
接著，可形成貫穿第二模封層116並分別耦接至少部分第一封裝導通孔113的多個（第二）封裝導通孔117。具體而言，在一實施例中，（第二）封裝導通孔117的形成可包括透過機械鑽鑿、雷射鑽鑿或深反應離子蝕刻（Deep Reactive Ion Etching，DRIE）等方式形成貫穿第二模封層116的多個穿孔。之後，再利用電解質電鍍、無電極電鍍製程或是其它合宜的金屬沉積製程填充導電材料於穿孔內，以形成封裝導通孔117。在本實施例中，填充封裝導通孔117的導電材料可包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）、鈦（Ti）、鎢（W）或是其它合宜的導電材料。在一實施例中，第二模封層116上更可形成與封裝導通孔117電性連接的線路（未繪示）等其他電性互連結構，以便與後續設置於封裝結構110上的電子裝置電性連接。
請參照圖4，之後，設置至少一第二晶片118於第一模封層112的第二側S2上，以形成封裝結構110。在一實施例中，可先將圖3所示的結構翻轉（flipped over），以使第二側S2朝上，再透過例如焊接（soldering）、凸塊連接（bumping）、熱音波接合（thermal sonic bonding）、焊料凸塊接合（solder bump bonding）、打線接合（wiring bonding）、異方性導電填料（anisotropic conductive filler，ACF）等方式將第二晶片118設置於模封結構105的第二側S2上。在本實施例中，封裝導通孔113貫穿第一模封層112以耦接第一晶片115以及第二晶片118。之後，可執行單體化製程，以將原本呈晶圓形式的模封結構105進行單體化以形成多個彼此獨立的封裝結構110。具體而言，單體化製程可包括雷射切割或鋸切等方式，其可沿著位於模封結構105的非功能性區域的多條切割線（scribe lines）來進行切割，以切割出多個彼此獨立的封裝結構110（圖4僅繪示多個封裝結構110的其中之一）。
在一實施例中，第一晶片115與第二晶片118可為種類相同或相似的晶片（例如同為記憶體晶片或是邏輯晶片等）。在一實施例中，第一晶片115與第二晶片118的輸入/輸出（I/O）數及/或其接墊之間的間距（pitch）可大致上相同或相似。如此配置，能使分別設置於模封結構105的相對兩側S1、S2的第一晶片115與第二晶片118可直接透過封裝導通孔113而形成電性連接，或是僅透過封裝導通孔113與簡單的線路佈局即可形成電性連接，因而縮短第一晶片115與第二晶片118之間的訊號路徑長度，進而提升半導體封裝的速度及電氣效能。
圖5至圖8是依照本揭露的另一實施例的一種半導體封裝的封裝結構的製作流程的剖面示意圖。在此必須說明的是，圖5至圖8繪示了形成封裝結構110之模封結構105的另一種可能的製作方法作為舉例說明。因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。
請先參照圖5，在本實施例中，提供包括第一模封層112以及封裝導通孔113的模封結構105的方法可包括下列步驟。首先，可提供金屬箔層113’於載板C1上。在本實施例中，金屬箔層113’可為銅、鋁、鈦或上述金屬之合金等的金屬箔層。在一實施例中，載板C1可為玻璃載板、陶瓷載板或其他適合的載板等。在一實施例中，可設置一離型層或黏著層（未繪示）於載板C1上。離型層及載板C1可從將在後續步驟中形成於其上的結構上移除。離型層可包含黏著劑或膠材料。在一些實施例中，離型層106可被以液體形式塗布並進行固化或是透過層壓（lamination）的方式來形成。在一些實施例中，離型層可包括光熱轉換（light-to-heat-conversion，LTHC）塗層或熱敏性黏合劑（heat-sensitive adhesive）等。
接著，請參照圖6，對金屬箔層113’進行圖案化製程，以形成多個金屬柱113。舉例而言，可將光阻塗佈在金屬箔層113’上，並接著圖案化光阻以形成預期的光阻圖案，以作為後續的圖案化罩幕，接著，便可進行例如蝕刻等圖案化製程，以形成如圖6所示的多個金屬柱113。在一實施例中，可利用同一道圖案化製程，以在形成多個金屬柱113的同時，形成多個用以提供結構支撐的支撐柱1131。在本實施例中，支撐柱1131的外徑可實質上大於金屬柱113的外徑，並可環繞金屬柱113而位於封裝結構的周緣部分。
接著，請參照圖7，經由模封製程形成第一模封層112，其中，第一模封層112填充於多個金屬柱113（及支撐柱1131）之間，以形成貫穿第一模封層112的多個封裝導通孔。舉例而言，第一模封層112可包含模製化合物（molding compound），例如環氧樹脂（epoxy）或其他適合類型之基板材料。在本實施例中，第一模封層112可例如先全面性地包覆金屬柱113及支撐柱1131（例如覆蓋金屬柱113及支撐柱1131的頂面），之後再透過例如研磨等薄化製程來移除部分的第一模封層112，直到暴露出金屬柱113及支撐柱1131的頂面為止，以形成具有多個貫穿第一模封層112的封裝導通孔113的模封結構。
接著，請參照圖8，移除載板C1並於模封結構105的表面依電性需求形成線路114，以電性連接部分的封裝導通孔113。在本實施例中，模封結構105於此階段可呈晶圓的形式（wafer form），並可在執行例如圖2至圖4等步驟之後沿著切割線SL進行單體化，以形成多個彼此獨立的封裝結構110。
圖9至圖13是依照本揭露的一實施例的一種半導體封裝的基板結構的製作流程的剖面示意圖。在此必須說明的是，圖9至圖13繪示了形成半導體封裝的基板結構120的多種可能的製作方法的其中一種作為舉例說明。請先參照圖9，在一實施例中，可先將至少一內埋晶片122（繪示為兩個，但不限於此）設置於載板C2上。在一些實施例中，內埋晶片122可透過例如晶粒貼合膜（die attach film，DAF）等黏著層而貼合到載板C2。根據一些實施例，晶粒貼合膜可由環氧樹脂、酚醛樹脂、丙烯酸橡膠、二氧化矽填充膠或其組合所製成。在本實施例中，內埋晶片122是以主動表面1221朝向載板C2的方式貼附於載板C2上。在一實施例中，載板C2可為玻璃載板、陶瓷載板或其他適合的載板等。在一實施例中，可設置一離型層或黏著層（未繪示）於載板C2上。離型層及載板C2可從將在後續步驟中形成於其上的結構上移除。離型層可包含黏著劑或膠材料。在一些實施例中，離型層106可被以液體形式塗布並進行固化或是透過層壓（lamination）的方式來形成。在一些實施例中，離型層可包括光熱轉換（light-to-heat-conversion，LTHC）塗層或熱敏性黏合劑（heat-sensitive adhesive）等。
接著，請參照圖10，在一些實施例中，可進行模封製程以將模封基材124形成於載板C2之上以包覆內埋晶片122。在本實施例中，模封基材124可覆蓋內埋晶片122的背表面1222，且其材料可包括例如環氧樹脂等模塑化合物或其類似物。接著，可進行固化製程（curing process），以將模封基材124硬化。
接著，請參照圖11，可透過機械鑽鑿、雷射鑽鑿或深反應離子蝕刻（Deep Reactive Ion Etching，DRIE）等方式形成多個開口OP1、OP2，其中，開口OP1形成於內埋晶片122上方以暴露內埋晶片122在背表面的電性接點，而開口OP2則可位於內埋晶片122旁並貫穿模封基材124。之後，請參照圖12，利用電解質電鍍、無電極電鍍製程或是其它合宜的金屬沉積製程填充導電材料於開口OP1、OP2內，以分別形成電性連接內埋晶片122的電性接點的通孔125以及貫穿模封基材124的多個基板導通孔126。通孔125延伸穿過部分模封基材124以耦接內埋晶片122。在本實施例中，形成通孔125以及基板導通孔126的導電材料可包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）、鈦（Ti）、鎢（W）或是其它合宜的導電材料。在一實施例中，更可於形成通孔125以及基板導通孔126的步驟中形成電性連接的通孔125與基板導通孔126的線路128等其他電性互連結構。在其他實施例中，也可在形成通孔125以及基板導通孔126之後再形成線路128。本實施例並不以此為限。
接著，請參照圖13，可形成導電凸塊127於通孔125、基板導通孔126以及內埋晶片122在主動表面1221的電性接點上。在一些實施例中，導電凸塊127可為焊料接頭、焊料凸塊、焊球、球柵陣列（BGA）球、可控塌陷晶片連接（C4）凸塊、微凸塊等等。舉例而言，形成導電凸塊127的方法可例如先透過電鍍焊錫等方式將焊料形成於通孔125、基板導通孔126的上表面，之後，再移除載板C2並翻轉此基板結構，以將焊料形成於內埋晶片122在主動表面1221的電性接點以及基板導通孔126的下表面上。之後，再對上述焊料進行回焊製程，以形成如圖13所示的導電凸塊127。在一實施例中，導電凸塊127可呈圓柱形、球形、矩形或半球形形狀。當然，本實施例並不限制導電凸塊127的形成方式及形式。至此，基板結構120可大致上完成。
圖14至圖17是依照本揭露的一實施例的一種半導體封裝的中間階段的製作流程的剖面示意圖。圖14至圖17所示的半導體封裝的製作流程是以前述實施例的封裝結構110以及基板結構120為基礎。因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。
接著，請參照圖14，可將如圖4所示的封裝結構110設置於如圖13所示的基板結構120的上表面上。在本實施例中，第一晶片115設置於第一模封層112靠近基板結構120的第一側S1，並耦接基板結構120的內埋晶片122，而第二晶片118則設置於第一模封層112背離基板結構120的第二側S2。通孔125延伸穿過部分模封基材124並可經由導電凸塊127耦接內埋晶片122以及封裝結構110（例如第一晶片115）。如此配置，本揭露的一實施例之半導體封裝100可大致上完成。
圖15至圖17繪示了其他可實施於半導體封裝100上的步驟，以進一步形成如圖17所示的半導體封裝100a。請接續參照圖15，設置至少一第三晶片130於基板結構120的上表面。在本實施例中，第三晶片130耦接基板導通孔126以及內埋晶片122。第三晶片130可例如透過焊接（soldering）、凸塊連接（bumping）、熱音波接合（thermal sonic bonding）、焊料凸塊接合（solder bump bonding）、打線接合（wiring bonding）、異方性導電填料（anisotropic conductive filler，ACF）等方式接合於基板結構120上，本實施例並不以此為限。本實施例繪示了兩個設置於基板結構120上的第三晶片130，然而，本領域具有通常知識者應了解，可設置更多或更少的第三晶片130於基板結構120上。
接著，形成第一模封材料140於基板結構120的上表面，其中，第一模封材料140包覆封裝結構110以及第三晶片130。在本實施例中，第一模封材料140可包含模製化合物（molding compound），例如環氧樹脂（epoxy）或其他適合類型之基板材料。在本實施例中，第一模封材料140可完全包覆封裝結構110（包含第二晶片118的頂面）以及第三晶片130，但本實施例並不以此為限。在其他實施例中，第一模封材料140也可例如先完全包覆封裝結構110以及第三晶片130，之後再透過例如研磨等薄化製程來移除部分的第一模封材料140，直到暴露出第二晶片118的頂面為止，以使第二晶片118的頂面與第一模封材料140的頂面實質上共平面。
接著，請參照圖16，設置至少一第四晶片150於基板結構120的下表面。也就是說，第三晶片130與第四晶片150分別設置於基板結構120的相對兩表面。在本實施例中，第四晶片150耦接基板導通孔126以及內埋晶片122。在一實施例中，第四晶片150可例如透過焊接（soldering）、凸塊連接（bumping）、熱音波接合（thermal sonic bonding）、焊料凸塊接合（solder bump bonding）、打線接合（wiring bonding）、異方性導電填料（anisotropic conductive filler，ACF）等方式設置於基板結構120上，本實施例並不以此為限。本實施例繪示了兩個第四晶片150，然而，本領域具有通常知識者應了解，可設置更多或更少的第四晶片150於基板結構120的下表面。
接著，形成第二模封材料160於基板結構120的下表面，其中，第二模封材料160包覆第四晶片150。在本實施例中，第二模封材料160可具有與第一模封材料140相同或相似的材料，例如環氧樹脂（epoxy）等模製化合物或其他適合類型之基板材料。在其他實施例中，第二模封材料160可例如先完全包覆第四晶片150，之後再透過例如研磨等薄化製程來移除部分的第二模封材料160，直到暴露出第四晶片150的背面為止，以使第四晶片150的背面與第二模封材料160的下表面實質上共平面。在其他實施例中，也可省略薄化製程，且第二模封材料160可完全包覆第四晶片150的背面。
接著，請參照圖17，形成貫穿第一模封材料140、基板結構120以及第二模封材料160的多個導電柱170，並且，可形成導電凸塊172於導電柱170的相對兩端，以形成如圖17所示的半導體封裝100。在本實施例中，導電柱170貫穿整個半導體封裝100以使半導體封裝100與其他外部元件電性連接。在一實施例中，導電柱170的形成可包括透過機械鑽鑿、雷射鑽鑿或深反應離子蝕刻（Deep Reactive Ion Etching，DRIE）等方式形成貫穿第一模封材料140、基板結構120以及第二模封材料160的多個穿孔。之後，再利用電解質電鍍、無電極電鍍製程或是其它合宜的金屬沉積製程填充導電材料於穿孔內，以形成用於電性導通半導體封裝100的相對兩側的多個導電柱170。在本實施例中，導電柱170的導電材料可包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）、鈦（Ti）、鎢（W）或是其它合宜的導電材料。在一些實施例中，導電凸塊172可為焊料接頭、焊料凸塊、焊球、球柵陣列（BGA）球、可控塌陷晶片連接（C4）凸塊、微凸塊等等。在一實施例中，導電凸塊172可呈圓柱形、球形、矩形或半球形。當然，本實施例並不限制導電凸塊172的形成方式及形式。
綜上所述，本揭露的半導體封裝包括以模封基材包覆內埋晶片的方式所形成基板結構以及堆疊於基板結構上的封裝結構，其中，封裝結構是利用多個封裝導通孔貫穿模封層的結構作為載體，將多個晶片設置於此載體的相對兩側。如此配置，可使半導體封裝在有限的空間裡結合扇出（Fan-out）、內埋（embedded）以及封裝堆疊（package on package）等封裝結構整合多個不同性質的晶片，以達到異質整合（heterogeneous）晶片封裝的效果。此外，本揭露將封裝結構中設置於模封層相對兩側的晶片以貫穿模封層的封裝導通孔電性連接，可縮短封裝結構的晶片之間的訊號路徑長度，進而提升半導體封裝的速度及電氣效能。
100、100a:半導體封裝 105:模封結構 110:封裝結構 112:第一模封層 113:封裝導通孔、第一封裝導通孔 113’:金屬箔層 1131:支撐柱 114、128:線路 115:第一晶片、晶片 116:第二模封層 117:封裝導通孔、第二封裝導通孔 118:第二晶片、晶片 120:基板結構 122:內埋晶片 124:模封基材 125:通孔 126:基板導通孔 127、172:導電凸塊 130:第三晶片、晶片 140:第一模封材料 150:第四晶片、晶片 160:第二模封材料 170:導電柱 C1、C2:承載器 OP1、OP2:開口 SL:切割線 S1:第一側 S2:第二側
圖1至圖4是依照本揭露的一實施例的一種半導體封裝的封裝結構的製作流程的剖面示意圖。 圖5至圖8是依照本揭露的另一實施例的一種半導體封裝的封裝結構的製作流程的剖面示意圖。 圖9至圖13是依照本揭露的一實施例的一種半導體封裝的基板結構的製作流程的剖面示意圖。 圖14至圖17是依照本揭露的一實施例的一種半導體封裝的中間階段的製作流程的剖面示意圖。
100:半導體封裝
110:封裝結構
112:第一模封層
113:封裝導通孔、第一封裝導通孔
114:線路
115:第一晶片、晶片
118:第二晶片、晶片
120:基板結構
122:內埋晶片
124:模封基材
125:通孔
126:基板導通孔
127:導電凸塊
S1:第一側
S2:第二側

Claims (14)

  1. 一種半導體封裝，包括：一基板結構，包括：至少一內埋晶片；一模封基材，包覆該至少一內埋晶片；多個基板導通孔，貫穿該模封基材；以及多個通孔，延伸穿過部分該模封基材；以及一封裝結構，設置於該基板結構的一上表面，且該多個通孔耦接該至少一內埋晶片以及該封裝結構，該封裝結構包括：一第一模封層；至少一第一晶片，設置於該第一模封層靠近該基板結構的一第一側，並耦接該至少一內埋晶片；一第二模封層，設置於該第一模封層的該第一側並包覆該至少一第一晶片；至少一第二晶片，設置於該第一模封層相對於該第一側的一第二側上；以及多個封裝導通孔，貫穿該第一模封層以耦接該至少一第一晶片以及該至少一第二晶片。
  2. 如請求項1所述的半導體封裝，其中該模封基材、第一模封層以及該第二模封層的材料包括環氧樹脂。
  3. 如請求項1所述的半導體封裝，其中該多個封裝導通孔包括多個第一封裝導通孔以及多個第二封裝導通孔，該多個 第一封裝導通孔貫穿該第一模封層，且該多個第二封裝導通孔貫穿該第二模封層並分別耦接該多個第一封裝導通孔。
  4. 如請求項1所述的半導體封裝，更包括一第一模封材料，設置於該基板結構的該上表面並包覆該封裝結構。
  5. 如請求項4所述的半導體封裝，更包括至少一第三晶片，設置於該基板結構的該上表面上並耦接該多個基板導通孔以及該至少一內埋晶片，且該第一模封材料包覆該至少一第三晶片。
  6. 如請求項1所述的半導體封裝，更包括至少一第四晶片，設置於該基板結構相對於該上表面的一下表面並耦接該多個基板導通孔以及該至少一內埋晶片。
  7. 如請求項6所述的半導體封裝，更包括一第二模封材料，設置於該基板結構的該下表面，並包覆該至少一第四晶片。
  8. 如請求項1所述的半導體封裝，更包括一第一模封材料、一第二模封材料以及多個導電柱，其中該第一模封材料以及該第二模封材料分別設置於該基板結構的相對兩表面，且該多個導電柱貫穿該第一模封材料、該基板結構以及該第二模封材料。
  9. 一種半導體封裝的製作方法，包括：提供一模封結構，其中該模封結構包括一第一模封層以及貫穿該第一模封層的多個封裝導通孔； 設置至少一第一晶片於該模封結構的一第一側上，其中該至少一第一晶片耦接該多個封裝導通孔；形成一第二模封層於該第一模封層的該第一側上，其中該第二模封層包覆該至少一第一晶片；設置至少一第二晶片於該第一模封層相對於該第一側的一第二側上，以形成一封裝結構；以及將該封裝結構設置於一基板結構的一上表面，其中該基板結構包括至少一內埋晶片、包覆該至少一內埋晶片的一模封基材、多個通孔以及貫穿該模封基材的多個基板導通孔，其中該多個通孔延伸穿過部分該模封基材以耦接該至少一內埋晶片以及該封裝結構。
  10. 如請求項9所述的半導體封裝的製作方法，其中提供該模封結構包括：經由一模封製程形成一第一模封層；以及經由一雷射鑽孔製程以及一電鍍製程形成貫穿該第一模封層的多個封裝導通孔。
  11. 如請求項9所述的半導體封裝的製作方法，其中提供該模封結構包括：提供一金屬箔層；對該金屬箔層進行一圖案化製程以形成多個金屬柱；以及經由一模封製程形成一第一模封層，其中該第一模封層填充於該多個金屬柱之間以形成貫穿該第一模封層的該多個封裝導通 孔。
  12. 如請求項9所述的半導體封裝的製作方法，更包括：設置至少一第三晶片於該基板結構的該上表面；以及形成一第一模封材料於該上表面，其中該第一模封材料包覆該封裝結構以及該至少一第三晶片。
  13. 如請求項12所述的半導體封裝的製作方法，更包括：設置至少一第四晶片於該基板結構相對該上表面的一下表面；以及形成一第二模封材料於該下表面，其中該第二模封材料包覆該至少一第四晶片。
  14. 如請求項13所述的半導體封裝的製作方法，更包括：形成貫穿該第一模封材料、該基板結構以及該第二模封材料的多個導電柱。
TW110141038A 2021-11-03 2021-11-03 半導體封裝及其製作方法 TWI779917B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110141038A TWI779917B (zh) 2021-11-03 2021-11-03 半導體封裝及其製作方法
CN202111531354.5A CN116093061A (zh) 2021-11-03 2021-12-15 半导体封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110141038A TWI779917B (zh) 2021-11-03 2021-11-03 半導體封裝及其製作方法

Publications (2)

Publication Number Publication Date
TWI779917B true TWI779917B (zh) 2022-10-01
TW202320264A TW202320264A (zh) 2023-05-16

Family

ID=85475821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141038A TWI779917B (zh) 2021-11-03 2021-11-03 半導體封裝及其製作方法

Country Status (2)

Country Link
CN (1) CN116093061A (zh)
TW (1) TWI779917B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201906091A (zh) * 2017-06-23 2019-02-01 台灣積體電路製造股份有限公司 半導體結構及其製作方法
TW202131422A (zh) * 2017-09-15 2021-08-16 新加坡商星科金朋有限公司 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
TW202131458A (zh) * 2017-06-09 2021-08-16 美商蘋果公司 半導體封裝及其形成之方法
TW202137342A (zh) * 2020-03-18 2021-10-01 南茂科技股份有限公司 晶片嵌入式基板結構與晶片封裝結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202131458A (zh) * 2017-06-09 2021-08-16 美商蘋果公司 半導體封裝及其形成之方法
TW201906091A (zh) * 2017-06-23 2019-02-01 台灣積體電路製造股份有限公司 半導體結構及其製作方法
TW202131422A (zh) * 2017-09-15 2021-08-16 新加坡商星科金朋有限公司 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
TW202137342A (zh) * 2020-03-18 2021-10-01 南茂科技股份有限公司 晶片嵌入式基板結構與晶片封裝結構及其製造方法

Also Published As

Publication number Publication date
TW202320264A (zh) 2023-05-16
CN116093061A (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
TWI690030B (zh) 半導體封裝及其形成方法
TWI683378B (zh) 半導體封裝及其製造方法
TWI713129B (zh) 半導體元件及其形成方法
TWI708291B (zh) 半導體封裝及其製造方法
TWI718314B (zh) 具有虛設晶粒的封裝結構、半導體裝置及其形成方法
US20210098434A1 (en) Package Structure and Method of Forming the Same
TWI610412B (zh) 封裝結構及其形成方法
TWI683410B (zh) 半導體封裝及其形成方法
CN106548948B (zh) 集成多输出封装件及制造方法
US8889484B2 (en) Apparatus and method for a component package
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8741762B2 (en) Through silicon via dies and packages
TWI689998B (zh) 半導體封裝及其製造方法
US8426246B2 (en) Vented die and package
TWI644403B (zh) 封裝結構及其製造方法
US20180130769A1 (en) Substrate Based Fan-Out Wafer Level Packaging
TW201824486A (zh) 封裝結構
TWI697085B (zh) 半導體元件及其形成方法
TWI749088B (zh) 半導體裝置的製造方法
US20140210080A1 (en) PoP Device
TW201826462A (zh) 半導體封裝結構及其製造方法
KR20200047845A (ko) 반도체 패키지
CN111952274A (zh) 电子封装件及其制法
TWI777358B (zh) 半導體封裝
US20230136541A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent