TWI777358B - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TWI777358B
TWI777358B TW110100762A TW110100762A TWI777358B TW I777358 B TWI777358 B TW I777358B TW 110100762 A TW110100762 A TW 110100762A TW 110100762 A TW110100762 A TW 110100762A TW I777358 B TWI777358 B TW I777358B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor package
die
redistribution layer
layer structure
Prior art date
Application number
TW110100762A
Other languages
English (en)
Other versions
TW202127605A (zh
Inventor
蔡宜霖
邱士超
許文松
邱桑茂
陳麒元
許耀邦
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202127605A publication Critical patent/TW202127605A/zh
Application granted granted Critical
Publication of TWI777358B publication Critical patent/TWI777358B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本發明公開一種半導體封裝，包括：基板部件，包括第一表面、與該第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；重分佈層結構，設置在該第一表面上並透過包括焊料凸塊或焊球的第一連接元件電連接至該第一表面；球柵陣列球，安裝在該基板部件的該第二表面上；以及至少一個積體電路晶粒，透過第二連接元件安裝在該重分佈層結構上。

Description

半導體封裝
本發明涉及半導體技術領域，尤其涉及一種半導體封裝。
新興市場一直在推動對更高性能、更高頻寬、更低功耗以及行動應用程式功能的需求。封裝技術比以往任何時候都更具挑戰性和複雜性，這推動了先進的矽節點(silicon node)、更細的凸塊(bump)間距以及更細的線寬line(width)和間隔基板(spacing substrate)的製造能力，以滿足半導體行業不斷增長的需求。
儘管新興市場正在推動高性能行動設備中的先進技術，但是組裝成本仍然是要解決的主要問題。由於基板成本始終是倒裝晶片封裝中的重要因素，因此具有低成本基板的倒裝晶片組裝已成為業界的熱門話題。
用於形成半導體封裝的現有技術方法通常包括以下步驟。首先，將複數個帶芯基板(cored substrate)部件(component)安裝在載體(carrier)上。每個帶芯基板部件具有佈置在其晶片側的複數個銅柱。隨後，將複數個帶芯基板部件包覆成型(over-mold)，並且透過研磨或拋光來暴露複數個銅柱中的每一個的端面。然後，在模塑料的頂面上製造重分佈層(re-distribution layer，RDL)，並透過複數個支柱(pillar)將其電耦合到帶芯基板部件。此後，複數個積體電路(integrated circuit，IC)晶片安裝在RDL上。
上述現有技術具有複數個缺點。例如，為了補償帶芯基板部件的厚度變化，複數個銅柱需要足夠的高度(>150μm)。但是，過高的銅柱可能會減少等待時間(latency)並招致高昂的鍍銅成本。由於需要剪切力，因此限制了銅 柱的直徑尺寸。此外，佈線的設計規則受到複數個銅柱的位置和每個銅柱的尺寸的限制。
有鑑於此，本發明提供一種半導體封裝，以解決上述問題。
根據本發明的第一方面，公開一種半導體封裝，包括：基板部件，包括第一表面、與該第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；重分佈層結構，設置在該第一表面上並透過包括焊料凸塊或焊球的第一連接元件電連接至該第一表面；球柵陣列球，安裝在該基板部件的該第二表面上；以及至少一個積體電路晶粒，透過第二連接元件安裝在該重分佈層結構上。
根據本發明的第二方面，公開一種半導體封裝，包括：基板部件，包括第一表面、與所述第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；密封劑，覆蓋該第二表面和該側壁表面，其中該第一表面與該密封劑的上表面齊平；重分佈層結構，直接分佈在該基板部件的該第一表面上和該密封劑的該上表面上；球柵陣列球，安裝在該基板部件的該第二表面上；以及至少一個積體電路晶粒，透過該複數個連接元件安裝在該重分佈層結構上。
根據本發明的第二方面，公開一種半導體封裝，包括： 基板部件，包括第一表面、與該第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；密封劑，覆蓋該第一表面、該第二表面和該側壁表面；重分佈層結構，設置在該密封劑的上表面上、並透過包括焊料凸塊或焊球的第一連接元件與該第一表面電連接；複數個球柵陣列球，安裝在該基板部件的該第二表面上；和至少一個積體電路晶粒，透過複數個第二連接元件安裝在該重分佈層結構上。
本發明的半導體封裝由於具有基板部件，包括第一表面、與該第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；重分佈層結構，設置在該第一表面上並透過包括焊料凸塊或焊球的第一連接元件電連接至該第一表面；球柵陣列球，安裝在該基板部件的該第二表面上；以及至少一個積體電路晶粒，透過第二連接元件安裝在該重分佈層結構上。由於重分佈層結構是在基板部件的第一表面上以及在密封劑的上表面上製造的，因此無需過高的銅柱或焊球等結構，因此可以避免僅使用銅柱連接晶粒與基板部件所帶來的問題，降低了使用過高銅柱的成本。因此，可以降低封裝的成本，並且可以改善封裝的性能。
10:半導體封裝
100,100a,100b:帶芯基板
101:芯層
101p:鍍通孔
110:焊球
112:連接元件
120:密封劑
120a:上表面
130:重分佈層結構
130S:側壁表面
131:電介質層
132:跡線
134:接合焊盤
300:晶粒
310:連接元件
RBP:焊盤
S1:第一表面
S2:第二表面
SW:側壁表面
BL1,BL2:堆積互連結構
BP2:焊球焊盤
200,400:載體
201,401:基底基板
202,402:柔性膜
501:間隙
120V:通孔
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中：
圖1至圖5是示出根據本發明的一個實施例的具有掩埋(buried)基板部件的半導體封裝的示例性製造方法的示意性截面圖，其中，圖5示出在分離和去除載 體之後單個半導體封裝的截面圖；圖6至圖12是示出根據本發明的另一實施例的具有掩埋基板部件的半導體封裝的示例性製造方法的示意性截面圖，其中，圖12示出在分離和去除載體之後單個半導體封裝的截面圖；圖13至圖17是示出根據本發明又一實施例的具有掩埋基板部件的半導體封裝件的示例性製造方法的示意性截面圖，其中，圖17示出功能晶粒(functional die)放置之後的單個半導體封裝件的截面圖；圖18至圖21是示出根據本發明另一實施例的用於製造具有掩埋基板部件的半導體封裝的示例性方法的示意性截面圖，其中，圖21示出功能晶粒放置之後的單個半導體封裝件的截面圖。
圖22示出了根據本發明又一實施例的半導體封裝的橫截面。
貫穿以下描述和申請專利範圍書使用某些術語，其指代特定部件。如所屬技術領域具有通常知識者將理解的，電子設備製造商可以用不同的名稱來指代部件。本文檔無意區分名稱不同但功能相同的部件。在以下描述和申請專利範圍中，術語“包括”和“包含”以開放式方式使用，因此應解釋為表示“包括但不限於...”。同樣，術語“耦接”旨在表示間接或直接的電連接。因此，如果一個設備耦接到另一設備，則該連接可以是直接電連接，也可以是透過其他設備和連接的間接電連接。如本文所使用的，術語“和/或”包括一個或複數個相關聯的所列項目的任何和所有組合。縮寫“BGA”代表“球柵陣列(ball grid array)”。
積體電路(integrated circuit，IC)晶片的封裝可以包括將IC晶片附接到基板(封裝基板)，該基板尤其在晶片與設備的其他電子部件之間提供機械 支撐和電連接。基材類型包括例如帶芯基材，包括薄芯、厚芯(層壓BT(bismaleimide-triazine resin，雙馬來醯亞胺-三嗪樹脂))或FR-4型纖維板材料)和層壓芯以及無芯基板。例如，帶芯封裝基板可以圍繞中心芯層一層一層地堆積，導電材料層(通常是銅層)被絕緣電介質層隔開，層間連接形成有貫穿孔或微孔(通孔)。
本發明內容涉及一種在基板上的RDL上的晶片(chip on RDL on substrate，CRoS)封裝，其具有整合在基板部件上的細的RDL線/間距(line/space)(例如，L/S
Figure 110100762-A0305-02-0007-25
2/2μm；即佈線的線寬和線之間的間距均小於或等於2μm)。在一些實施例中，基板部件可以是掩埋的、包覆成型的基板部件。本發明可以減少基板部件的層數，從而提高基板部件的生產率，並且可以降低最終封裝的成本。此外，可以在一個封裝中實現與多功能設備、被動部件或記憶體的異構整合，而無需初步封裝過程，例如扇出(fan-out)封裝過程或晶片上晶片(chip-on-wafer，CoW)過程。
請參考圖1至圖5，圖1至圖5為繪示依照本發明一實施例的具有埋入式基板部件的半導體封裝的製造方法的剖面示意圖，其中圖5示出分離和去除載體之後的單個半導體封裝(individual semiconductor package)的示意圖。
如圖1所示，提供一載體200。例如，載體200可包括諸如板狀或晶圓狀的玻璃基板、金屬基板或塑料基板的基底基板201，但不限於此。根據一個實施例，載體200可以包括層壓在基底基板201的上表面上的諸如樹脂膜或粘合膜的柔性膜202。根據一個實施例，例如，柔性膜202可以具有厚度約為200-400μm。
根據一個實施例，複數個帶芯基板部件100分佈在柔性膜202上。為簡單起見，僅示出了兩個帶芯基板部件100a和100b。例如，由於製程變化，帶芯基板部件100a的厚度可以小於帶芯基板部件100b的厚度。每個帶芯基板(或帶芯基板部件或基板部件)100具有：第一表面S1，用於與至少一個晶片或電子設備 電耦合在其上；第二表面S2，用於與諸如印刷電路板或系統板之類的外部電路電耦合；以及在第一表面S1和第二表面S2之間延伸的側壁表面SW。每個帶芯基板100可以包括：芯層101，其由諸如雙馬來醯亞胺-三嗪(BT)樹脂之類的材料構成；以及堆積(build-up)互連結構BL1和BL2，其佈置在芯層的兩個相對表面上101。
根據一個實施例，在帶芯基板100的第一表面S1上設置有複數個焊盤BP1。根據一個實施例，在帶芯基板100的第二表面S2上設置有複數個焊球焊盤BP2。可以將焊球(或BGA球)110分別安裝在焊球焊盤BP2上，以電連接外部電子設備，例如印刷電路板(未示出)。根據一個實施例，每個焊球110的至少一部分下沉並埋入柔性膜202中。
透過控制嵌入在柔性膜202中的焊球110的(嵌入深度)比例，兩個示例性帶芯基板部件100a和100b的第一表面S1可以共面，這樣可以方便在後面的製程中在第一表面S1上形成重分佈層結構等結構，第一表面S1共面後方便重分佈層結構等結構同時在帶芯基板部件100a和100b的第一表面S1上形成，便於製造。根據一個實施例，帶芯基板部件100a與柔性膜202的頂表面之間的間隔高度h1大於帶芯基板部件100a與柔性膜202的頂表面之間的間隔高度h2。
如圖2所示，隨後，透過執行模制製程(molding process)，透過密封劑120將複數個帶芯基板部件100進行包覆(over-molded)。例如，模制過程可以是壓縮模制(compression molding)。在一些實施例中，模制過程可以透過分配(dispensing)來執行，但不限於此。根據一個實施例，密封劑120可以包括工程模塑料(engineered molding compound)，該工程模塑料包括環氧樹脂或樹脂，但不限於此。根據一個實施例，密封劑120可以包圍每個帶芯基板部件100，並且可以填充到每個帶芯基板部件100和載體200之間的間隙501中。因此，密封劑120可以覆蓋第二表面S2和側壁表面SW。
在模制過程完成之後，執行拋光過程或研磨過程以從複數個帶芯基板部件100中的每一個的第一表面S1去除過量的密封劑120，從而露出複數個倒裝晶片焊盤BP1。這時候，複數個帶芯基板部件100中的每個的第一表面S1與密封劑120的上表面120a大致齊平。
如圖3所示，然後在複數個芯基板部件100的每個的暴露的第一表面S1上和密封劑120的上表面120a上直接形成重分佈層(re-distribution layer，RDL)結構130。RDL結構130突出到芯基板部件100的側壁表面SW之外。根據一個實施例，RDL結構130的形成通常可以包括以下步驟：電介質沉積、金屬(例如銅)鍍、光刻、蝕刻、和/或化學機械拋光(chemical mechanical polishing，CMP)等等。RDL結構130可以包括電介質層131、電介質層131中的跡線132、以及用於與積體電路晶片或晶粒連接的重新分佈的焊盤RBP(re-distributed bonding pad)。
介電層131可以包括氧化矽、氮氧化矽、氮化矽和/或低k介電層，但是不限於此。值得注意的是，在RDL結構130與複數個帶芯基板部件100之間沒有形成銅桿或銅柱。因此，可以降低封裝的成本並且可以提高封裝的性能。
在完成RDL結構130之後，至少一個積體電路晶粒安裝在RDL結構130上。例如，如圖4所示，可以透過連接元件310將功能晶片或晶粒300安裝在RDL結構130上。連接元件310例如為金屬凸塊、焊料凸塊、焊料覆蓋的金屬凸塊、微型凸塊、C4凸塊、金屬柱等。例如，對於每個封裝，功能晶粒300可以包括第一晶粒300a和第二晶粒300b。第一晶粒300a可以具有與第二晶粒300b不同的功能，從而實現異質整合。例如，第一晶粒300a可以是系統單晶片(system on a chip，SoC)，第二晶粒300b可以是存儲晶粒，但不限於此。應該理解，也可以採用各種功能晶粒，例如被動部件、天線部件等。
根據一個實施例，在放置功能晶片或晶粒300之前，可以執行針對RDL結構130的電路測試。如果特定封裝的RDL結構130沒有透過測試，則可以將 虛擬晶粒代替功能晶粒安裝在沒有透過測試的RDL結構上。
隨後，如圖5所示，可以執行去載體製程以分離載體200，並且可以執行切割製程或切割製程以單個化單個半導體封裝。
根據一個實施例，如圖5所示，半導體封裝件10可以是多晶粒封裝件，並且包括具有芯層(core layer)101的帶芯基板部件100，芯層101由諸如雙馬來醯亞胺-三嗪樹脂等材料製成，並且堆積互連結構BL1和BL2分別形成在芯層101的兩個相對表面上。可以在芯層101中設置複數個鍍通孔(plated through hole，PTH)101p，以將堆積互連結構BL1與堆積互連結構BL2電連接。例如，在一些實施例中，帶芯基板部件100可以是2層、4層或6層基板，但不限於此。
帶芯基板部件100(基板部件100)由密封劑120包圍。帶芯基板部件100具有用於在其上安裝至少一個晶片或電子器件的第一表面S1，用於與諸如印刷電路板或系統板的外部電路電耦合的第二表面S2，以及在第一表面S1和第二表面S2之間延伸的側壁表面SW。焊球110分別安裝在第二表面S2上的焊球焊盤BP2上。根據一個實施例，側壁表面SW由密封劑120覆蓋。根據一個實施例，第二表面S2至少部分地由密封劑120覆蓋。根據一個實施例，密封劑120與每個焊球110上部分直接接觸。這是因為在之前的製程中，透過調整使得每個基板部件100的第一表面S1平齊，所以密封劑會覆蓋到至少一部分的焊球110。
帶芯基板部件100的第一表面S1與密封劑120的上表面120a齊平。RDL結構130形成在帶芯基板部件100的第一表面S1上和密封劑120的上表面120a上。根據一個實施例，RDL結構130包括電介質層131、電介質層131中的跡線132、以及用於與積體電路晶片或晶粒連接的重新分佈的焊盤RBP。介電層131可以包括氧化矽、氮氧化矽、氮化矽和/或低k介電層，但是不限於此。根據一個實施例，RDL結構130可以具有更緊密的RDL間距(即，L/S
Figure 110100762-A0305-02-0010-26
2/2μm)。
值得注意的是，由於RDL結構130是直接在基板部件100的第一表面S1 上以及在密封劑的上表面120a上製造的，因此在RDL結構130與帶芯基板部件100之間沒有形成銅桿或銅柱。因此，可以降低封裝的成本，並且可以改善封裝的性能。具體來說，在先前的製程中，通常是將RDL結構形成晶粒300的那一側上(晶粒在RDL結構上)，然後透過設置在RDL結構另一層的焊球等結構連接到基板部件上(其中RDL結構通常是通過晶粒上的焊盤與晶粒電連接)。在本發明的製程是將RDL結構130形成在基板部件100的一側，這樣晶粒300那一層無需形成與晶粒300連接的RDL結構等結構，而是可以直接的透過連接元件等安裝在RDL結構130上。這樣在安裝晶粒300時更加靈活，並且晶粒300無需複雜的製程，而在基板部件100上的製程成本相對更低，因此降低了製造成本。本發明的上述製程也無需過高的銅柱或焊球等結構，因此可以避免僅使用銅柱連接晶粒與基板部件所帶來的問題，降低了使用過高銅柱的成本。此外由於是在基板部件上形成RDL結構(而不是在矽基的晶粒等上形成RDL結構)，因此RDL結構130可以具有更緊密的RDL間距，也即形成的RDL結構130的線寬更小，間距更小，因此可以佈線更加靈活，佈線尺寸更小。並且本發明中可以將不同厚度的基板部件在同一個製程步驟中形成RDL結構等結構，這樣就更加方便了大規模的生產製造，提高了生產效率，降低製造成本。此外，由於本發明的上述製程，本發明的上述結構使得晶粒300透過連接元件310直接連接到RDL結構130，RDL結構130可以直接或間接的連接到基板部件100上，從而將晶粒300電連接到基板部件100。在圖5的實施例中，密封劑120圍繞基板部件100，並且密封劑120上表面120a與RDL結構130的下表面和基板部件100的第一表面S1平齊。
根據一個實施例，半導體封裝10還包括透過連接元件310安裝在RDL結構130上的第一晶粒300a和第二晶粒300b，連接元件310可以包括金屬凸塊、焊料凸塊、焊料覆蓋的金屬凸塊、微型凸點、C4凸點、金屬柱等。根據一個實施例，第一晶粒300a可以具有與第二晶粒300b不同的功能，以便實現異質整合。例 如，第一晶粒300a可以是系統單晶粒(SoC)，第二晶粒300b可以是存儲晶粒，但不限於此。應該理解，也可以採用各種功能晶粒，例如被動部件、天線部件等。
請參考圖6至圖12，圖6至圖12為繪示依照本發明另一實施例的具有埋入式基板部件的半導體封裝的示範性“(RDL優先RDL-first)”方法的剖面示意圖，其中相似層，區域或元件由相同的數字或標籤表示。圖12示出了單個化(切割或分割)和去除載體之後的單個半導體封裝的橫截面。
如圖6所示，同樣提供了載體200。例如，載體200可包括平板形式或晶片形式的基底基板201，諸如玻璃基板、金屬基板或塑料基板，但不限於此。根據一個實施例，載體200可以包括層壓在基底基板201的上表面上的柔性膜202，例如樹脂膜、離型膜或粘合膜。
然後，在柔性膜202上形成RDL結構130。根據一個實施例，RDL結構130的形成通常可以包括電介質沉積、金屬(例如銅)鍍、光刻、蝕刻和/或CMP的步驟。RDL結構130可以包括電介質層131、電介質層131中的跡線132、在RDL結構130的上表面處的用於與基板部件連接的接合焊盤134以及在RDL結構130下表面的用於與積體電路晶片或晶粒連接的重新分佈的接合焊盤RBP。根據一個實施例，電介質層131可以包括氧化矽、氮氧化矽、氮化矽和/或低k電介質層，但不限於此。
如圖7所示，在RDL結構130上分佈有複數個帶芯基板部件(或複數個基板部件)100。為簡單起見，僅示出了兩個帶芯基板部件100a和100b。例如，由於製程變化，帶芯基板部件100a的厚度可以小於帶芯基板部件100b的厚度。每個帶芯基板100具有：第一表面S1，用於與至少一個晶片或電子設備電耦合在其上；第二表面S2，用於與諸如印刷電路板或系統板之類的外部電路電耦合；以及在第一表面S1和第二表面S2之間延伸的側壁表面SW。每個帶芯基板100可以包 括：芯層101，其由諸如雙馬來醯亞胺-三嗪(BT)樹脂之類的材料構成；以及堆積互連結構BL1和BL2，其佈置在芯層的兩個相對表面上101。
根據一個實施例，帶芯基板部件100a和帶芯基板部件100b透過諸如焊料凸塊或焊球的複數個連接元件112安裝到RDL結構130。根據一個實施例，帶芯基板部件100a的第二表面S2可以不與帶芯基板部件100b的第二表面S2齊平。根據一個實施例，在帶芯基板100的第一表面S1上設置複數個焊盤BP1。根據一個實施例，在帶芯基板100的第二表面S2上設置複數個焊球焊盤BP2。
隨後，透過執行模制製程，透過密封劑120將模制帶芯的基板部件100a和100b進行模制。例如，模制過程(或製程)可以是壓縮模制。在一些實施例中，模制過程可以透過分配來執行，但不限於此。根據一個實施例，密封劑120可以包括模塑料，該模塑料包括環氧樹脂或樹脂，但不限於此。根據一個實施例，密封劑120可以圍繞每個帶芯基板部件100，並且可以填充到每個帶芯基板部件100和載體200之間的間隙中。根據一個實施例，面向上的第二表面S2也由密封劑120覆蓋。
如圖8所示，在密封劑120中形成通孔120v，以分別暴露在帶芯基板100的第二表面S2上的焊球焊盤BP2。根據一個實施例，通孔120v可以透過鐳射鑽孔製程形成，但是不限於此。
如圖9所示，隨後，可將複數個焊球110分別設置在通孔120v內的焊球焊盤BP2上，以電連接諸如印刷電路板(未示出)之類的外部電子裝置。
如圖10所示，另一載體400附接到密封劑120的上表面120a。根據一個實施例，載體400可以包括諸如玻璃基板、金屬基板或塑料基板之類的平板形式或晶片形式的基底基板401，但不限於此。根據一個實施例，載體200可以包括層壓在基底基板401的上表面上的柔性膜402，例如樹脂膜或粘合膜。
根據一個實施例，焊球110可以至少部分地掩埋在柔性膜202中。隨 後，可以執行剝離製程以從RDL結構130的下表面去除載體200。這時候，揭示了用於與積體電路晶片或晶粒連接的重新分佈的焊盤RBP。
如圖11所示，將其上安裝有部件的托架400翻轉180度。隨後，將功能晶片或晶粒300透過諸如金屬凸塊、焊料凸塊、焊料覆蓋的金屬凸塊、微凸塊、C4凸塊、金屬柱等的連接元件310安裝在RDL結構130上。例如，對於每個封裝，功能晶粒300可以包括第一晶粒300a和第二晶粒300b。第一晶粒300a可以具有與第二晶粒300b不同的功能，從而實現異質整合。例如，第一晶粒300a可以是系統單晶粒(SoC)，第二晶粒300b可以是存儲晶粒，但不限於此。應該理解，也可以採用各種功能晶粒，例如被動部件、天線部件等。
根據一個實施例，在放置功能晶片或晶粒300之前，可以執行針對RDL結構130的電路測試。如果特定封裝的RDL結構130沒有透過測試，則可以將虛擬晶粒代替功能晶粒安裝在沒有透過測試的RDL結構上。
隨後，可以執行去載體製程以分離載體400，並且可以執行切割或分割製程以單個化單個半導體封裝，如圖12所示。
根據一個實施例，如圖12所示，半導體封裝20可以是多晶粒封裝，並且包括具芯層101的芯基板部件100，芯層101由諸如雙馬來醯亞胺-三嗪樹脂等材料構成。並且，堆積互連結構BL1和BL2分別設置在芯層101的兩個相對表面上。同樣，可以在芯層101中設置複數個鍍通孔(plated through hole，PTH)101p。例如，在一些實施例中，帶芯基板部件100可以是2層、4層或6層基板。
帶芯基板部件100由密封劑120包圍。帶芯基板部件100具有用於在其上安裝至少一個晶片或電子器件的第一表面S1，用於與諸如印刷電路板的外部電路或系統板電耦合的第二表面S2，以及在第一表面S1和第二表面S2之間延伸的側壁表面SW。焊球110分別安裝在第二表面S2上的焊球焊盤BP2上。根據一個實施例，側壁表面SW由密封劑120覆蓋。根據一個實施例，第二表面S2至少部分 地由密封劑120覆蓋。根據一個實施例，密封劑120與每個焊球110的上部分直接接觸。
根據一個實施例，第一表面S1至少部分地由密封劑120覆蓋。因此，帶芯基板部件100的第一表面S1不與密封劑120的上表面120a齊平。連接元件112分別設置在焊盤BP1上以進一步連接。連接元件112由密封劑120包圍。本實施例中在RDL結構130與基板部件100之間具有連接元件112連接，可以更加靈活的控制封裝的高度，並且RDL結構130與基板部件100之間的連接更加可靠，連接元件112的高度可以較小，以使封裝結構更加緊湊。本實施例中密封劑120圍繞基板部件100，並且密封劑120上表面120a與RDL結構130的下表面平齊，但是密封劑120上表面120a高於基板部件100的第一表面S1。
RDL結構130形成在密封劑120的上表面120a上。根據一個實施例，RDL結構130包括電介質層131，在電介質層131中的跡線132，以及用於與整合連接的重新分佈的焊盤RBP。電路晶片或晶片。介電層131可以包括氧化矽，氮氧化矽，氮化矽和/或低k介電層，但是不限於此。根據一個實施例，RDL結構130可以具有更緊密的RDL間距(即，L/S
Figure 110100762-A0305-02-0015-27
2/2μm)。
值得注意的是，在RDL結構130與芯基板部件100之間沒有形成銅桿或銅柱。因此，可以降低封裝的成本，並且可以提高封裝的性能。此外，由於RDL結構130首先形成在載體200上，所以可以提高封裝的生產率。
根據一個實施例，半導體封裝10還包括透過連接元件310安裝在RDL結構130上的第一晶粒300a和第二晶粒300b。連接元件310可以包括金屬凸塊、焊料凸塊、焊料覆蓋的金屬凸塊、微型凸點、C4凸點、金屬柱等。根據一個實施例，第一晶粒300a可以具有與第二晶粒300b不同的功能，以便實現異質整合。例如，第一晶粒300a可以是SoC，第二晶粒300b可以是存儲晶粒，但是不限於此。應該理解，也可以採用各種功能晶粒，例如被動部件、天線部件等。
請參照圖13至圖17，圖13至圖17為繪示依照本發明另一實施例的具有埋入式基板部件的半導體封裝的示範性“RDL優先(RDL-first)”方法的剖面示意圖。相似的層，區域或元件由相同的數字或標籤表示。圖17示出了功能晶粒放置之後的單個半導體封裝的橫截面。
如圖13所示，同樣提供了載體200。例如，載體200可包括平板形式或晶片形式的基底基板201，諸如玻璃基板、金屬基板或塑料基板，但不限於此。根據一個實施例，載體200可以包括層壓在基底基板201的上表面上的柔性膜202，例如樹脂膜、離型膜或粘合膜。
然後，在柔性膜202上形成RDL結構130。根據一個實施例，RDL結構130的形成通常可以包括電介質沉積、金屬(例如銅)鍍、光刻、蝕刻和/或CMP的步驟。RDL結構130可以包括電介質層131、電介質層131中的跡線132、在RDL結構130的上表面處的用於與基板部件連接的接合焊盤134以及在RDL結構130的下表面用於與積體電路晶片或晶粒連接的重新分佈的接合焊盤RBP。根據一個實施例，電介質層131可以包括氧化矽、氮氧化矽、氮化矽和/或低k電介質層，但不限於此。根據一個實施例，RDL結構130可以具有更緊密的RDL間距(即，L/S
Figure 110100762-A0305-02-0016-28
2/2μm)。
如圖14所示，在RDL結構130上分佈有複數個帶芯基板部件(或BGA基板部件)100。為簡單起見，僅示出了兩個帶芯基板部件100a和100b。例如，由於製程變化，帶芯基板部件100a的厚度可以小於帶芯基板部件100b的厚度。每個帶芯基板100具有用於在其上與至少一個晶片或電子設備電耦合的第一表面S1和用於與諸如印刷電路板或系統板之類的外部電路電耦合的第二表面S2。每個帶芯基板100可以包括：芯層101，其由諸如雙馬來醯亞胺-三嗪樹脂等的材料構成；以及堆積互連結構BL1和BL2，其分別設置在芯層101的兩個相對的表面上。
根據一個實施例，帶芯基板部件100a和帶芯基板部件100b透過諸如焊 料凸塊或焊球的複數個連接元件112安裝到RDL結構130。根據一個實施例，帶芯基板部件100a的第二表面S2可以不與帶芯基板部件100b的第二表面S2齊平。根據一個實施例，在帶芯基板100的第一表面S1上設置複數個焊盤BP1。根據一個實施例，在帶芯基板100的第二表面S2上設置複數個焊球焊盤BP2。焊料球(或BGA球)110分別設置在焊料球結合墊BP2上。
如圖15中所示，隨後，透過執行模制製程，透過密封劑120將帶芯基板部件100a和100b過模制。例如，模制過程可以是壓縮模制。在一些實施例中，模制過程可以透過分配來執行，但不限於此。根據一個實施例，密封劑120可以包括模塑料，該模塑料包括環氧樹脂或樹脂，但不限於此。根據一個實施例，密封劑120可以圍繞每個帶芯基板部件100，並且可以填充到每個帶芯基板部件100和載體200之間的間隙中。根據一個實施例，面向上的第二表面S2也由密封劑120覆蓋，並且每個焊球110至少部分地露出。
如圖16所示，可以執行去載體製程以分離載體200，並且可以執行切割或分割製程以單個化封裝30'。
如圖17所示，隨後，透過諸如金屬凸塊、焊料凸塊、焊料覆蓋的金屬凸塊、微凸塊、C4凸塊、金屬柱或金屬之類的連接元件310將功能晶片或晶粒300安裝在RDL結構130上。功能晶粒300可以例如對於每個封裝包括第一晶粒300a和第二晶粒300b。第一晶粒300a可以具有與第二晶粒300b不同的功能，從而實現異質整合。例如，第一晶粒300a可以是SoC，第二晶粒300b可以是存儲晶粒，但是不限於此。應該理解，也可以採用各種功能晶粒，例如被動部件、天線部件等。
根據一個實施例，在放置功能晶片或晶粒300之前，可以執行針對RDL結構130的電路測試。如果特定封裝的RDL結構130沒有透過測試，則可以將虛擬晶粒代替功能晶粒安裝在沒有透過測試的RDL結構上。
請參考圖18至圖21，圖18至圖21為繪示依照本發明另一實施例的具有埋入式基板部件的半導體封裝的示範性“RDL優先(RDL-first)”方法的剖面示意圖。相似的層、區域或元件由相同的數字或標籤表示。圖21示出了功能晶粒放置之後的單個半導體封裝的橫截面。
如圖18所示，同樣，提供了載體200。例如，載體200可包括平板形式或晶片形式的基底基板201，諸如玻璃基板、金屬基板或塑料基板，但不限於此。根據一個實施例，載體200可以包括層壓在基底基板201的上表面上的柔性膜202，例如樹脂膜、離型膜或粘合膜。
然後，在柔性膜202上形成RDL結構130。根據一個實施例，RDL結構130的形成通常可以包括電介質沉積、金屬(例如銅)電鍍、微影、蝕刻和/或CMP的步驟。RDL結構130可以包括電介質層131、電介質層131中的跡線132、在RDL結構130的上表面(或基板側表面)處的用於與基板部件連接的接合焊盤134、以及在RDL結構130的下表面(或晶片側表面)處用於與積體電路晶片或晶粒連接的重新分佈的接合焊盤RBP。根據一個實施例，電介質層131可以包括氧化矽、氮氧化矽、氮化矽和/或低k電介質層，但不限於此。根據一個實施例，RDL結構130可以具有更緊密的RDL間距(即，L/S
Figure 110100762-A0305-02-0018-29
2/2μm)。
如圖19所示，在RDL結構130上分佈有複數個帶芯基板部件(或BGA基板部件)100。為簡單起見，僅示出了兩個帶芯基板部件100a和100b。例如，由於製程變化，帶芯基板部件100a的厚度可以小於帶芯基板部件100b的厚度。每個帶芯基板100具有用於在其上與至少一個晶片或電子設備電耦合的第一表面S1和用於與諸如印刷電路板或系統板之類的外部電路電耦合的第二表面S2。每個帶芯基板100可以包括：芯層101，其由諸如雙馬來醯亞胺-三嗪樹脂等的材料構成；以及堆積互連結構BL1和BL2，其分別設置在芯層101的兩個相對的表面上。
根據一個實施例，帶芯基板部件100a和帶芯基板部件100b透過諸如焊 料凸塊或焊球的複數個連接元件112安裝到RDL結構130。根據一個實施例，帶芯基板部件100a的第二表面S2可以不與帶芯基板部件100b的第二表面S2齊平。根據一個實施例，在帶芯基板100的第一表面S1上設置複數個焊盤BP1。根據一個實施例，在帶芯基板100的第二表面S2上設置複數個焊球焊盤BP2。焊料球(或BGA球)110分別設置在焊料球結合墊BP2上。
根據一個實施例，在RDL結構130和芯基板部件100之間設置間隙501。根據一個實施例，可選地，第一表面S1和RDL結構130之間的間隙501可以填充有底部填充劑114，連接元件112由底部填充物114圍繞。間隙501可以具有小於100μm的支座高度h3。在一些實施例中，支座高度h3可以小於80μm。根據一個實施例，底部填充物114可以包括不導電膏或不導電膜(非導電膏或非導電膜)，但不限於此。
如圖20所示，可以執行去載體製程以分離載體200，並且可以執行切割或分割製程以單個包裝40'。根據一個實施例，RDL結構的側壁表面130s沿著垂直方向D1與芯基板部件100的側壁表面SW對準或齊平。
如圖21所示，隨後，至少一個積體電路晶片或晶粒(例如功能晶片或晶粒300)透過連接元件310安裝在RDL結構130上，從而形成半導體封裝40，連接元件310例如包括金屬凸塊、焊料凸塊、焊料封蓋的金屬凸塊、微型凸塊、C4凸塊、金屬柱等。功能晶粒300可以例如對於每個封裝包括第一晶粒300a和第二晶粒300b。第一晶粒300a可以具有與第二晶粒300b不同的功能，從而實現異質整合。例如，第一晶粒300a可以是SoC，第二晶粒300b可以是存儲晶粒，但是不限於此。應該理解，也可以採用各種功能晶粒，例如被動部件，天線部件等。
根據一個實施例，在放置功能晶片或晶粒300之前，可以執行針對RDL結構130的電路測試。如果特定封裝的RDL結構130沒有透過測試，則可以將虛擬晶粒代替功能晶粒安裝在沒有透過測試的RDL結構上。
在該實施例中，省略了模制過程。即，帶芯基板部件100的第一表面S1、第二表面S2和側壁表面SW未被密封劑覆蓋。因此，沒有包覆成型製程，可以改善半導體封裝40的翹曲問題。
圖22是示出根據本發明又一實施例的不具有底部填充的半導體封裝的截面圖，其中，相同的層，區域或元件由相同的數字或標籤表示。如圖22所示，半導體封裝件41類似於圖40所示的半導體封裝件40。半導體封裝件41與半導體封裝件40之間的區別在於，半導體封裝件41在RDL結構130和芯基板部件100之間不包括底部填充物。即，RDL結構130和芯基板部件100之間的間隙501未填充有底部填充物，並且連接元件112至少部分地暴露。間隙501的支座高度h3小於100μm。在一些實施例中，支座高度h3小於80μm。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:半導體封裝
100:帶芯基板
101:芯層
101p:鍍通孔
110:焊球
120:密封劑
120a:上表面
130:重分佈層結構
131:電介質層
132:跡線
300:晶粒
310:連接元件
RBP:焊盤
S1:第一表面
S2:第二表面
SW:側壁表面
BL1,BL2:堆積互連結構
BP2:焊球焊盤

Claims (11)

  1. 一種半導體封裝，包括：基板部件，包括第一表面、與所述第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；密封劑，覆蓋該第二表面和該側壁表面，其中該第一表面與該密封劑的上表面齊平；重分佈層結構，直接分佈在該基板部件的該第一表面上和該密封劑的該上表面上；球柵陣列球，安裝在該基板部件的該第二表面上；以及至少一個積體電路晶粒，透過該複數個連接元件安裝在該重分佈層結構上。
  2. 如請求項1之半導體封裝，其中，該密封劑與每個該球柵陣列球的上部分直接接觸。
  3. 如請求項1之半導體封裝，其中，該重分佈層結構包括電介質層、在該電介質層中的跡線、在該重分佈層結構的基板側表面處的用於與該基板部件連接的接合焊盤、以及佈置在該重分佈層結構的晶片側表面處用於與該至少一個積體電路晶粒連接的重新分佈的接合焊盤。
  4. 如請求項1之半導體封裝，其中，該重分佈層結構具有線/間隔
    Figure 110100762-A0305-02-0022-30
    2/2μm的重分佈層間距。
  5. 一種半導體封裝，包括：基板部件，包括第一表面、與該第一表面相對的第二表面以及在該第一表面和該第二表面之間延伸的側壁表面；密封劑，覆蓋該第一表面、該第二表面和該側壁表面；重分佈層結構，設置在該密封劑的上表面上，並透過第一連接元件與該第一表面電連接； 球柵陣列球，安裝在該基板部件的該第二表面上；和至少一個積體電路晶粒，透過第二連接元件安裝在該重分佈層結構上。
  6. 如請求項5之半導體封裝，其中，該第一表面不與該密封劑的上表面齊平。
  7. 如請求項5之半導體封裝，其中在該重分佈層結構和該基板部件之間設置有間隙。
  8. 如請求項7之半導體封裝，其中，該間隙具有小於100μm的支座高度。
  9. 如請求項5之半導體封裝，其中，該重分佈層結構包括電介質層、在該電介質層中的跡線、在該重分佈層結構的基板側表面處的用於與該基板部件連接的接合焊盤、以及佈置在該重分佈層結構的晶片側表面處用於與該至少一個積體電路晶粒連接的重新分佈的接合焊盤。
  10. 如請求項9之半導體封裝，其中，該第一連接元件分別直接連接至該基板側表面處的該接合焊盤。
  11. 如請求項5之半導體封裝，其中，該重分佈層結構具有線/間隔
    Figure 110100762-A0305-02-0023-31
    2/2μm的重分佈層間距。
TW110100762A 2020-01-10 2021-01-08 半導體封裝 TWI777358B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062959336P 2020-01-10 2020-01-10
US62/959,336 2020-01-10
US17/111,456 2020-12-03
US17/111,456 US20210217707A1 (en) 2020-01-10 2020-12-03 Semiconductor package having re-distribution layer structure on substrate component

Publications (2)

Publication Number Publication Date
TW202127605A TW202127605A (zh) 2021-07-16
TWI777358B true TWI777358B (zh) 2022-09-11

Family

ID=73838879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100762A TWI777358B (zh) 2020-01-10 2021-01-08 半導體封裝

Country Status (4)

Country Link
US (1) US20210217707A1 (zh)
EP (1) EP3848962A3 (zh)
CN (1) CN113161333A (zh)
TW (1) TWI777358B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410933B2 (en) * 2020-10-06 2022-08-09 Unimicron Technology Corp. Package structure and manufacturing method thereof
US11810847B2 (en) * 2021-06-24 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN115023031A (zh) * 2022-08-08 2022-09-06 盛合晶微半导体(江阴)有限公司 一种高密度集成基板结构和制造方法
CN118215213A (zh) * 2022-12-16 2024-06-18 庆鼎精密电子（淮安）有限公司 具有导通柱的封装基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201246408A (en) * 2010-12-10 2012-11-16 Stats Chippac Ltd Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US20160005726A1 (en) * 2013-10-04 2016-01-07 Mediatek Inc. System-in-package
US20160358865A1 (en) * 2015-06-03 2016-12-08 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20170062383A1 (en) * 2015-08-31 2017-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structures and Methods of Making the Same
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
TW201727772A (zh) * 2015-10-29 2017-08-01 先科公司 使用具有微柱的半導體晶粒來形成直接晶片接合平面柵格陣列封裝之半導體裝置及方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495300B2 (ja) * 1999-12-10 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
EP1205973A1 (en) * 2000-11-10 2002-05-15 United Test Center Inc. Low-profile semiconductor device and method for manufacturing the same
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
KR101904926B1 (ko) * 2012-05-04 2018-10-08 에스케이하이닉스 주식회사 반도체 패키지
US20140339706A1 (en) * 2013-05-17 2014-11-20 Nvidia Corporation Integrated circuit package with an interposer formed from a reusable carrier substrate
TWI508157B (zh) * 2013-07-24 2015-11-11 矽品精密工業股份有限公司 半導體結構及其製法
KR20150091932A (ko) * 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9786586B1 (en) * 2016-08-21 2017-10-10 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US10276525B2 (en) * 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
CN108879114A (zh) * 2017-05-16 2018-11-23 华为技术有限公司 集成天线封装结构和终端
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10854552B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11171090B2 (en) * 2018-08-30 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
US11088059B2 (en) * 2019-06-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, RDL structure comprising redistribution layer having ground plates and signal lines and method of forming the same
US11282778B2 (en) * 2019-12-04 2022-03-22 Advanced Semiconductor Engineering, Inc. Interposer between a conductive substrate and plurality of semiconductor components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201246408A (en) * 2010-12-10 2012-11-16 Stats Chippac Ltd Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
US20160005726A1 (en) * 2013-10-04 2016-01-07 Mediatek Inc. System-in-package
US20160358865A1 (en) * 2015-06-03 2016-12-08 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20170062383A1 (en) * 2015-08-31 2017-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structures and Methods of Making the Same
TW201727772A (zh) * 2015-10-29 2017-08-01 先科公司 使用具有微柱的半導體晶粒來形成直接晶片接合平面柵格陣列封裝之半導體裝置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lau, J. H. (May 17, 2019). "Recent Advances and Trends in Fan-Out Wafer/Panel-Level Packaging." ASME. J. Electron. Packag. December 2019; 141(4): 040801. *

Also Published As

Publication number Publication date
EP3848962A2 (en) 2021-07-14
EP3848962A3 (en) 2021-08-25
CN113161333A (zh) 2021-07-23
US20210217707A1 (en) 2021-07-15
TW202127605A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
TWI832448B (zh) 半導體裝置及其製造方法
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
TWI777358B (zh) 半導體封裝
US8889484B2 (en) Apparatus and method for a component package
TWI695438B (zh) 半導體裝置及其形成方法
TWI697085B (zh) 半導體元件及其形成方法
TWI596679B (zh) 重新分布之積體電路封裝堆疊系統及其製造方法
KR20190003403A (ko) 반도체 패키지 및 방법
TWI749088B (zh) 半導體裝置的製造方法
JP2008211207A (ja) マルチチップを有する半導体素子パッケージおよびその方法
CN111952274A (zh) 电子封装件及其制法
TW200845343A (en) Semiconductor device package having multi-chips with side-by-side configuration and the method of the same
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
TWI585906B (zh) 超薄封裝上封裝ＰｏＰ之封裝
TW201737452A (zh) 系統級封裝及用於製造系統級封裝的方法
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
CN107403785B (zh) 电子封装件及其制法
US12027484B2 (en) Electronic package and carrier thereof and method for manufacturing the same
TWI779917B (zh) 半導體封裝及其製作方法
TWI807363B (zh) 半導體封裝件之製法
US20230377905A1 (en) Dummy through vias for Integrated Circuit Packages and Methods of Forming the Same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent