JP3495300B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3495300B2 JP3495300B2 JP35176199A JP35176199A JP3495300B2 JP 3495300 B2 JP3495300 B2 JP 3495300B2 JP 35176199 A JP35176199 A JP 35176199A JP 35176199 A JP35176199 A JP 35176199A JP 3495300 B2 JP3495300 B2 JP 3495300B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- resin layer
- conductive member
- land portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、熱膨張率差に起因する金属バンプの
損傷等を回避する構造の半導体装置の製造方法に関す
る。
方法に関し、特に、熱膨張率差に起因する金属バンプの
損傷等を回避する構造の半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年の半導体装置では、搭載する半導体
チップの高集積化によって装置の小型化や薄型化が実現
され、電子機器の更なる高性能化や高速化が図られてい
る。また、半導体装置に搭載する電子機器の高性能化、
小型軽量化及び高速化の要請に応えるため新形態のパッ
ケージが開発されている。例えば、高密度実装が可能な
ＦＣＢＧＡ（flip chip ball grid array）方式による
パッケージも出現している。
チップの高集積化によって装置の小型化や薄型化が実現
され、電子機器の更なる高性能化や高速化が図られてい
る。また、半導体装置に搭載する電子機器の高性能化、
小型軽量化及び高速化の要請に応えるため新形態のパッ
ケージが開発されている。例えば、高密度実装が可能な
ＦＣＢＧＡ（flip chip ball grid array）方式による
パッケージも出現している。
【０００３】図９は、ＦＣＢＧＡ方式による半導体装置
を示す側面図であり、（ａ）は半導体チップを、（ｂ）
は半導体チップの実装状態を夫々示す。半導体チップ４
０は、周辺部又は活性領域上に所定配列の複数の電極パ
ッドを有し、各電極パッド上には金属バンプ４１が搭載
される（図９（ａ））。この半導体チップ４０は、最終
ユーザ側で、バンプ配列パターンと同じパターンの電極
を有する多層配線基板（実装基板）４２に実装される
（図９（ｂ））。
を示す側面図であり、（ａ）は半導体チップを、（ｂ）
は半導体チップの実装状態を夫々示す。半導体チップ４
０は、周辺部又は活性領域上に所定配列の複数の電極パ
ッドを有し、各電極パッド上には金属バンプ４１が搭載
される（図９（ａ））。この半導体チップ４０は、最終
ユーザ側で、バンプ配列パターンと同じパターンの電極
を有する多層配線基板（実装基板）４２に実装される
（図９（ｂ））。
【０００４】一般に、金属バンプ４１がはんだボールで
構成される場合には、はんだボールは、所定温度下でリ
フローされて多層配線基板４２に固着される。この際
に、半導体チップ４０と多層配線基板４２との熱膨張係
数の違いによって応力歪みが発生し、実装信頼性が損な
われるという問題がある。この問題の解決のため、以下
のような対策がとられている。
構成される場合には、はんだボールは、所定温度下でリ
フローされて多層配線基板４２に固着される。この際
に、半導体チップ４０と多層配線基板４２との熱膨張係
数の違いによって応力歪みが発生し、実装信頼性が損な
われるという問題がある。この問題の解決のため、以下
のような対策がとられている。
【０００５】例えば、材料としては高価な窒化アルミニ
ウム（ＡｌＮ）、ムライド、ガラセラ等のセラミック系
の材料を多層配線基板４２に用い、半導体チップ４０を
主に構成するシリコンの線膨張係数に多層配線基板４２
の線膨張係数を近づける。これによって、線膨張係数の
ミスマッチを最小限にして実装信頼性を高めるというも
のである。しかし、この対策は、実装信頼性の向上とい
う観点では効果があるものの、多層配線基板４２の材料
が高価になるので、スーパーコンピュータや大型コンピ
ュータ等の高価な装置への適用用途に限定されることに
なる。
ウム（ＡｌＮ）、ムライド、ガラセラ等のセラミック系
の材料を多層配線基板４２に用い、半導体チップ４０を
主に構成するシリコンの線膨張係数に多層配線基板４２
の線膨張係数を近づける。これによって、線膨張係数の
ミスマッチを最小限にして実装信頼性を高めるというも
のである。しかし、この対策は、実装信頼性の向上とい
う観点では効果があるものの、多層配線基板４２の材料
が高価になるので、スーパーコンピュータや大型コンピ
ュータ等の高価な装置への適用用途に限定されることに
なる。
【０００６】そこで、比較的廉価で線膨張係数が大きい
有機系材料を用いた多層配線基板を実装に用い、多層配
線基板と半導体チップとの間にアンダーフィル樹脂を挿
入し、バンプ接続部に働くせん断応力を分散させること
で応力歪みを軽減し、実装信頼性を向上させる技術が開
発されている。
有機系材料を用いた多層配線基板を実装に用い、多層配
線基板と半導体チップとの間にアンダーフィル樹脂を挿
入し、バンプ接続部に働くせん断応力を分散させること
で応力歪みを軽減し、実装信頼性を向上させる技術が開
発されている。
【０００７】
【発明が解決しようとする課題】しかし、上記有機系材
料を用いる技術では、廉価な多層配線基板を使用できる
が、アンダーフィル樹脂内にボイドが存在する場合、或
いは、アンダーフィル樹脂と半導体チップとの界面やア
ンダーフィル樹脂と多層配線基板との界面の接着性が悪
い場合には、リフロー工程で界面剥離現象を誘発し、製
品が不良化するという問題が生じ易い。
料を用いる技術では、廉価な多層配線基板を使用できる
が、アンダーフィル樹脂内にボイドが存在する場合、或
いは、アンダーフィル樹脂と半導体チップとの界面やア
ンダーフィル樹脂と多層配線基板との界面の接着性が悪
い場合には、リフロー工程で界面剥離現象を誘発し、製
品が不良化するという問題が生じ易い。
【０００８】ＦＣＢＧＡ方式のパッケージは、高性能の
大規模半導体集積回路（ＬＳＩ）に使用されることが一
般的であり、製品自体が高価である。そこで、半導体チ
ップ実装後の電気選別工程で、半導体チップ以外の部分
に不良が検出された場合には、半導体チップを多層配線
基板から取り外して再使用する。この取外し処理では、
（図９（ｃ））に示すように、裏面を吸着加熱ツール４
３で吸着した良品の半導体チップ４０を加熱して、バン
プ接合部を溶融させながら引き上げ、多層配線基板４２
から取り外す工程が必要である。
大規模半導体集積回路（ＬＳＩ）に使用されることが一
般的であり、製品自体が高価である。そこで、半導体チ
ップ実装後の電気選別工程で、半導体チップ以外の部分
に不良が検出された場合には、半導体チップを多層配線
基板から取り外して再使用する。この取外し処理では、
（図９（ｃ））に示すように、裏面を吸着加熱ツール４
３で吸着した良品の半導体チップ４０を加熱して、バン
プ接合部を溶融させながら引き上げ、多層配線基板４２
から取り外す工程が必要である。
【０００９】通常、上記取外し時には、図９（ｄ）に示
すように、金属バンプ４１にダメージを与えるが、チッ
プ本体部分には損傷は生じない。ここで、半導体チップ
４０と多層配線基板４２との間にアンダーフィル樹脂が
介在する半導体装置の場合には、金属バンプ４１へのダ
メージにとどまらず、多層配線基板４２を含む周辺デバ
イスや、半導体チップの活性領域を保護するパッシベー
ション膜に対してもダメージを与えることになる。この
場合、半導体チップ４０の再生処理は殆ど不可能に近
く、有機系材料から成る廉価な多層配線基板を使用して
も、必ずしも低コストにできるとはいい難かった。
すように、金属バンプ４１にダメージを与えるが、チッ
プ本体部分には損傷は生じない。ここで、半導体チップ
４０と多層配線基板４２との間にアンダーフィル樹脂が
介在する半導体装置の場合には、金属バンプ４１へのダ
メージにとどまらず、多層配線基板４２を含む周辺デバ
イスや、半導体チップの活性領域を保護するパッシベー
ション膜に対してもダメージを与えることになる。この
場合、半導体チップ４０の再生処理は殆ど不可能に近
く、有機系材料から成る廉価な多層配線基板を使用して
も、必ずしも低コストにできるとはいい難かった。
【００１０】 本発明は、上記に鑑み、半導体チップと
多層配線基板（実装基板）との間のアンダーフィル樹脂
を不要としながらも、金属バンプに働く変形応力を緩和
して実装信頼性を向上させると共に、実装基板を含む周
辺デバイス等に対する再生処理時のダメージを回避し、
低コストを実現できる半導体装置の製造方法を提供する
ことを目的とする。
多層配線基板（実装基板）との間のアンダーフィル樹脂
を不要としながらも、金属バンプに働く変形応力を緩和
して実装信頼性を向上させると共に、実装基板を含む周
辺デバイス等に対する再生処理時のダメージを回避し、
低コストを実現できる半導体装置の製造方法を提供する
ことを目的とする。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、 本発明の半導体装置の製造方法は、半導体チップに
形成されたパッシベーション膜から露出する電極パッド
が実装基板の対応する各電極に金属バンプを介して接続
される半導体装置を製造する製造方法であって、金属板
の表面にインナー金属めっきランド部、裏面にアウター
金属めっきランド部を夫々形成し、前記電極パッド上に
形成された第１導電部材を前記インナー金属めっきラン
ド部に接続し、前記半導体チップと金属板との間に第１
絶縁性樹脂を配設し、前記アウター金属めっきランド部
をマスクとして前記金属板を選択的にエッチングし、前
記アウター及びインナー金属めっきランド部の相互間に
第２導電部材を形成し、前記第２導電部材先端の前記ア
ウター金属めっきランド部上に前記金属バンプを搭載す
ることを特徴とする。
に、 本発明の半導体装置の製造方法は、半導体チップに
形成されたパッシベーション膜から露出する電極パッド
が実装基板の対応する各電極に金属バンプを介して接続
される半導体装置を製造する製造方法であって、金属板
の表面にインナー金属めっきランド部、裏面にアウター
金属めっきランド部を夫々形成し、前記電極パッド上に
形成された第１導電部材を前記インナー金属めっきラン
ド部に接続し、前記半導体チップと金属板との間に第１
絶縁性樹脂を配設し、前記アウター金属めっきランド部
をマスクとして前記金属板を選択的にエッチングし、前
記アウター及びインナー金属めっきランド部の相互間に
第２導電部材を形成し、前記第２導電部材先端の前記ア
ウター金属めっきランド部上に前記金属バンプを搭載す
ることを特徴とする。
【００２０】本発明の半導体装置の製造方法では、半導
体チップと実装基板との間のアンダーフィル樹脂を不要
としながらも、弾性を有する第１絶縁性樹脂層に埋設さ
れる第１導電部材と、該第１導電部材に接続された第２
導電部材とによって、金属バンプに働く変形応力を効果
的に吸収・緩和し、実装信頼性を向上させた半導体装置
を得ることができる。
体チップと実装基板との間のアンダーフィル樹脂を不要
としながらも、弾性を有する第１絶縁性樹脂層に埋設さ
れる第１導電部材と、該第１導電部材に接続された第２
導電部材とによって、金属バンプに働く変形応力を効果
的に吸収・緩和し、実装信頼性を向上させた半導体装置
を得ることができる。
【００２１】ここで、前記第２導電部材の周囲に、弾性
を有する第２絶縁性樹脂層を形成する工程と、前記第２
絶縁性樹脂層を研磨して前記第２導電部材の先端を前記
第２絶縁性樹脂層から露出させる工程とを更に有するこ
とが好ましい。この場合、第１絶縁性樹脂層に埋設され
る第１導電部材に接続された第２導電部材を、第２絶縁
性樹脂層で更に覆うことができるので、金属バンプに働
く変形応力を一層効果的に吸収・緩和できる半導体装置
が得られる。
を有する第２絶縁性樹脂層を形成する工程と、前記第２
絶縁性樹脂層を研磨して前記第２導電部材の先端を前記
第２絶縁性樹脂層から露出させる工程とを更に有するこ
とが好ましい。この場合、第１絶縁性樹脂層に埋設され
る第１導電部材に接続された第２導電部材を、第２絶縁
性樹脂層で更に覆うことができるので、金属バンプに働
く変形応力を一層効果的に吸収・緩和できる半導体装置
が得られる。
【００２２】具体的には、前記金属板をＣｕ又はＮｉで
構成することができる。この場合、金属板のはんだ濡れ
性が良好になるので、インナー金属めっきランド部やア
ウター金属めっきランド部の形成が容易になる。
構成することができる。この場合、金属板のはんだ濡れ
性が良好になるので、インナー金属めっきランド部やア
ウター金属めっきランド部の形成が容易になる。
【００２３】また、前記インナー金属めっきランド部を
Ａｕ又はＮｉ／Ａｕを含む材料で製造することができ
る。この場合、第１導電部材がはんだやＡｕを含む材料
から成るときの取付け性を向上させることができる。
Ａｕ又はＮｉ／Ａｕを含む材料で製造することができ
る。この場合、第１導電部材がはんだやＡｕを含む材料
から成るときの取付け性を向上させることができる。
【００２４】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図１
〜図４は、本発明の第１実施形態例におけるフリップチ
ップ型半導体装置（ＦＣＢＧＡ方式パッケージ）の製造
工程を順に示す断面図である。
施形態例に基づいて本発明を更に詳細に説明する。図１
〜図４は、本発明の第１実施形態例におけるフリップチ
ップ型半導体装置（ＦＣＢＧＡ方式パッケージ）の製造
工程を順に示す断面図である。
【００２５】まず、図１（ａ）に示すように、銅（Ｃ
ｕ）、ニッケル（Ｎｉ）等、或いは、Ｃｕ、Ｎｉを主成
分とする金属合金材料等のはんだ濡れ性に優れた材料か
ら成り、板状に加工された金属板１１を用意する。
ｕ）、ニッケル（Ｎｉ）等、或いは、Ｃｕ、Ｎｉを主成
分とする金属合金材料等のはんだ濡れ性に優れた材料か
ら成り、板状に加工された金属板１１を用意する。
【００２６】次いで、図１（ｂ）に示すように、金属板
１１の表面に、絶縁性のソルダーレジスト膜１２を被覆
してから、所定のパターニング処理を施してソルダーレ
ジスト開口部１２ａを形成する。更に、金属板１１の裏
面に、フォトレジスト膜１３を被覆してから、所定のパ
ターニング処理を施してフォトレジスト開口部１３ａを
形成する。
１１の表面に、絶縁性のソルダーレジスト膜１２を被覆
してから、所定のパターニング処理を施してソルダーレ
ジスト開口部１２ａを形成する。更に、金属板１１の裏
面に、フォトレジスト膜１３を被覆してから、所定のパ
ターニング処理を施してフォトレジスト開口部１３ａを
形成する。
【００２７】上記の場合、ソルダーレジスト膜１２が非
感光性材料から成るときには、フォトレジスト１３のコ
ーティング後に露光・現像処理を施し、所定パターンの
フォトレジスト開口部（図示せず）を形成してから、ソ
ルダーレジスト膜１２をケミカルエッチング、又はドラ
イエッチング等の技術を用いてエッチング除去し、フォ
トレジストの剥離処理を実施することでソルダーレジス
ト開口部１２ａを形成する。一方、ソルダーレジスト膜
１２が感光性材料から成るときには、ソルダーレジスト
膜１２のコーティング後に露光・現像処理を施すことに
よって、ソルダーレジスト開口部１３ａを容易に形成で
きる。
感光性材料から成るときには、フォトレジスト１３のコ
ーティング後に露光・現像処理を施し、所定パターンの
フォトレジスト開口部（図示せず）を形成してから、ソ
ルダーレジスト膜１２をケミカルエッチング、又はドラ
イエッチング等の技術を用いてエッチング除去し、フォ
トレジストの剥離処理を実施することでソルダーレジス
ト開口部１２ａを形成する。一方、ソルダーレジスト膜
１２が感光性材料から成るときには、ソルダーレジスト
膜１２のコーティング後に露光・現像処理を施すことに
よって、ソルダーレジスト開口部１３ａを容易に形成で
きる。
【００２８】次いで、図１（ｃ）に示すように、金属板
１１を給電層として機能させつつ、ソルダーレジスト開
口部１３ａ内に電解めっき処理により、金（Ａｕ）又は
Ｎｉ／Ａｕ等から成るインナー金属めっきランド部１５
を形成する。更に、フォトレジスト開口部１３ａ内に、
アウター金属めっきランド部１６を形成する。この後、
図１（ｄ）に示すように、金属板１１裏面のフォトレジ
スト膜１３除去することにより、仮基板（１１）を得
る。
１１を給電層として機能させつつ、ソルダーレジスト開
口部１３ａ内に電解めっき処理により、金（Ａｕ）又は
Ｎｉ／Ａｕ等から成るインナー金属めっきランド部１５
を形成する。更に、フォトレジスト開口部１３ａ内に、
アウター金属めっきランド部１６を形成する。この後、
図１（ｄ）に示すように、金属板１１裏面のフォトレジ
スト膜１３除去することにより、仮基板（１１）を得
る。
【００２９】この後、図２（ａ）に示すように、仮基板
（１１）のインナー金属めっきランド部１５に、半導体
チップ１７を電気的且つ機械的に結合する。半導体チッ
プ１７は、この結合工程に先立って、半導体基板上に、
インナー金属めっきランド部１５と同様のパターンを有
するパッド電極部１９が形成され、パッド電極部１９の
周囲にパッシベーション膜２０が形成され、更に、パッ
シベーション膜２０の開口部から露出したパッド電極部
１９に突起状電極部（第１導電部材）２１が形成された
状態で用意される。
（１１）のインナー金属めっきランド部１５に、半導体
チップ１７を電気的且つ機械的に結合する。半導体チッ
プ１７は、この結合工程に先立って、半導体基板上に、
インナー金属めっきランド部１５と同様のパターンを有
するパッド電極部１９が形成され、パッド電極部１９の
周囲にパッシベーション膜２０が形成され、更に、パッ
シベーション膜２０の開口部から露出したパッド電極部
１９に突起状電極部（第１導電部材）２１が形成された
状態で用意される。
【００３０】パッシベーション膜２０は、パッド電極部
１９の周囲及びチップ活性領域面を保護するもので、ポ
リイミド（ＰＩ）等の有機膜、又は、酸化ケイ素（Ｓｉ
Ｏ）系無機膜等の材料で構成される。突起状電極部２１
は、錫（Ｓｎ）、鉛（Ｐｂ）等を主成分としたはんだ
や、Ａｕ等の導電性材料から成る。
１９の周囲及びチップ活性領域面を保護するもので、ポ
リイミド（ＰＩ）等の有機膜、又は、酸化ケイ素（Ｓｉ
Ｏ）系無機膜等の材料で構成される。突起状電極部２１
は、錫（Ｓｎ）、鉛（Ｐｂ）等を主成分としたはんだ
や、Ａｕ等の導電性材料から成る。
【００３１】上記結合工程において、突起状電極部２１
がＡｕ、Ｃｕ等の材料から成る場合には、突起状電極部
２１に絶縁性又は導電性ペースト接着材を付着した後
に、インナー金属めっきランド部１５に加熱圧着処理を
施して電気的に接合することができる。一方、突起状電
極部２１がはんだで構成される場合は、ペースト接着材
料を用いずにはんだリフロー加熱処理工程を実施するこ
とで、電気的に結合することができる。
がＡｕ、Ｃｕ等の材料から成る場合には、突起状電極部
２１に絶縁性又は導電性ペースト接着材を付着した後
に、インナー金属めっきランド部１５に加熱圧着処理を
施して電気的に接合することができる。一方、突起状電
極部２１がはんだで構成される場合は、ペースト接着材
料を用いずにはんだリフロー加熱処理工程を実施するこ
とで、電気的に結合することができる。
【００３２】また、突起状電極部２１に絶縁性ペースト
接着材を付着してから、インナー金属めっきランド部１
５に加熱圧着処理を施し電気的に接合する場合には、金
属板１１の表面側に絶縁性のソルダーレジスト膜１２を
形成する必要がない。この場合には、金属板１１の表面
にも裏面と同様にフォトレジスト膜１３を形成し、双方
の面に形成したフォトレジスト膜１３を用いて上記と同
様の処理を行い、インナー金属めっきランド部１５及び
アウター金属めっきランド部１６を備えた仮基板（１
１）を得ることができる。
接着材を付着してから、インナー金属めっきランド部１
５に加熱圧着処理を施し電気的に接合する場合には、金
属板１１の表面側に絶縁性のソルダーレジスト膜１２を
形成する必要がない。この場合には、金属板１１の表面
にも裏面と同様にフォトレジスト膜１３を形成し、双方
の面に形成したフォトレジスト膜１３を用いて上記と同
様の処理を行い、インナー金属めっきランド部１５及び
アウター金属めっきランド部１６を備えた仮基板（１
１）を得ることができる。
【００３３】次いで、図２（ｂ）に示すように、突起状
電極部２１を介して結合される半導体チップ１７と仮基
板（１１）との間、及び、半導体チップ１７の周囲に、
弾性を有する絶縁性樹脂層（第１絶縁性樹脂層）２４を
充填し、硬化させる。この場合、パッシベーション膜２
０を覆い、開口部から電極パッド１９を露出させた絶縁
性樹脂層２４によって、半導体チップ１７を機械的応力
や化学的応力から保護することができる。絶縁性樹脂層
２４の充填時には、アンダーフィル樹脂を毛細管現象を
利用して浸入させる方法、或いは、インジェクション封
止技術やトランスファー封止技術等の樹脂圧入技術を用
いて絶縁性樹脂層２４を浸入させる方法を用いる。
電極部２１を介して結合される半導体チップ１７と仮基
板（１１）との間、及び、半導体チップ１７の周囲に、
弾性を有する絶縁性樹脂層（第１絶縁性樹脂層）２４を
充填し、硬化させる。この場合、パッシベーション膜２
０を覆い、開口部から電極パッド１９を露出させた絶縁
性樹脂層２４によって、半導体チップ１７を機械的応力
や化学的応力から保護することができる。絶縁性樹脂層
２４の充填時には、アンダーフィル樹脂を毛細管現象を
利用して浸入させる方法、或いは、インジェクション封
止技術やトランスファー封止技術等の樹脂圧入技術を用
いて絶縁性樹脂層２４を浸入させる方法を用いる。
【００３４】絶縁性樹脂層２４には、エポキシ系樹脂、
シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン
系樹脂、シアネートエステル系樹脂、フェノール系樹
脂、ナフタレン系樹脂、又は、フルオレン系樹脂を主成
分とする材料を用いることができる。
シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン
系樹脂、シアネートエステル系樹脂、フェノール系樹
脂、ナフタレン系樹脂、又は、フルオレン系樹脂を主成
分とする材料を用いることができる。
【００３５】引き続き、図２（ｃ）に示すように、仮基
板（１１）裏面のアウター金属めっきランド部１６をマ
スクとして、エッチングで仮基板（１１）を選択的に除
去し、ポスト電極部（第２導電部材）１１ａを形成す
る。このとき、ポスト電極部１１ａは、一端にアウター
金属めっきランド部１６を、他端にインナー金属めっき
ランド部１５を夫々有する円筒形状とされる。
板（１１）裏面のアウター金属めっきランド部１６をマ
スクとして、エッチングで仮基板（１１）を選択的に除
去し、ポスト電極部（第２導電部材）１１ａを形成す
る。このとき、ポスト電極部１１ａは、一端にアウター
金属めっきランド部１６を、他端にインナー金属めっき
ランド部１５を夫々有する円筒形状とされる。
【００３６】この際に、仮基板（１１）のベース材料が
Ｃｕ等から成るときには、塩化第二鉄を含有するエッチ
ング液を使用してウエットエッチングすることができ
る。アウター金属めっきランド部１６の表面にＡｕめっ
き層が存在するときには、Ａｕが塩化第二鉄のエッチン
グ液に溶解しないので、仮基板８上に形成されているア
ウター金属めっきランド部１６をマスクとして、仮基板
のベース材料である所定形状に加工された金属板１１を
選択的にエッチング除去する。
Ｃｕ等から成るときには、塩化第二鉄を含有するエッチ
ング液を使用してウエットエッチングすることができ
る。アウター金属めっきランド部１６の表面にＡｕめっ
き層が存在するときには、Ａｕが塩化第二鉄のエッチン
グ液に溶解しないので、仮基板８上に形成されているア
ウター金属めっきランド部１６をマスクとして、仮基板
のベース材料である所定形状に加工された金属板１１を
選択的にエッチング除去する。
【００３７】次いで、図３（ａ）に示すように、ポスト
電極部１１ａの周囲に、弾性を有する絶縁性応力緩衝樹
脂層（第２絶縁性樹脂層）２３を配設し、硬化させる。
これにより、ポスト電極部１１ａを機械的応力及び化学
的応力から保護することができる。絶縁性応力緩衝樹脂
層２３の形成時に液状樹脂を用いる場合は、スピンコー
ティングやカーテンコーティング法等を採用することが
できる。一方、固形材料を用いる場合には、トランスフ
ァー封止法等を採用することができる。
電極部１１ａの周囲に、弾性を有する絶縁性応力緩衝樹
脂層（第２絶縁性樹脂層）２３を配設し、硬化させる。
これにより、ポスト電極部１１ａを機械的応力及び化学
的応力から保護することができる。絶縁性応力緩衝樹脂
層２３の形成時に液状樹脂を用いる場合は、スピンコー
ティングやカーテンコーティング法等を採用することが
できる。一方、固形材料を用いる場合には、トランスフ
ァー封止法等を採用することができる。
【００３８】絶縁性応力緩衝樹脂層２３には、エポキシ
系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオ
レフィン系樹脂、シアネートエステル系樹脂、フェノー
ル系樹脂、ナフタレン系樹脂、又は、フルオレン系樹脂
を主成分とした材料を用いることができる。
系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオ
レフィン系樹脂、シアネートエステル系樹脂、フェノー
ル系樹脂、ナフタレン系樹脂、又は、フルオレン系樹脂
を主成分とした材料を用いることができる。
【００３９】更に、図３（ｂ）に示すように、化学的機
械研磨(ＣＭＰ:Chemical Mechanical Polishing)等の研
磨技術、或いは、プラズマ表面処理技術等を用いて、ポ
スト電極部１１ａ上を覆う絶縁性応力緩衝樹脂層２３を
除去して清浄度を確保する。
械研磨(ＣＭＰ:Chemical Mechanical Polishing)等の研
磨技術、或いは、プラズマ表面処理技術等を用いて、ポ
スト電極部１１ａ上を覆う絶縁性応力緩衝樹脂層２３を
除去して清浄度を確保する。
【００４０】引き続き、図４（ａ）に示すように、絶縁
性応力緩衝樹脂層２３から露出する複数のポスト電極部
１１ａの各端部に、外部端子としての金属バンプ２５を
形成する。金属バンプ２５がはんだボールから成る場合
には、はんだボールの取付け性を考慮し、ポスト電極部
１１ａの露出端面に、無電解めっき処理技術によってＡ
ｕ、Ｎｉ／Ａｕ等の金属薄膜を形成することが望まし
い。この場合には、ポスト電極部１１ａの露出端面への
金属バンプ２５の取付けに当たって、フラックスを使用
した加熱・リフロー工程を通過させる。
性応力緩衝樹脂層２３から露出する複数のポスト電極部
１１ａの各端部に、外部端子としての金属バンプ２５を
形成する。金属バンプ２５がはんだボールから成る場合
には、はんだボールの取付け性を考慮し、ポスト電極部
１１ａの露出端面に、無電解めっき処理技術によってＡ
ｕ、Ｎｉ／Ａｕ等の金属薄膜を形成することが望まし
い。この場合には、ポスト電極部１１ａの露出端面への
金属バンプ２５の取付けに当たって、フラックスを使用
した加熱・リフロー工程を通過させる。
【００４１】次いで、図４（ｂ）に示すように、ダイシ
ングブレード（図示せず）を用いて、相互に繋がってい
た半導体チップ１７を個々に分離し、フリップチップ型
半導体装置を得る。
ングブレード（図示せず）を用いて、相互に繋がってい
た半導体チップ１７を個々に分離し、フリップチップ型
半導体装置を得る。
【００４２】 本実施形態例により製造されたフリップ
チップ型半導体装置では、半導体チップ１７と多層配線
基板との間のアンダーフィル樹脂を不要としながらも、
パッシベーション膜２０上に絶縁性樹脂層２４が形成さ
れ、この絶縁性樹脂層２４に埋設される突起状電極部２
１と、突起状電極部２１に接続されたポスト電極部１１
ａとによって、金属バンプ２５に働く変形応力を効果的
に吸収・緩和することができる。更に、絶縁性樹脂層２
４及びポスト電極部１１ａを被覆する絶縁性応力緩衝樹
脂層２３備えるので、突起状電極部２１に接続されたポ
スト電極部１１ａを絶縁性応力緩衝樹脂層２３で更に覆
うことで、金属バンプ２５に働く変形応力を一層効果的
に吸収・緩和できる。これにより、実装信頼性が大幅に
向上する。
チップ型半導体装置では、半導体チップ１７と多層配線
基板との間のアンダーフィル樹脂を不要としながらも、
パッシベーション膜２０上に絶縁性樹脂層２４が形成さ
れ、この絶縁性樹脂層２４に埋設される突起状電極部２
１と、突起状電極部２１に接続されたポスト電極部１１
ａとによって、金属バンプ２５に働く変形応力を効果的
に吸収・緩和することができる。更に、絶縁性樹脂層２
４及びポスト電極部１１ａを被覆する絶縁性応力緩衝樹
脂層２３備えるので、突起状電極部２１に接続されたポ
スト電極部１１ａを絶縁性応力緩衝樹脂層２３で更に覆
うことで、金属バンプ２５に働く変形応力を一層効果的
に吸収・緩和できる。これにより、実装信頼性が大幅に
向上する。
【００４３】 このように、本実施形態例により製造さ
れた半導体装置は、パッシベーション膜２０上に絶縁性
樹脂層２４が形成され、絶縁性樹脂層２４上に絶縁性応
力緩衝樹脂層２３が形成された二重保護膜構造を備える
ので、多層配線基板を含む周辺デバイス等に対する再生
処理時に発生する熱や機械的応力のダメージからパッシ
ベーション膜２０及びパッシベーション膜２０下の活性
領域面を確実に保護することができ、有機系材料から成
る廉価な多層配線基板を使用する際の半導体チップ１７
の再生処理を実現し、低コストを図ることができる。
れた半導体装置は、パッシベーション膜２０上に絶縁性
樹脂層２４が形成され、絶縁性樹脂層２４上に絶縁性応
力緩衝樹脂層２３が形成された二重保護膜構造を備える
ので、多層配線基板を含む周辺デバイス等に対する再生
処理時に発生する熱や機械的応力のダメージからパッシ
ベーション膜２０及びパッシベーション膜２０下の活性
領域面を確実に保護することができ、有機系材料から成
る廉価な多層配線基板を使用する際の半導体チップ１７
の再生処理を実現し、低コストを図ることができる。
【００４４】 また、本実施形態例により製造された半
導体装置では、半導体チップ１７からの外部端子が、突
起状電極部２１、ポスト電極部１１ａ及び金属バンプ２
５を組み合わせて形成されるので、外部端子として高さ
が高い構成が得られる。つまり、最終ユーザ側で本発明
の半導体装置を多層配線基板に実装した場合に、多層配
線基板と半導体チップ１７との間のスタンドオフ高さが
高くなるので、良好な応力緩衝効果をもたらし、パッケ
ージの実装信頼性をより向上させることができる。更
に、金属板１１の全面に絶縁性樹脂層２４を形成し、各
半導体チップ１４を結合した状態で製造工程を進め、最
終段階で相互に分離させた複数のパッケージを得ること
ができるので、個々に分割した状態で各パッケージを製
造する方法に比して、工程数が大幅に減少し、製造コス
トが低減する。
導体装置では、半導体チップ１７からの外部端子が、突
起状電極部２１、ポスト電極部１１ａ及び金属バンプ２
５を組み合わせて形成されるので、外部端子として高さ
が高い構成が得られる。つまり、最終ユーザ側で本発明
の半導体装置を多層配線基板に実装した場合に、多層配
線基板と半導体チップ１７との間のスタンドオフ高さが
高くなるので、良好な応力緩衝効果をもたらし、パッケ
ージの実装信頼性をより向上させることができる。更
に、金属板１１の全面に絶縁性樹脂層２４を形成し、各
半導体チップ１４を結合した状態で製造工程を進め、最
終段階で相互に分離させた複数のパッケージを得ること
ができるので、個々に分割した状態で各パッケージを製
造する方法に比して、工程数が大幅に減少し、製造コス
トが低減する。
【００４５】ところで、フリップチップ型半導体装置
は、一般的には多ピン・高速系のデバイスに適用される
ことが多く、その際に、半導体チップ１７で発生した熱
を如何に発散させるかが課題となる。その解決のため、
例えば、図４（ｂ）に示した半導体チップ１７の絶縁性
樹脂層２４からの露出面（背面）に、図５に示すよう
に、放熱性接着剤２６でヒートスプレッダ２７を固定す
ることができる。これにより、主に半導体チップ１７の
背面から熱を発散できるので、フリップチップ型半導体
装置の放熱特性が向上する。
は、一般的には多ピン・高速系のデバイスに適用される
ことが多く、その際に、半導体チップ１７で発生した熱
を如何に発散させるかが課題となる。その解決のため、
例えば、図４（ｂ）に示した半導体チップ１７の絶縁性
樹脂層２４からの露出面（背面）に、図５に示すよう
に、放熱性接着剤２６でヒートスプレッダ２７を固定す
ることができる。これにより、主に半導体チップ１７の
背面から熱を発散できるので、フリップチップ型半導体
装置の放熱特性が向上する。
【００４６】ヒートスプレッダ２７は、熱伝導率の向上
のため、Ｃｕ、アルミニウム（Ａｌ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、Ｎｉ、又は
クロム（Ｃｒ）等の金属性材料を主成分とした材料で、
或いは、アルミナ、窒化アルミニウム（ＡｌＮ）、炭化
ケイ素（ＳｉＣ）、窒化ホウ素（ＢＮ）、又はムライト
等のセラミック材料で構成することができる。
のため、Ｃｕ、アルミニウム（Ａｌ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、Ｎｉ、又は
クロム（Ｃｒ）等の金属性材料を主成分とした材料で、
或いは、アルミナ、窒化アルミニウム（ＡｌＮ）、炭化
ケイ素（ＳｉＣ）、窒化ホウ素（ＢＮ）、又はムライト
等のセラミック材料で構成することができる。
【００４７】放熱性接着剤２６は、エポキシ系樹脂、シ
リコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系
樹脂、シアネートエステル系樹脂、フェノール系樹脂、
ナフタレン系樹脂、又はフルオレン系樹脂等を主成分と
した材料で構成でき、或いは、Ａｇ、Ｐｄ、Ｃｕ、Ａ
ｌ、Ａｕ、Ｍｏ、Ｗ、ダイヤモンド、アルミナ、Ａｌ
Ｎ、ムライト、ＢＮ、又はＳｉＣ等の材料で構成するこ
とができる。
リコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系
樹脂、シアネートエステル系樹脂、フェノール系樹脂、
ナフタレン系樹脂、又はフルオレン系樹脂等を主成分と
した材料で構成でき、或いは、Ａｇ、Ｐｄ、Ｃｕ、Ａ
ｌ、Ａｕ、Ｍｏ、Ｗ、ダイヤモンド、アルミナ、Ａｌ
Ｎ、ムライト、ＢＮ、又はＳｉＣ等の材料で構成するこ
とができる。
【００４８】また、図６に示すように、ポスト電極部１
１ａの周囲の絶縁性応力緩衝樹脂層２３を省くことで、
低コストのフリップチップ型半導体装置を得ることもで
きる。この場合、図２（ｃ）の工程までは同様に製造さ
れるが、これ以降の工程で絶縁性応力緩衝樹脂層２３を
形成しないので、ポスト電極部１１ａへの機械的、化学
的応力に対する保護効果はやや低下するが、信頼性の要
求があまり厳しくない分野に適用することができる。パ
ッケージの製造段階において、絶縁性応力緩衝樹脂層２
３の形成工程と、ポスト電極部１１ａの端面の清浄化処
理工程とが削減できるので、製造コストがより低減す
る。
１ａの周囲の絶縁性応力緩衝樹脂層２３を省くことで、
低コストのフリップチップ型半導体装置を得ることもで
きる。この場合、図２（ｃ）の工程までは同様に製造さ
れるが、これ以降の工程で絶縁性応力緩衝樹脂層２３を
形成しないので、ポスト電極部１１ａへの機械的、化学
的応力に対する保護効果はやや低下するが、信頼性の要
求があまり厳しくない分野に適用することができる。パ
ッケージの製造段階において、絶縁性応力緩衝樹脂層２
３の形成工程と、ポスト電極部１１ａの端面の清浄化処
理工程とが削減できるので、製造コストがより低減す
る。
【００４９】次に、本発明の第２実施形態例について説
明する。図７及び図８は、本実施形態例におけるフリッ
プチップ型半導体装置の製造工程を順に示す断面図であ
る。本実施形態例では、第１実施形態例における図２
（ｂ）の工程までは同様である。従って、図２（ｂ）の
工程に後続する図７（ａ）で、仮基板（１１）の裏面の
アウター金属めっきランド部１６をマスクとしたケミカ
ルウエットエッチング法を実施し、仮基板（１１）を選
択的に除去する。この際のエッチング条件を適宜工夫す
ることで、アウター金属めっきランド部１６上に、限り
なく円錐形に近い形状のポスト電極部１１ｂを形成する
ことができる。
明する。図７及び図８は、本実施形態例におけるフリッ
プチップ型半導体装置の製造工程を順に示す断面図であ
る。本実施形態例では、第１実施形態例における図２
（ｂ）の工程までは同様である。従って、図２（ｂ）の
工程に後続する図７（ａ）で、仮基板（１１）の裏面の
アウター金属めっきランド部１６をマスクとしたケミカ
ルウエットエッチング法を実施し、仮基板（１１）を選
択的に除去する。この際のエッチング条件を適宜工夫す
ることで、アウター金属めっきランド部１６上に、限り
なく円錐形に近い形状のポスト電極部１１ｂを形成する
ことができる。
【００５０】上記ケミカルウエットエッチング法では、
等方性エッチング特性が得られるので、アウター金属め
っきランド部１６によるマスク部周辺のエッチングレー
トが高くなる傾向がある。この傾向を利用し、初期段階
のエッチングレートの時間を長くする、或いは、エッチ
ング液濃度を高くする等の工夫を施すことで過度のエッ
チングを施し、円錐状のポスト電極部１１ｂの先端部を
尖塔状に形成する。この後、今度はエッチングレートの
時間を短く、且つ、パターニング特性に優れたエッチン
グ液を使用する等の工夫を施すことで、インナー金属め
っきランド部１５に近接するまでパターニング処理を実
施する。このように２段階のエッチングプロセスを採用
することにより、円錐状のポスト電極部１１ｂが得られ
る。
等方性エッチング特性が得られるので、アウター金属め
っきランド部１６によるマスク部周辺のエッチングレー
トが高くなる傾向がある。この傾向を利用し、初期段階
のエッチングレートの時間を長くする、或いは、エッチ
ング液濃度を高くする等の工夫を施すことで過度のエッ
チングを施し、円錐状のポスト電極部１１ｂの先端部を
尖塔状に形成する。この後、今度はエッチングレートの
時間を短く、且つ、パターニング特性に優れたエッチン
グ液を使用する等の工夫を施すことで、インナー金属め
っきランド部１５に近接するまでパターニング処理を実
施する。このように２段階のエッチングプロセスを採用
することにより、円錐状のポスト電極部１１ｂが得られ
る。
【００５１】次いで、図７（ｂ）に示すように、ポスト
電極部１１ｂの先端部に残存するアウター金属めっきラ
ンド部１６を除去する。アウター金属めっきランド部１
６は、ポスト電極部１１ｂの先端部の極狭い領域にのみ
接着面積を有するので、常温で接着特性をもつテープを
使用する転写法、或いは、アウター金属めっきランド部
１６のみを選択的にエッチングするエッチング液を使用
する等により、アウター金属めっきランド部１６を除去
することができる。
電極部１１ｂの先端部に残存するアウター金属めっきラ
ンド部１６を除去する。アウター金属めっきランド部１
６は、ポスト電極部１１ｂの先端部の極狭い領域にのみ
接着面積を有するので、常温で接着特性をもつテープを
使用する転写法、或いは、アウター金属めっきランド部
１６のみを選択的にエッチングするエッチング液を使用
する等により、アウター金属めっきランド部１６を除去
することができる。
【００５２】引き続き、図７（ｃ）に示すように、Ｎｉ
／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ等の材料を用いた無電解めっ
き処理を施し、ポスト電極部１１ｂの表面に無電解めっ
き膜２９を形成して、ポスト電極部１１ｂの機械的強度
を確保する。
／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ等の材料を用いた無電解めっ
き処理を施し、ポスト電極部１１ｂの表面に無電解めっ
き膜２９を形成して、ポスト電極部１１ｂの機械的強度
を確保する。
【００５３】次いで、図８（ａ）に示すように、ダイシ
ングブレード（図示せず）を用いて、相互に繋がってい
た半導体チップ１７を個々に分離することにより、フリ
ップチップ型半導体装置を得ることができる。
ングブレード（図示せず）を用いて、相互に繋がってい
た半導体チップ１７を個々に分離することにより、フリ
ップチップ型半導体装置を得ることができる。
【００５４】引き続き、図８（ｃ）に示すように、上記
半導体装置を多層配線基板３３に位置合わせし、加熱リ
フロー工程を通過させることにより、多層配線基板３３
上の所定パターンのランド電極３１に接続し、実装す
る。加熱リフロー工程前のランド電極３１上には、Ｓ
ｎ、Ｐｂを主成分としたはんだペースト３２が載せられ
る。
半導体装置を多層配線基板３３に位置合わせし、加熱リ
フロー工程を通過させることにより、多層配線基板３３
上の所定パターンのランド電極３１に接続し、実装す
る。加熱リフロー工程前のランド電極３１上には、Ｓ
ｎ、Ｐｂを主成分としたはんだペースト３２が載せられ
る。
【００５５】 本実施形態例により製造された半導体装
置においても、絶縁性応力緩衝樹脂層２３が形成されな
いので、ポスト電極部１１ｂへの機械的、化学的応力に
対する保護効果はやや低下するが、絶縁性応力緩衝樹脂
層２３の形成工程と、ポスト電極部１１ｂの端面の清浄
化処理工程とを削減できるので、製造コストがより低減
する。また、ポスト電極部１１ｂが限りなく円錐形状に
近く、ポスト電極部１１ｂ自身が可撓性を有することに
なるので、良好な応力緩衝効果を備えた外部端子として
利用でき、多層配線基板３３のランド電極３１への接続
処理が容易になり、パッケージの実装信頼性が大幅に改
善される。
置においても、絶縁性応力緩衝樹脂層２３が形成されな
いので、ポスト電極部１１ｂへの機械的、化学的応力に
対する保護効果はやや低下するが、絶縁性応力緩衝樹脂
層２３の形成工程と、ポスト電極部１１ｂの端面の清浄
化処理工程とを削減できるので、製造コストがより低減
する。また、ポスト電極部１１ｂが限りなく円錐形状に
近く、ポスト電極部１１ｂ自身が可撓性を有することに
なるので、良好な応力緩衝効果を備えた外部端子として
利用でき、多層配線基板３３のランド電極３１への接続
処理が容易になり、パッケージの実装信頼性が大幅に改
善される。
【００５６】 以上、本発明をその好適な実施形態例に
基づいて説明したが、本発明の半導体装置の製造方法
は、上記実施形態例の構成にのみ限定されるものではな
く、上記実施形態例の構成から種々の修正及び変更を施
した半導体装置の製造方法も、本発明の範囲に含まれ
る。
基づいて説明したが、本発明の半導体装置の製造方法
は、上記実施形態例の構成にのみ限定されるものではな
く、上記実施形態例の構成から種々の修正及び変更を施
した半導体装置の製造方法も、本発明の範囲に含まれ
る。
【００５７】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によると、半導体チップと実装基板との間
のアンダーフィル樹脂を不要としながらも、金属バンプ
に働く変形応力を緩和して実装信頼性を向上させると共
に、実装基板を含む周辺デバイス等に対する再生処理時
のダメージを回避し、半導体装置の低コストを実現する
ことができる。
置の製造方法によると、半導体チップと実装基板との間
のアンダーフィル樹脂を不要としながらも、金属バンプ
に働く変形応力を緩和して実装信頼性を向上させると共
に、実装基板を含む周辺デバイス等に対する再生処理時
のダメージを回避し、半導体装置の低コストを実現する
ことができる。
【図１】本発明の第１実施形態例における半導体装置の
製造過程を示す断面図であり、（ａ）〜（ｄ）は各工程
を段階的に示す。
製造過程を示す断面図であり、（ａ）〜（ｄ）は各工程
を段階的に示す。
【図２】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｃ）は各工程を段階的
に示す。
を示す断面図であり、（ａ）〜（ｃ）は各工程を段階的
に示す。
【図３】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）、（ｂ）は各工程を段階的
に示す。
を示す断面図であり、（ａ）、（ｂ）は各工程を段階的
に示す。
【図４】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）、（ｂ）は各工程を段階的
に示す。
を示す断面図であり、（ａ）、（ｂ）は各工程を段階的
に示す。
【図５】第１実施形態例の半導体装置の変形例を示す断
面図。
面図。
【図６】第１実施形態例の半導体装置の別の変形例を示
す断面図。
す断面図。
【図７】本発明の第２実施形態例における半導体装置の
製造過程を示す断面図であり、（ａ）〜（ｃ）は各工程
を段階的に示す。
製造過程を示す断面図であり、（ａ）〜（ｃ）は各工程
を段階的に示す。
【図８】第２実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｃ）は各工程を段階的
に示す。
を示す断面図であり、（ａ）〜（ｃ）は各工程を段階的
に示す。
【図９】従来型のＦＣＢＧＡ方式のパッケージ構造を備
えた半導体装置を示す側面図であり、（ａ）は半導体チ
ップを、（ｂ）は半導体チップの実装状態を、（ｃ）は
半導体チップの取外し状態を、（ｄ）は取外し後の半導
体チップの状態を夫々示す。
えた半導体装置を示す側面図であり、（ａ）は半導体チ
ップを、（ｂ）は半導体チップの実装状態を、（ｃ）は
半導体チップの取外し状態を、（ｄ）は取外し後の半導
体チップの状態を夫々示す。
１１：金属板（仮基板）
１１ａ：ポスト電極部（第２導電部材）
１１ｂ：円錐状のポスト電極部（第２導電部材）
１２：ソルダーレジスト膜
１２ａ：ソルダーレジスト開口部
１３：フォトレジスト膜
１３ａ：フォトレジスト開口部
１５：インナー金属めっきランド部
１６：アウター金属めっきランド部
１７：半導体チップ
１９：パッド電極部
２０：パッシベーション膜
２１：突起状電極部（第１導電部材）
２３：絶縁性応力緩衝樹脂層
２４：絶縁性樹脂層
２６：放熱性接着剤
２７：ヒートスプレッダ
２９：無電解めっき膜
３１：ランド電極
３２：はんだペースト
３３：多層配線基板
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/29
H01L 21/56
H01L 21/60
H01L 23/31
Claims (4)
- 【請求項１】 半導体チップに形成されたパッシベーシ
ョン膜から露出する電極パッドが実装基板の対応する各
電極に金属バンプを介して接続される半導体装置を製造
する製造方法であって、 金属板の表面にインナー金属めっきランド部、裏面にア
ウター金属めっきランド部を夫々形成し、 前記電極パッド上に形成された第１導電部材を前記イン
ナー金属めっきランド部に接続し、 前記半導体チップと金属板との間に第１絶縁性樹脂を配
設し、 前記アウター金属めっきランド部をマスクとして前記金
属板を選択的にエッチングし、 前記アウター及びインナー金属めっきランド部の相互間
にポスト状の第２導電部材を形成し、 前記第２導電部材先端の前記アウター金属めっきランド
部上に前記金属バンプを搭載することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記第２導電部材の周囲に、弾性を有す
る第２絶縁性樹脂層を形成する工程と、前記第２絶縁性
樹脂層を研磨して前記第２導電部材の先端を前記第２絶
縁性樹脂層から露出させる工程とを更に有する、請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 前記金属板がＣｕ又はＮｉから成る、請
求項１又は２に記載の半導体装置の製造方法。 - 【請求項４】 前記インナー金属めっきランド部がＡｕ
又はＮｉ／Ａｕを含む材料から成る、請求項１乃至３の
何れか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35176199A JP3495300B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35176199A JP3495300B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168242A JP2001168242A (ja) | 2001-06-22 |
| JP3495300B2 true JP3495300B2 (ja) | 2004-02-09 |
Family
ID=18419438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35176199A Expired - Fee Related JP3495300B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495300B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3677429B2 (ja) * | 2000-03-09 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
| JP5605497B2 (ja) | 2011-03-03 | 2014-10-15 | 株式会社村田製作所 | 基板、デュプレクサ及び基板モジュール |
| CN103745958B (zh) | 2013-12-05 | 2016-08-17 | 南通富士通微电子股份有限公司 | 封装结构 |
| JP6320104B2 (ja) * | 2014-03-24 | 2018-05-09 | Ｇｋｎドライブラインジャパン株式会社 | 駆動力伝達装置及び駆動力伝達装置を備えた車両 |
| KR102624624B1 (ko) * | 2016-06-15 | 2024-01-12 | 삼성디스플레이 주식회사 | 집적 회로 및 그 제조 방법 |
| KR101927934B1 (ko) * | 2018-01-11 | 2018-12-12 | 주식회사 비에스 | 반도체 패키지의 재생 방법 |
| US20210217707A1 (en) * | 2020-01-10 | 2021-07-15 | Mediatek Inc. | Semiconductor package having re-distribution layer structure on substrate component |
-
1999
- 1999-12-10 JP JP35176199A patent/JP3495300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168242A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| KR100371282B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| US6770981B2 (en) | Composite interposer for BGA packages | |
| JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001144204A (ja) | 半導体装置及びその製造方法 | |
| US20040155329A1 (en) | Electronic assembly comprising solderable thermal interface and methods of manufacture | |
| KR100424382B1 (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
| JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
| JP3495300B2 (ja) | 半導体装置及びその製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3339478B2 (ja) | フリップチップ型半導体装置とその製造方法 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |