CN103745958B - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN103745958B CN103745958B CN201310653257.2A CN201310653257A CN103745958B CN 103745958 B CN103745958 B CN 103745958B CN 201310653257 A CN201310653257 A CN 201310653257A CN 103745958 B CN103745958 B CN 103745958B
- Authority
- CN
- China
- Prior art keywords
- line carrier
- carrier plate
- layer
- cover plate
- plastic packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 238000004806 packaging method and process Methods 0.000 claims abstract description 79
- 230000008878 coupling Effects 0.000 claims abstract description 72
- 238000010168 coupling process Methods 0.000 claims abstract description 72
- 238000005859 coupling reaction Methods 0.000 claims abstract description 72
- 239000004033 plastic Substances 0.000 claims abstract description 72
- 229920003023 plastic Polymers 0.000 claims abstract description 72
- 239000011159 matrix material Substances 0.000 claims abstract description 12
- 238000005538 encapsulation Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 159
- 239000000463 material Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000012856 packing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- HBGPNLPABVUVKZ-POTXQNELSA-N (1r,3as,4s,5ar,5br,7r,7ar,11ar,11br,13as,13br)-4,7-dihydroxy-3a,5a,5b,8,8,11a-hexamethyl-1-prop-1-en-2-yl-2,3,4,5,6,7,7a,10,11,11b,12,13,13a,13b-tetradecahydro-1h-cyclopenta[a]chrysen-9-one Chemical compound C([C@@]12C)CC(=O)C(C)(C)[C@@H]1[C@H](O)C[C@]([C@]1(C)C[C@@H]3O)(C)[C@@H]2CC[C@H]1[C@@H]1[C@]3(C)CC[C@H]1C(=C)C HBGPNLPABVUVKZ-POTXQNELSA-N 0.000 description 1
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- PFRGGOIBYLYVKM-UHFFFAOYSA-N 15alpha-hydroxylup-20(29)-en-3-one Natural products CC(=C)C1CCC2(C)CC(O)C3(C)C(CCC4C5(C)CCC(=O)C(C)(C)C5CCC34C)C12 PFRGGOIBYLYVKM-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- SOKRNBGSNZXYIO-UHFFFAOYSA-N Resinone Natural products CC(=C)C1CCC2(C)C(O)CC3(C)C(CCC4C5(C)CCC(=O)C(C)(C)C5CCC34C)C12 SOKRNBGSNZXYIO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LGFYIAWZICUNLK-UHFFFAOYSA-N antimony silver Chemical compound [Ag].[Sb] LGFYIAWZICUNLK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- MPZNMEBSWMRGFG-UHFFFAOYSA-N bismuth indium Chemical compound [In].[Bi] MPZNMEBSWMRGFG-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000005690 diesters Chemical class 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 150000002085 enols Chemical class 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- BSWGGJHLVUUXTL-UHFFFAOYSA-N silver zinc Chemical compound [Zn].[Ag] BSWGGJHLVUUXTL-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- KUCOHFSKRZZVRO-UHFFFAOYSA-N terephthalaldehyde Chemical compound O=CC1=CC=C(C=O)C=C1 KUCOHFSKRZZVRO-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10962—Component not directly connected to the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种封装结构,包括:线路载板,线路载板包括第一表面和与第一表面相对的第二表面,线路载板上具有若干呈矩阵排布的承载单元,承载单元的第一表面具有若干输入焊盘,承载单元的第二表面具有若干输出焊盘,输入焊盘和输出焊盘通过互连结构相连;预封面板,预封面板包括第一塑封层,第一塑封层内具有若干呈矩阵排布的集成单元,每个集成单元内具有至少一个半导体芯片,半导体芯片表面上具有若干焊盘,焊盘上具有第一金属凸块;预封面板倒装在线路载板的第一表面上,第一金属凸块与输入焊盘焊接在一起;填充承载单元的第一表面和预封面板之间空间的填充层;位于承载单元的第二表面的输出焊盘上的第二金属凸块。本发明的封装结构集成度提高。
Description
技术领域
本发明涉及半导体封装领域,特别涉及一种封装结构。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化,便携式,超薄化,多媒体化以及满足大众需求的低成本方向发展,传统的单一芯片的封装技术已无法满足日渐新颖化的市场需求,具备轻、薄、短、小的产品特性和高密度以及低成本的封装技术已成为市场研究的主流。在目前各式各样的封装技术中,其中以POP(package on package)和PIP(package in package)封装技术为典型的代表。
以POP封装技术为例,通过将半导体芯片堆叠在线路载板上,从而减小整个封装结构的体积和封装厚度。
现有的POP封装技术形成封装结构时封装效率较低。
发明内容
本发明解决的问题是怎样提高封装结构的封装效率。
为解决上述问题,本发明还提供了一种封装结构,包括:线路载板,所述线路载板包括第一表面和与第一表面相对的第二表面,所述线路载板上具有若干呈矩阵排布的承载单元,承载单元的第一表面具有若干输入焊盘,承载单元的第二表面具有若干输出焊盘,输入焊盘和输出焊盘通过承载单元中的互连结构相连;预封面板,所述预封面板包括第一塑封层,第一塑封层内具有若干呈矩阵排布的集成单元,每个集成单元内具有至少一个半导体芯片,所述半导体芯片表面上具有若干焊盘,第一塑封层暴露出半导体芯片上的焊盘,所述焊盘上具有第一金属凸块;预封面板倒装在线路载板的第一表面上,使封装面板内的集成单元与线路载板上的承载单元对应,预封面板上的第一金属凸块与承载单元第一表面上的输入焊盘焊接在一起,构成若干矩阵排布的封装单元;填充承载单元的第一表面和预封面板之间空间的填充层;位于承载单元的第二表面的输出焊盘上的第二金属凸块。
可选的,所述预封面板上还具有在第一塑封层上形成线路整合层,所述线路整合层包括输入端、输出端和将输入端和输出端相连的多层线路,所述输入端与半导体芯片的焊盘相连接,第一金属凸块位于输出端上。
可选的,所述预封面板的每个集成单元中还具有若干无源器件,所述无源器件的表面具有焊盘,无源器件位于半导体芯片一侧,第一塑封层暴露出无源器件上的焊盘。
可选的,所述线路整合层的输入端还与无源器件的焊盘相连。
可选的,每个集成单元中的半导体芯片的数量大于一个时,所述半导体芯片的种类相同或不相同
可选的,所述线路载板为印刷线路板、BT树脂基板或硅基板中的一种。
可选的,所述预封面板的相邻集成单元之间的部分第一塑封层内形成有若干分立的贯穿第一塑封层厚度的第一槽孔,所述填充层还填充所述第一槽孔。
可选的,在线路载板的相邻的承载单元之间的部分区域形成若干分立的贯穿线路载板厚度的第二槽孔,所述填充层还填充所述第一槽孔。
可选的,所述第一金属凸块为焊球或焊料柱,或者所述第一金属凸块包括金属柱和位于金属柱上的焊球。
可选的,还包括,塑封所述预封面板、线路载板和填充层的第二塑封层,所述第二塑封层暴露线路载板的输出焊盘上的第二金属凸块。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的封装结构包括具有若干半导体芯片的预封面板,所述预封面板倒装在线路载板的第一表面上,预封面板中的半导体芯片上的第一金属凸块与线路载板的第一表面上的输入焊盘焊接在一起,线路载板的第一表面和预封面板之间空间填充满填充层,线路载板的第二表面上的输出焊盘上形成有第二金属凸块,从而实现多个半导体芯片与线路载板的封装在一起,相比于现有的单个半导体芯片与相应的线路载板的封装,本发明的封装结构实现了多个半导体芯片与线路载板的一体封装,形成该封装结构的效率提高。
进一步,通过将多个半导体芯片和无源器件封装在一起,通过金属层将半导体芯片的焊盘与无源器件的焊盘连接在一起,实现多个半导体芯片和无源器件与线路载板的一体封装,提高了封装的效率,并满足系统级的封装需求。
进一步,预封面板的相邻集成单元之间的部分第一塑封层内形成有若干分立的贯穿第一塑封层厚度的第一槽孔。在封装的过程中,第一槽孔的存在,一方面,第一槽孔能释放预封面板中积聚的应力,减小预封面板的翘曲效应;另一方面,后续在将预封面板倒装在线路载板上,将集成单元中的半导体芯片上的第一金属凸块与线路载板的承载单元第一表面上的输入焊盘焊接在一起,然后形成填充满线路载板的第一表面和预封面板之间空间的填充层时,由于预封面板中的第一槽孔与线路载板的第一表面和预封面板之间的空间是相通的,有利于填充材料填充时的排气,增强了填充材料的流动性,从而防止在填充层中产生空隙缺陷;再一方面,所述第一槽孔位于相邻集成单元之间的第一塑封层内不会占据额外的空间;再一方面,后续形成填充层时,填充层可以填充满第一槽孔,填充层与第一槽孔构成类似“插销”的结构,从而将预封面板和线路载板两部分进行锁定,防止预封面板和线路载板向相反的方向发生形变时,造成焊接处不良的问题。
进一步,线路载板的相邻的承载单元之间的部分区域(切割区域)形成有若干分立的贯穿线路载板厚度的第二槽孔,在进行封装时,一方面,第二槽孔的存在,在将预封面板倒装在线路载板上,将预封面板的集成单元中的半导体芯片上的第一金属凸块与线路载板的承载单元第一表面上的输入焊盘焊接在一起时,第二槽孔与线路载板的第一表面和预封面板之间的空间是相通的,当在线路载板的第一表面和预封面板之间的空间填充填充层时,有利于填充材料填充时的排气,增强了填充材料的流动性,从而防止在填充层中产生空隙缺陷;另一方面,所述第二槽孔与相邻的承载区域的位置是固定的(或者与承载区域上的输入焊盘的位置是固定的,所述第二槽孔可以作为将预封面板倒装在线路载板上时的对准标记,通过检测该对准标记,可以很精确的将预封面板倒装在线路载板上,实现预封面板上的第一金属凸块与线路载板上的输入焊盘的准确焊接;再一方面,所述第二槽孔是位于相邻承载区域之间的线路载板内(切割区域),不会占据额外的面积。
附图说明
图1~图11为本发明实施例封装结构的形成过程的结构示意图。
具体实施方式
现有的POP封装技术是将单个半导体芯片堆叠在线路载板上,封装效率较低。
为此,本发明提供了一种封装结构包括预封面板,预封面板中封装有多个半导体芯片,通过金属凸块将预封面板上的半导体芯片和线路载板的输入焊盘连接在一起,实现多个半导体芯片与线路载板的一体封装,提高了封装效率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1~图11为本发明实施例封装结构的形成过程的结构示意图。
首先,请参考图1和图2,提供晶圆21,所述晶圆21上形成有若干半导体芯片200;切割所述晶圆21,形成若干分立的半导体芯片200。
所述半导体芯片200内具有集成电路(图中未示出),所述半导体芯片200的表面具有若干焊盘201,半导体芯片200表面的焊盘201与半导体芯片内的集成电路电连接,所述焊盘201作为半导体芯片200内的集成电路与外部电连接的端口。后续将若干分立的半导体芯片200封装在一起,形成预封面板。
需要说明是,所述焊盘201可以为通过半导体芯片200上形成的再布线金属层引出的焊盘。
接着,请参考图3,通过第一塑封层205将若干半导体芯片200封装在一起,第一塑封层205暴露出半导体芯片200上的焊盘201。
本实施例中,还可以将无源器件204与半导体芯片200通过第一塑封层205封装在一起,所述无源器件204的表面具有焊盘。所述无源器件204可以为电感、电容或电阻的一种或几种。
将若干半导体芯片200和无源器件204封装的具体过程为:提供载板300,所述载板300上具有胶合层301,所述胶合层301包括若干呈矩阵排布的粘合区;将至少一个半导体芯片200的具有焊盘201的一面贴于所述胶合层301的每个粘合区上,将无源器件204的具有焊盘的一面贴于所述胶合层301的粘合区上,无源器件204位于半导体芯片200一侧;形成第一塑封层205,将若干半导体芯片200和无源器件204塑封在一起;在形成第一塑封层205后,去除(剥离)所述载板300和胶合层301,暴露出半导体芯片200上的焊盘201以及无源器件204上的焊盘。
通过第一塑封层205将若干半导体芯片200封装在一起,形成预封面板,每个预封面板具有若干矩阵排布的集成单元(图中未标示),每个集成单元的位置与粘合层301上的粘合区的位置对应,所述胶合层301上的每个粘合区上粘贴的半导体芯片为预封面板中的每个集成单元中的集成的半导体芯片。所述预封面板的相邻集成单元之间区域为分割区域。
胶合层301的每个粘合区上具有至少一个半导体芯片200,半导体芯片200的数量大于1个时,半导体芯片200的种类可以相同或不相同。相应的预封面板中的每个集成单元中具有至少一个半导体芯片200,半导体芯片200的数量大于1个时,半导体芯片200的种类可以相同或不相同。
所述载板300可以为玻璃基板、硅基板或金属基板。
所述胶合层301可选用的材质有多种,在本发明一个优选的实施例中,胶合层301采用UV胶。UV胶是一种能对特殊波长的紫外光照射产生反应的胶合材料。UV胶根据紫外光照射后粘性的变化可分为两种,一种是UV固化胶,即材料中的光引发剂或光敏剂在紫外线的照射下吸收紫外光后产生活性自由基或阳离子,引发单体聚合、交联和接支化学反应,使紫外光固化胶在数秒钟内由液态转化为固态,从而将与其接触的物体表面粘合;另一种是UV胶是在未经过紫外线照射时粘性很高,而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失。这里的胶合层301所采用的UV胶即是后者。在本发明的其他实施例中,所述胶合层301还可以采用其他的胶带材料,比如热降解胶。
在载板300上形成胶合层301的方法可以例如是通过旋涂或印刷等方法将胶合层301涂覆在载板300上。这样的方法在半导体制造领域中已为本领域技术人员所熟知,在此不再赘述。
所述第一塑封层205的材料为树脂,所述树脂可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂;所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇;所述第一塑封层205还可以为其他合适的塑封材料。
所述第一塑封层205的形成工艺为注塑工艺(injection molding)、转塑工艺(transfer molding)或印刷工艺。所述第一塑封层205还可以采用其他的工艺。
接着,请参考图4,在预封面板的每个集成单元中的半导体芯片200的焊盘201上形成第一金属凸块203,所述第一金属凸块203作为集成单元的一部分。
在去除所述载板和胶合层后,在第一塑封层上形成线路整合层,所述线路整合层包括输入端、输出端和将输入端和输出端相连的多层线路,所述输入端与半导体芯片的焊盘相连接;在所述输出端上形成第一金属凸块。
本实施例中,集成单元中具有无源器件204,在形成第一金属凸块203之前,在第一塑封层205上形成线路整合层207,所述线路整合层207将半导体芯片200的部分焊盘201与相邻的无源器件204的焊盘连接在一起,然后在线路整合层207上形成第一金属凸块203。本实施例中所述线路整合层207为单层金属层仅作为示例,在本发明的其他实施例中,可以线路整合层采用其他形式的线路形式。
所述第一金属凸块203可以为焊球或焊料柱。在本发明的其他实施例中,所述第一金属凸块包括金属柱和位于金属柱上的焊球。所述金属柱的材料为铝、镍、钨、铂、铜、钛、铬、钽、锡合金、金或银,所述焊球的材料为锡或锡合金,锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种。
本实施例中,所述第一金属凸块203的形成过程为:形成覆盖所述第一塑封层205、半导体芯片200、焊盘201和第一再布线金属层207的绝缘层208,所述绝缘层208中具有暴露部分焊盘201和第一再布线金属层207的部分表面的第一开口;在所述绝缘层208上以及第一开口的侧壁和底部形成导电金属层;在所述导电金属层上形成光刻胶掩膜,所述光刻胶掩膜中具有暴露第一开口上的导电金属层的第二开口;采用电镀工艺在所述第二开口中填充焊料层;去除所述光刻胶掩膜;刻蚀去除焊料层两侧的导电金属层,在焊料层的底部形成凸下金属层202;对焊料层进行回流,形成第一金属凸块203。
在本发明的其他实施例中,还可以在绝缘层上形成与焊盘和金属层相连的再布线金属层,然后再在布线金属层上形成金属凸块,通过形成再布线金属层,可以使得焊盘引出的连接点再分布。
在焊盘201上形成第一金属凸块203后,整个预封面板形成,所述预封面板包括第一塑封层205,第一塑封层205内具有呈矩阵排布的集成单元,每个集成单元内具有至少一个半导体芯片200,半导体芯片200表面上具有若干焊盘201,第一塑封层暴露出半导体芯片上的焊盘201,所述焊盘201上具有第一金属凸块203。所述预封面板中还可以集成无源器件204,实现半导体芯片200与无源器件204的系统级封装。
通过将多个半导体芯片200和无源器件204封装在一起,形成预封面板,后续可以将预封面板倒装在线路载板上,使封装面板内的集成单元与线路载板上的承载单元对应,将半导体芯片200的焊盘201和第一再布线金属层207上的第一金属凸块203与线路载板上的输入焊盘焊接在一起,本发明的封装结构的形成方法实现多个半导体芯片200和无源器件与线路载板的一体封装,提高了封装的效率。
在本发明的其他实施例中,在形成预封面板后,还可以在预封面板的相邻集成单元之间的部分第一塑封层内形成若干分立的贯穿第一塑封层厚度的第一槽孔,本实施例中,所述第一槽孔还贯穿对应的相邻第一金属凸块之间的绝缘层。第一槽孔的存在,一方面,所述第一槽孔能释放预封面板中积聚的应力,减小预封面板的翘曲效应;另一方面,后续在将预封面板倒装在线路载板上,将集成单元中的半导体芯片上的第一金属凸块与线路载板的承载单元第一表面上的输入焊盘焊接在一起,然后形成填充满线路载板的第一表面和预封面板之间空间的填充层时,由于预封面板中的第一槽孔与线路载板的第一表面和预封面板之间的空间是相通的,有利于填充材料填充时的排气,增强了填充材料的流动性,从而防止在填充层中产生空隙缺陷;再一方面,所述第一槽孔位于相邻集成单元之间的第一塑封层内不会占据额外的空间;再一方面,后续形成填充层时,填充层可以填充满第一槽孔,填充层与第一槽孔构成类似“插销”的结构,从而将预封面板和线路载板两部分进行锁定,防止预封面板和线路载板向相反的方向发生形变时,造成焊接处不良的问题。所述第一槽孔可以通过冲孔或钻孔工艺或冲压工艺形成。在本发明的其他实施例中,当前述采用网板印刷或注塑工艺形成第一塑封层时,将印刷网板或注塑模板的部分结构覆盖需要形成第一槽孔的地方,第一塑封层形成后,在移除印刷网板或注塑模板,可以直接在预封面板的相邻集成单元之间的部分第一塑封层内形成若干分立的贯穿第一塑封层厚度的第一槽孔,后续通过刻蚀或者曝光去除第一槽孔上覆盖的绝缘层。
参考图5,提供线路载板100,所述线路载板包括第一表面11和与第一表面11相对的第二表面12,所述线路载板100上具有若干呈矩阵排布的承载单元(图中未标示),承载单元的第一表面11具有若干输入焊盘101,承载单元的第二表面12具有若干输出焊盘102,输入焊盘101和输出焊盘102通过承载单元中的互连结构103相连,线路载板100的相邻承载单元之间的区域为切割区域。
所述线路载板100上具有若干矩阵排布的承载单元,所述承载单元与预封面板上矩阵排布的集成单元相对应,后续进行封装时,将预封面板倒装在线路载板上,使得预封面板的每个集成单元为与线路载板的每个承载单元的上方,将每个集成单元上的金属凸块与对应的承载单元上的输入焊盘焊接在一起,从而实现预封面板上的每个集成单元中的半导体芯片200上的第一金属凸块203与线路载板100的承载单元中的输入焊盘101的对准焊接。
所述线路载板100可以为印刷线路板、BT(Bismaleimide Triazine)树脂基板或硅基板中的一种。
所述线路载板100可以为单层或多层堆叠结构,相应的所述互连结构103也可以为单层或多层堆叠结构。所述互连结构103为多层堆叠结构时,所述互连结构103包括多层金属层和将相邻层的金属层互连的金属插塞。
还包括:在线路载板100的相邻的承载单元之间的部分区域(切割区域)形成若干分立的贯穿线路载板厚度的第二槽孔(图中未示出)。一方面,第二槽孔的存在,后续在将预封面板倒装在线路载板上,将预封面板的集成单元中的半导体芯片上的第一金属凸块与线路载板的承载单元第一表面上的输入焊盘焊接在一起后,当在线路载板的第一表面和预封面板之间的空间填充填充层时,由于第二槽孔与线路载板的第一表面和预封面板之间的空间是相通的,有利于填充材料填充时的排气,增强了填充材料的流动性,从而防止在填充层中产生空隙缺陷;另一方面,所述第二槽孔与相邻的承载区域的位置是固定的(或者与承载区域上的输入焊盘的位置是固定的),所述第二槽孔可以作为将预封面板倒装在线路载板上时的对准标记,通过检测该对准标记,可以很精确的将预封面板倒装在线路载板上,实现预封面板上的第一金属凸块与线路载板上的输入焊盘的准确焊接;再一方面,所述第二槽孔是位于相邻承载区域之间的线路载板内(切割区域),不会占据额外的面积。所述第二槽孔的形成可以通过冲孔或钻孔工艺或冲压工艺形成。所述第二槽孔也可以通过刻蚀工艺形成。
接着,请参考图6和图7,将所述预封面板倒装在线路载板100的第一表面11上,使封装面板内的集成单元与线路载板上的承载单元对应,将与预封面板的集成单元中的半导体芯片200上的第一金属凸块203与线路载板100的承载单元第一表面11上的输入焊盘101焊接在一起,形成若干矩阵排布的封装单元,封装单元包括一个集成单元和与该集成单元对应的承载单元。
本发明实施例中,将所述预封面板倒装在线路载板100的第一表面11上,使得半导体芯片200的焊盘201和第一再布线金属层207上的第一金属凸块203与线路载板100的第一表面11上的输入焊盘101相接触后,通过回流工艺,将第一金属凸块203与线路载板100的第一表面11上的输入焊盘101焊接在一起。
接着,请参考图8,形成填充满线路载板100的第一表面11和预封面板之间空间的填充层209。
所述填充层209的材料可以为流动性较高、颗粒较小、黏度较低的树脂,比如环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。所述填充层209还可以为其他合适的材料。
所述填充层209的形成工艺为注塑工艺(injection molding)或转塑工艺(transfer molding)或其他合适的工艺。由于第一金属凸块203的垫高作用,使得预封面板与引脚103的第一表面11之间空间的距离增大,从而提高了塑封材料的流动性,防止形成的填充层209中产生空隙等缺陷。
接着,请参考图9,在线路载板100的承载单元的第二表面12的输出焊盘102上形成第二金属凸块210。
所述第二金属凸块210为焊球。所述第二金属凸块210的形成工艺为网板印刷和回流工艺。所述第二金属凸块210的形成工艺也可以采用电镀和回流工艺。在本发明的其他实施例中,所述金属凸块包括金属柱和位于金属柱顶部表面的焊球。
本发明的实施例中,通过线路载板100实现了半导体芯片上的焊盘输出点的再分布,减小了半导体芯片上的焊盘输出点的密度。所述第二金属凸块210的尺寸大于第一金属凸块203的尺寸。
在本发明的其他实施例中,还包括:还包括,形成塑封所述预封面板、线路载板和填充层的第二塑封层,所述第二塑封层暴露出承载单元的第二表面的输出焊盘上的第二金属凸块。
本发明的封装结构的形成方法,在形成具有若干半导体芯片200的预封面板后,将所述预封面板倒装在线路载板100的第一表面11上,将半导体芯片200上的第一金属凸块203与线路载板100的第一表面11上的输入焊盘101焊接在一起,然后在线路载板100的第一表面11和预封面板之间空间填充填充层209,然后在线路载板100的第二表面12上的输出焊盘102上形成第二金属凸块210,从而实现多个半导体芯片200与线路载板的一起封装,后续可以通过切割去除相邻半导体芯片200之间的第一塑封层205、绝缘层208、填充层209和线路载板的相邻线路区域之间的外围区域,可以形成若干独立的封装结构,相比于现有的单个半导体芯片与相应的线路载板的封装,本发明的封装结构的形成方法提高了封装的效率。
在本发明的另一实施例中,请参考10,预封面板的相邻集成单元之间的部分第一塑封层205和绝缘层208内形成若干分立的贯穿第一塑封层厚度的第一槽孔211,在将预封面板倒装在线路载板100上,将集成单元中的半导体芯片100上的第一金属凸块203与线路载板100的承载单元第一表面上的输入焊盘101焊接在一起,然后形成填充满线路载板100的第一表面11和预封面板之间空间的填充层209时,由于预封面板中的第一槽孔211与线路载板100的第一表面11和预封面板之间的空间是相通的,有利于填充材料填充时的排气,增强了填充材料的流动性,从而防止在填充层中产生空隙缺陷。本实施例中,在形成填充层209时,所述填充层209还填充满所述第一槽孔211。在本发明的其他实施例中,填充层可以不填充或部分填充所述第一槽孔。在形成填充层后,在线路载板100的输出焊盘102上形成第二金属凸块210。
在本发明的另一实施例中,在线路载板的相邻的承载单元之间的部分区域(切割区域)形成若干分立的贯穿线路载板厚度的第二槽孔时,由于第二槽孔与线路载板的第一表面和预封面板之间空间是相通的,更有利于填充材料的流动,防止形成的填充层中产生空隙缺陷。在形成填充层后,在线路载板的输出焊盘上形成第二金属凸块。
最后,请结合参考图9和图11,沿封装单元进行切割,形成若干分立的封装结构13。
通过切割相邻集成单元之间的第一塑封层205、填充层209以及相邻承载单元之间的线路载板100,形成若干分立的封装结构13。本发明实施例中,在切割相邻集成单元之间的第一塑封层205后,同时切割绝缘层208。
每个分立的封装结构13包括:半导体芯片200,所述半导体芯片200上具有若干焊盘201,第一塑封层205将半导体芯片200密封,第一塑封层205暴露出半导体芯片的焊盘201表面,半导体芯片200倒装在线路载板100上,所述线路载板100包括第一表面11和与第一表面11相对的第二表面12,线路载板100的第一表面11上具有输入焊盘101,第二表面12上具有输出焊盘102,半导体芯片200上的焊盘201通过第一金属凸块203与线路载板100上的输入焊盘101相连接;线路载板100的第一表面11与半导体芯片200的焊盘201之间空间填充有填充层;线路载板100的输出焊盘102上具有第二金属凸块210。所述分立的封装结构13中还可以包括无源器件204,无源器件204密封在第一塑封层205中,无源器件204的焊盘与半导体芯片200的焊盘201通过第一再布线金属层207相连接。第一塑封层205和填充层209之间还可以具有绝缘层208,绝缘层208中具有暴露第一再布线金属层207表面的开口,所述开口内和部分绝缘层上具有凸下金属层202,凸下金属层202与第一金属凸块203相连接。
本发明实施例还提供了一种封装结构,请参考图9,包括:线路载板100,所述线路载板100包括第一表面11和与第一表面11相对的第二表面12,所述线路载板100上具有若干呈矩阵排布的承载单元,承载单元的第一表面11具有若干输入焊盘101,承载单元的第二表面12具有若干输出焊盘102,输入焊盘101和输出焊盘102通过承载单元中的互连结构103相连;预封面板,所述预封面板包括第一塑封层205,第一塑封层205内具有若干呈矩阵排布的集成单元,每个集成单元内具有至少一个半导体芯片200,所述半导体芯片200表面上具有若干焊盘201,第一塑封层205暴露出半导体芯片200上的焊盘201,所述焊盘201上具有第一金属凸块203,预封面板倒装在线路载板100的第一表面上,使封装面板内的集成单元与线路载板100上的承载单元对应,预封面板上的第一金属凸块203与线路载板100的承载单元上的输入焊盘101焊接在一起,集成单元与对应的承载单元构成封装单元,若干封装单元呈矩阵排布;填充满线路载板100的第一表面11和预封面板之间空间的填充层209;位于线路载板100的承载单元的第二表面12的输出焊盘102上的第二金属凸块210。
具体的,在第一塑封层205上形成有线路整合层,所述线路整合层包括输入端、输出端和将输入端和输出端相连的多层线路,所述输入端与半导体芯片的焊盘相连接,第一金属凸块203位于输出端上。
本实施例中,集成单元中具有无源器件204,在形成第一金属凸块203之前,在第一塑封层205上形成线路整合层207,所述线路整合层207将半导体芯片200的部分焊盘201与相邻的无源器件204的焊盘连接在一起,然后在线路整合层207上形成第一金属凸块203。本实施例中所述线路整合层207为单层金属层仅作为示例,在本发明的其他实施例中,可以线路整合层采用其他形式的线路形式。
每个集成单元中的半导体芯片的数量大于一个时,所述半导体芯片的种类相同或不相同
所述第一金属凸块203为焊球或焊料柱,或者所述第一金属凸块包括金属柱和位于金属柱上的焊球。
所述线路载板100为印刷线路板、BT树脂基板或硅基板中的一种
所述线路载板100为单层或多层堆叠结构,所述互连结构103为单层或多层堆叠结构。
所述第二金属凸块210为焊球,或者所述第二金属凸块210包括金属柱和位于金属柱上的焊球。
所述第二金属凸块210的尺寸大于第一金属凸块203的尺寸。
还包括,覆盖所述第一塑封层205的绝缘层208,所述绝缘层208中具有暴露第一再布线金属层207的开口,位于开口内和部分绝缘层208上的凸下金属层202,凸下金属层202将第一金属凸块203与第一再布线金属层207连接。
在本发明的其他实施例中,所述预封面板的相邻半导体芯片之间的第一塑封层内形成有若干分立的贯穿第一塑封层厚度的第一槽孔211(参考图10)。所述填充层还可以填充所述第一槽孔。
在本发明的其他实施例中,在线路载板的相邻的承载单元之间的部分区域形成若干分立的贯穿线路载板厚度的第二槽孔。填充层还可以填充第二槽孔。
在本发明的其他实施例中,还包括,塑封所述预封面板、线路载板和填充层的第二塑封层,所述第二塑封层暴露出线路载板的输出焊盘上的第二金属凸块。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种封装结构,其特征在于,包括:
线路载板,所述线路载板包括第一表面和与第一表面相对的第二表面,所述线路载板上具有若干呈矩阵排布的承载单元,承载单元的第一表面具有若干输入焊盘,承载单元的第二表面具有若干输出焊盘,输入焊盘和输出焊盘通过承载单元中的互连结构相连;
预封面板,所述预封面板包括第一塑封层,第一塑封层内具有若干呈矩阵排布的集成单元,每个集成单元内具有至少一个半导体芯片,所述半导体芯片表面上具有若干焊盘,第一塑封层暴露出半导体芯片上的焊盘,所述焊盘上具有第一金属凸块;
位于预封面板的相邻集成单元之间的部分第一塑封层内形成有若干分立的贯穿第一塑封层厚度的第一槽孔;
预封面板倒装在线路载板的第一表面上,使封装面板内的集成单元与线路载板上的承载单元对应,预封面板上的第一金属凸块与承载单元第一表面上的输入焊盘焊接在一起,构成若干矩阵排布的封装单元;
填充承载单元的第一表面和预封面板之间空间的填充层,且所述填充层填充满第一槽孔;
位于承载单元的第二表面的输出焊盘上的第二金属凸块。
2.如权利要求1所述的封装结构,其特征在于,所述预封面板上还具有在第一塑封层上形成线路整合层,所述线路整合层包括输入端、输出端和将输入端和输出端相连的多层线路,所述输入端与半导体芯片的焊盘相连接,第一金属凸块位于输出端上。
3.如权利要求2所述的封装结构,其特征在于,所述预封面板的每个集成单元中还具有若干无源器件,所述无源器件的表面具有焊盘,无源器件位于半导体芯片一侧,第一塑封层暴露出无源器件上的焊盘。
4.如权利要求3所述的封装结构,其特征在于,还包括:所述线路整合层的输入端还与无源器件的焊盘相连。
5.如权利要求1所述的封装结构,其特征在于,每个集成单元中的半导体芯片的数量大于一个时,所述半导体芯片的种类相同或不相同。
6.如权利要求1所述的封装结构,其特征在于,所述线路载板为印刷线路板、BT树脂基板或硅基板中的一种。
7.如权利要求1所述的封装结构,其特征在于,在线路载板的相邻的承载单元之间的部分区域形成若干分立的贯穿线路载板厚度的第二槽孔,所述填充层还填充所述第二槽孔。
8.如权利要求1所述的封装结构,其特征在于,所述第一金属凸块为焊球或焊料柱,或者所述第一金属凸块包括金属柱和位于金属柱上的焊球。
9.如权利要求1所述的封装结构,其特征在于,还包括,塑封所述预封面板、线路载板和填充层的第二塑封层,所述第二塑封层暴露线路载板的输出焊盘上的第二金属凸块。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310653257.2A CN103745958B (zh) | 2013-12-05 | 2013-12-05 | 封装结构 |
US14/762,671 US9485868B2 (en) | 2013-12-05 | 2014-09-17 | Package structure |
PCT/CN2014/086738 WO2015081747A1 (zh) | 2013-12-05 | 2014-09-17 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310653257.2A CN103745958B (zh) | 2013-12-05 | 2013-12-05 | 封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103745958A CN103745958A (zh) | 2014-04-23 |
CN103745958B true CN103745958B (zh) | 2016-08-17 |
Family
ID=50502968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310653257.2A Active CN103745958B (zh) | 2013-12-05 | 2013-12-05 | 封装结构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9485868B2 (zh) |
CN (1) | CN103745958B (zh) |
WO (1) | WO2015081747A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745958B (zh) | 2013-12-05 | 2016-08-17 | 南通富士通微电子股份有限公司 | 封装结构 |
CN103915355B (zh) * | 2013-12-05 | 2017-01-25 | 通富微电子股份有限公司 | 封装结构的形成方法 |
CN103972217B (zh) * | 2014-04-26 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 集成无源电容扇出型晶圆级封装结构及制作方法 |
CN108346587A (zh) | 2017-01-25 | 2018-07-31 | 新加坡有限公司 | 芯片封装器件及封装方法 |
CN110517959B (zh) * | 2019-07-25 | 2022-04-12 | 南通通富微电子有限公司 | 封装结构的形成方法 |
CN110534444B (zh) * | 2019-07-26 | 2021-04-13 | 南通通富微电子有限公司 | 封装结构的形成方法 |
CN110534443B (zh) * | 2019-07-26 | 2021-04-13 | 南通通富微电子有限公司 | 封装结构的形成方法 |
KR20220056309A (ko) * | 2020-10-27 | 2022-05-06 | 삼성전자주식회사 | 반도체 패키지 |
CN112420531B (zh) * | 2020-11-27 | 2021-11-30 | 上海易卜半导体有限公司 | 半导体封装方法、半导体组件以及包含其的电子设备 |
CN116666232B (zh) * | 2023-08-01 | 2024-02-23 | 广东佛智芯微电子技术研究有限公司 | 全玻璃堆叠封装结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101276763A (zh) * | 2007-03-26 | 2008-10-01 | 国家半导体公司 | 具有集成热沉的集成电路装置 |
CN102244012A (zh) * | 2010-05-13 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
CN102244013A (zh) * | 2010-05-14 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3495300B2 (ja) * | 1999-12-10 | 2004-02-09 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2001217340A (ja) * | 2000-02-01 | 2001-08-10 | Nec Corp | 半導体装置及びその製造方法 |
JP2004072473A (ja) * | 2002-08-07 | 2004-03-04 | Toyo Commun Equip Co Ltd | 表面実装型sawデバイス、その製造方法、及び配線基板母材 |
JP2004087895A (ja) * | 2002-08-28 | 2004-03-18 | Ibiden Co Ltd | パッケージ部品およびその製造方法 |
US7838975B2 (en) | 2008-05-27 | 2010-11-23 | Mediatek Inc. | Flip-chip package with fan-out WLCSP |
TWI416641B (zh) | 2010-02-22 | 2013-11-21 | Chipmos Technologies Inc | 製造一半導體結構之方法 |
US8409926B2 (en) | 2010-03-09 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer around semiconductor die |
US9818734B2 (en) * | 2012-09-14 | 2017-11-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming build-up interconnect structures over a temporary substrate |
US9312233B2 (en) * | 2013-06-27 | 2016-04-12 | Intel Corporation | Method of forming molded panel embedded die structure |
CN103745958B (zh) | 2013-12-05 | 2016-08-17 | 南通富士通微电子股份有限公司 | 封装结构 |
CN103915355B (zh) * | 2013-12-05 | 2017-01-25 | 通富微电子股份有限公司 | 封装结构的形成方法 |
US9721922B2 (en) * | 2013-12-23 | 2017-08-01 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package |
US20150364430A1 (en) * | 2014-06-16 | 2015-12-17 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability |
US9396999B2 (en) * | 2014-07-01 | 2016-07-19 | Freescale Semiconductor, Inc. | Wafer level packaging method |
US10453785B2 (en) * | 2014-08-07 | 2019-10-22 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming double-sided fan-out wafer level package |
US10354958B2 (en) * | 2014-10-01 | 2019-07-16 | Nxp Usa, Inc. | Through package circuit in fan-out wafer level package |
-
2013
- 2013-12-05 CN CN201310653257.2A patent/CN103745958B/zh active Active
-
2014
- 2014-09-17 US US14/762,671 patent/US9485868B2/en active Active
- 2014-09-17 WO PCT/CN2014/086738 patent/WO2015081747A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101276763A (zh) * | 2007-03-26 | 2008-10-01 | 国家半导体公司 | 具有集成热沉的集成电路装置 |
CN102244012A (zh) * | 2010-05-13 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
CN102244013A (zh) * | 2010-05-14 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150382467A1 (en) | 2015-12-31 |
US9485868B2 (en) | 2016-11-01 |
WO2015081747A1 (zh) | 2015-06-11 |
CN103745958A (zh) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103745958B (zh) | 封装结构 | |
CN103915355B (zh) | 封装结构的形成方法 | |
CN103730429B (zh) | 封装结构 | |
TWI495082B (zh) | 多層半導體封裝 | |
US9142473B2 (en) | Stacked type power device module | |
CN107978566A (zh) | 堆叠封装结构的制造方法 | |
CN103745931B (zh) | 引线框架和封装结构的形成方法 | |
TWI655729B (zh) | 一種封裝結構及其製造方法 | |
CN104347601A (zh) | 半导体封装件及其制造方法 | |
CN106816421B (zh) | 集成有功率传输芯片的封装结构的封装方法 | |
CN106887393B (zh) | 集成有功率传输芯片的封装结构的封装方法 | |
CN103730380B (zh) | 封装结构的形成方法 | |
JP2017204635A (ja) | 半導体装置パッケージ及びその製造方法 | |
CN105870024A (zh) | 系统级封装方法 | |
CN103730378B (zh) | 封装结构的形成方法 | |
CN106910732A (zh) | 半导体封装 | |
CN106449560A (zh) | 芯片封装结构 | |
CN112928028A (zh) | 一种具有嵌入式线路的板级芯片封装方法及其封装结构 | |
CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
CN107946282B (zh) | 三维扇出型封装结构及其制造方法 | |
CN103745933B (zh) | 封装结构的形成方法 | |
CN106898557B (zh) | 集成有供电传输系统的封装件的封装方法 | |
CN103745967A (zh) | 引线框架和封装结构 | |
US20090008795A1 (en) | Stackable microelectronic device carriers, stacked device carriers and methods of making the same | |
CN106847710B (zh) | 集成有供电传输系统的封装件的封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |