CN103730380B - 封装结构的形成方法 - Google Patents

封装结构的形成方法 Download PDF

Info

Publication number
CN103730380B
CN103730380B CN201310652375.1A CN201310652375A CN103730380B CN 103730380 B CN103730380 B CN 103730380B CN 201310652375 A CN201310652375 A CN 201310652375A CN 103730380 B CN103730380 B CN 103730380B
Authority
CN
China
Prior art keywords
metal
pin
layer
opening
metal coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310652375.1A
Other languages
English (en)
Other versions
CN103730380A (zh
Inventor
石明达
石磊
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201310652375.1A priority Critical patent/CN103730380B/zh
Publication of CN103730380A publication Critical patent/CN103730380A/zh
Application granted granted Critical
Publication of CN103730380B publication Critical patent/CN103730380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构的形成方法,包括:提供引线框金属层;刻蚀所述引线框金属层,形成若干分立的引脚,相邻引脚之间具有开口;在引脚的表面形成第一金属凸块;在第一金属凸块的顶部和侧壁表面形成焊料层;提供半导体芯片,所述半导体芯片的表面形成有焊盘,所述焊盘上形成有第二金属凸块;将半导体芯片倒装在引脚上方,将半导体芯片上的第二金属凸块与第一金属凸块表面的焊料层焊接在一起。本发明的方法减小了封装结构占据的体积,提高了封装结构的集成度。

Description

封装结构的形成方法
技术领域
本发明涉及半导体封装领域,特别涉及一种半导体封装结构的形成方法。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化,便携式,超薄化,多媒体化以及满足大众需求的低成本方向发展,高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA(Ball Grid Array)等封装形式相比,近年来快速发展的新型封装技术,如四边扁平无引脚QFN(Quad Flat No-leadPackage)封装,由于其具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多的优点,引发了微电子封装技术领域的一场新的革命。
图1为现有的QFN封装结构的结构示意图,所述QFN封装结构包括:半导体芯片14,所述半导体芯片14上具有焊盘15;引脚16(引线框架),所述引脚16围绕所述半导体芯片14的四周排列;金属导线17,金属导线17将半导体芯片14的焊盘15与环绕所述半导体芯片14的引脚16电连接;塑封材料18,所述塑封材料18将半导体芯片15、金属线17和引脚16密封,引脚16的表面裸露在塑封材料的底面,通过引脚16实现半导体芯片14与外部电路的电连接。
现有的封装结构占据的体积较大,不利于封装结构集成度的提高。
发明内容
本发明解决的问题是怎样减小封装结构占据的体积。
为解决上述问题,本发明提供一种封装结构的形成方法,包括:提供引线框金属层;刻蚀所述引线框金属层,形成若干分立的引脚,相邻引脚之间具有开口;在引脚的表面形成第一金属凸块;在第一金属凸块的顶部和侧壁表面形成焊料层;提供半导体芯片,所述半导体芯片的表面形成有焊盘,所述焊盘上形成有第二金属凸块;将半导体芯片倒装在引脚上方,将半导体芯片上的第二金属凸块与第一金属凸块表面的焊料层焊接在一起。
可选的,所述引脚的形成过程为:所述引线框金属层包括第一表面和与第一表面相对的第二表面,刻蚀引线框金属层的第一表面,在引线框金属层内形成若干第一开口;刻蚀引线框金属层的第二表面,在引线框金属层内形成若干第二开口,第一开口和第二开口相互贯穿,第一开口和第二开口构成开口,相邻开口之间为引脚。
可选的,在形成第一开口或第二开口之前,还包括:在所述引线框金属层的第一表面形成第一图形化的掩膜层;在所述引线框金属层的第二表面形成第二图形化的掩膜层。
可选的,所述第一开口的宽度小于第二开口的宽度,所述第一金属凸块位于引脚的第一表面上。
可选的,刻蚀引脚的表面,在引脚内形成凹槽,在凹槽内形成第一金属凸块,所述第一金属凸块的顶部表面高于凹槽开口的表面。
可选的,所述第一金属凸块的宽度小于凹槽的宽度。
可选的,所述焊料层还覆盖第一金属凸块两侧的凹槽的侧壁和底部表面。
可选的,所述焊料层还覆盖第一金属凸块两侧的凹槽的侧壁和底部表面、以及引脚的部分表面。
可选的,形成所述焊料层的工艺为网板印刷。
可选的,还包括:形成密封所述半导体芯片、第一金属凸块、第二金属凸块并填充满开口的塑封层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的封装结构的形成方法,将半导体芯片倒装在引脚上方,通过第一金属凸块、焊料层和第二金属凸块构成的连接结构将半导体芯片上的焊盘与引脚电连接,相对于现有的将引脚设置在半导体芯片周围然后通过金属导线将半导体芯片上的焊盘与引脚连接的封装结构的形成方法,本发明实施例的封装结构的形成方法形成的封装结构占据的横向的面积减小,整个封装结构的体积较小,并且该封装结构的形成方法能实现引线框结构的晶圆级的封装,提高了封装结构的集成度,另外,在引脚上形成第一金属凸块,在封装过程中,一方面,第一金属凸块的存在,当在将半导体芯片倒装在引脚上时,所述金属凸块能起到定位的作用,另一方面,第一金属凸块的存在,相比于将半导体芯片上的第二金属凸块直接焊接在引脚上,在引脚上形成第一金属凸块后,在进行焊接时,半导体芯片与引脚之间的连接结构的坡度变陡,连接结构占据的引脚表面的面积减小,再一方面,第一金属凸块的存在,使得半导体芯片和引脚之间的距离增大,在形成密封所述半导体芯片、第一金属凸块、焊料层和第二金属凸块的塑封层时,防止在半导体芯片和引脚之间的塑封层中形成空隙等缺陷。
进一步,所述开口包括第一开口和第二开口,第一开口的宽度小于第二开口的宽度,形成的引脚的第一表面的面积大于第二表面的面积,在引脚的第一表面上形成第一金属凸块,由于引脚的第一表面的面积较大,在采用引线键合工艺形成第一金属凸块时,引脚的第一表面能承受较大的压力并具有较大的接触面积,减小了采用引线键合工艺形成金属凸块的难度,引脚的第二表面的面积较小,使得相邻引脚的第二表面之间的距离较大,将引脚的第二表面与外部电路(比如PCB板电路)相连时,防止相邻引脚之间的短路。
进一步,在引脚的表面形成有凹槽,所述第一金属凸块位于凹槽内,所述第一金属凸块的顶部表面高于凹槽的开口表面,第一金属凸块的宽度小于凹槽的宽度,使得第一金属凸块的两侧有部分凹槽未被第一金属凸块覆盖,在第一金属凸块顶部和侧壁形成焊料层时,焊料层可以覆盖第一金属凸块两侧的凹槽的侧壁和底部表面,使得焊料层与引脚和第一金属凸块的接触面积增大,提高了后续半导体芯片和引脚之间形成的连接结构与引脚之间结合力和机械稳定性。
附图说明
图1为现有技术封装结构的剖面结构示意图;
图2~图8为本发明实施例封装结构形成过程的剖面结构示意图。
具体实施方式
现有的封装结构的集成度较低,请参考图1,现有的封装结构中的引脚16是环绕的排布在半导体芯片14的周围,半导体芯片14上的焊盘15需要通过金属导线17与周围的引脚16电连接,使得整个封装结构占据的体积较大,不利于封装结构集成度的提高。
本发明提供了一种封装结构的形成方法,将半导体芯片倒装在引脚上方,将半导体芯片上的第二金属凸块与第一金属凸块表面的焊料层焊接在一起,减小了封装结构的体积,提高了集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2~图8为本发明实施例封装结构形成过程的剖面结构示意图。
首先,请参考图2,提供引线框金属层100。
所述引线框金属层100后续形成引脚,所述引线框金属层100具有第一表面11和与第一表面11相对的第二表面12。
所述引线框金属层100的材料为金属或合金。所述引线框金属层100的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni中一种或几种。
所述引线框金属层100可以为单层的金属或者多层金属的堆叠结构。
所述引线框金属层100包括若干引线区域围绕所述引线区域的外围区域(图中未示出),所述引线区域后续形成若干分立的引脚,所述外围区域用于固定和支撑若干分立的引脚,引脚的一侧与外围区域接触,引脚的另外三侧悬空,后续在形成封装结构后,通过切割去除引线金属层100的外围区域,释放出封装结构的若干分立的引脚。接着,请参考图3,刻蚀所述引线框金属层100(参考2),形成若干分立的引脚103,相邻引脚103之间具有开口。
所述引脚103的形成过程为:在所述引线框金属层100的第一表面11上形成第一图形化的掩膜层(图中未示出);以所述第一图形化的掩膜层为掩膜,刻蚀引线框金属层100的第一表面11,在引线框金属层100内形成若干第一开口102;在所述引线框金属层100的第二表面12上形成第二图形化的掩膜层(图中未示出);以所述第二图形化的掩膜层为掩膜,刻蚀引线框金属层100的第二表面12,在引线框金属层100内形成若干第二开口101,第一开口102和第二开口101相互贯穿,第一开口102和第二开口101构成开口,相邻开口之间为引脚103。
所述第一图形化的掩膜层或第二图形化的掩膜层的材料可以为环氧树脂胶或其他合适的材料。第一图形化的掩膜层或第二图形化的掩膜层的形成工艺为贴干膜工艺或压印工艺。所述第一图形化的掩膜层或第二图形化的掩膜层的形成工艺也可以为喷涂或旋涂工艺。
所述第一开口102的宽度小于第二开口101的宽度,使得形成的引脚103的第一表面11的面积大于第二表面12的面积,后续在引脚103的第一表面上形成金属凸块,由于引脚103的第一表面11的面积较大,在采用引线键合工艺形成第一金属凸块时,引脚103的第一表面能承受较大的压力并具有较大的接触面积,减小了采用引线键合工艺形成第一金属凸块的难度,引脚103的第二表面12的面积较小,使得相邻引脚103的第二表面12之间的距离较大,后续将引脚103的第二表面12与外部电路(比如PCB板电路)相连时,防止相邻引脚103之间的短路,另外,第一开口102和第二开口101的宽度不一样,后续在第一开口102和第二开口101中填充满塑封材料时,使得引脚103与塑封层的接触面的数量增多,引脚不容易从塑封材料中脱落。需要说明的是,所述第一开口102可以在第二开口101形成之前或之后形成。
还包括:刻蚀引脚103的表面(后续在其上形成金属凸块的表面或引脚的第一表面11),在引脚103内形成凹槽105。所述凹槽105的可以在第一开口102形成之前或形成之后形成。在形成凹槽105之前,在所述引脚103的第一表面11上形成第三图形化的掩膜层,以所述第三图形化的掩膜层为掩膜刻蚀所述引脚103的第一表面11,形成凹槽105。
后续在凹槽105内形成第一金属凸块。
在本发明的其他实施例中,在形成第一开口102和第二开口101之后,还可以在所述引脚103的第二表面12上形成一层干膜薄膜,所述干膜薄膜将引脚103的第二表面12覆盖,后续在开口中填充塑封材料时,防止塑封材料向引脚103的底部表面的溢料,后续在形成塑封层后,将所述干膜薄膜揭除。
接着,请参考图4,在引脚103的表面形成第一金属凸块107。
本实施例中,在引脚103的第一表面11形成第一金属凸块107,所述第一金属凸块107位于凹槽105内,所述第一金属凸块107的顶部表面高于凹槽105的开口表面,第一金属凸块107的宽度小于凹槽105的宽度,使得第一金属凸块107的两侧有部分凹槽105未被覆盖,后续在第一金属凸块107顶部和侧壁形成焊料层时,焊料层可以覆盖第一金属凸块107两侧的凹槽105的侧壁和底部表面,使得焊料层与引脚103和第一金属凸块107的接触面积增大,提高了后续半导体芯片和引脚之间形成的连接结构与引脚103之间结合力和机械稳定性。
所述第一金属凸块107的材料可以为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种。
形成所述第一金属凸块107可以采用引线键合工艺或印刷工艺。在本发明的其他实施例中,所述金属凸块107还可以采用其他合适的工艺形成。
本发明实施例中,在引脚103上形成第一金属凸块107,在后续的封装过程中,一方面,第一金属凸块107的存在,当在将半导体芯片倒装在引脚上时,所述第一金属凸块107能起到定位的作用,另一方面,第一金属凸块107的存在,相比于将半导体芯片上的第二金属凸块直接焊接在引脚103上,在引脚103上形成第一金属凸块107后,在进行焊接时,半导体芯片与引脚103之间的连接结构的坡度变陡,连接结构占据的引脚103表面的面积减小,再一方面,第一金属凸块107的存在,使得半导体芯片和引脚103之间的距离增大,在形成密封所述半导体芯片、第一金属凸块107、焊料层103和第二金属凸块的塑封层时,防止在半导体芯片和引脚之间的塑封层中形成空隙等缺陷。
引线键合形成第一金属凸块107的具体过程为:将金属线穿过键合设备的键合头(或键合头中劈刀毛细管)达到其顶部;通过氢氧焰或电气系统产生电火花使得键合头中伸出的金属线熔融形成金属凸块;键合头将金属凸块压合在引脚103的第一表面11上;键合头中的劈刀切断金属线,使得金属凸块保留在引脚103的第一表面上,形成第一金属凸块107。通过引线键合工艺形成的金属凸块,工艺简单,效率较高,并且不会带来污染。
采用印刷工艺形成第一金属凸块107的过程为:将带有网孔的网板贴合引脚103的第一表面11,网孔暴露出引脚103的部分第一表面11;在网孔中刷如金属填充料(比如:焊锡等);然后,移除网板,在引脚103的第一表面11上形成第一金属凸块107。
接着,请参考图5,在所述第一金属凸块107的侧壁和顶部表面形成焊料层108。
后续将半导体芯片倒装在引脚103上方时,通过焊料层108将半导体芯片的焊盘上的第二金属凸块与引脚103上的第一金属凸块107焊接在一起。
本实施例中,所述焊料层108还覆盖第一金属凸块107两侧的凹槽105(参考图4)的侧壁和底部表面,由于凹槽105具有底部和侧壁,焊料层覆盖第一金属凸块107两侧的凹槽105(参考图4)的侧壁和底部表面时,使得焊料层105与第一金属凸块107和引脚103的接触面积增大,后续在半导体芯片和引脚103之间形成有第一金属凸块、焊料层和第二金属凸块构成的连接结构时,提高了半导体芯片和引脚之间形成的连接结构与引脚103之间结合力和机械稳定性。
本发明的其他实施例中,所述焊料层除了覆盖第一金属凸块两侧的凹槽的侧壁和底部表面,所述焊料层还覆盖第一金属凸块两侧的引脚的部分表面,在形成连接结构时,使得连接结构与引脚103之间结合力和机械稳定性进一步提高。
所述焊料层108的形成工艺为网板印刷,具体过程为:将带有网孔的网板贴合引脚103的第一表面,网孔与凹槽的位置相对应,第一金属凸块107位于网孔内,引脚的无需形成焊料层的表面被网板覆盖;接着在网孔内刷入焊锡膏;然后移除网板。在本发明的其他实施例中,所述焊料层108还可以采用其他的工艺形成。
所述焊料层108的材料为锡或锡合金,所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种。
接着,请参考图6,提供半导体芯片200,所述半导体芯片200的表面形成有焊盘201,所述焊盘201上形成有第二金属凸块203。
所述半导体芯片200内具有集成电路(图中未示出),半导体芯片200表面的焊盘201与半导体芯片内的集成电路电连接,所述焊盘201作为半导体芯片200内的集成电路与外部电连接的端口。所述焊盘201的材料为铜或铝等金属。
所述半导体芯片200上还具有覆盖所述半导体芯片200表面的钝化层或聚合物层,所述钝化层或聚合物层中具有暴露焊盘201表面的开口,所述钝化层或聚合物层用于保护半导体芯片并将半导体芯片200与外部环境隔离。
所述第二金属凸块203可以为金属柱,所述第二金属凸块203也可以为焊球,所述第二金属凸块203还可以包括位于焊盘201上的金属柱以及位于金属柱顶部的焊球。所述金属柱的材料可以为W、Al、Cu、Ti、Ag、Au、Pt或Ni,所述焊球的材料为锡或锡合金。本实施例中,所述第二金属凸块203为焊球。
所述第二金属凸块203的形成工艺为:在半导体芯片200和焊盘201表面形成一层金属层,所述金属层作为后续形成焊料层时的导电层以及作为第二金属凸块203和焊盘201之间的粘附层,所述金属层材料为镍、铂、钛或钽中的一种或几种;在所述金属层上形成光刻胶掩膜,所述光刻胶掩膜具有暴露焊盘201上的金属层的开口;采用电镀工艺在所述开口中填充焊料,形成第二金属凸块203;去除所述光刻胶掩膜层;以所述第二金属凸块203为掩膜,刻蚀去除第二金属凸块203两侧的金属层,形成凸下金属层202。
本实施例中,在形成第二金属凸块203后,还可以对第二金属凸块203进行回流工艺,使形成的第二金属凸块203呈球型。本发明的其他实施例中,在形成第二金属凸块203后,可以不进行回流工艺,后续直接将第二金属凸块203与引脚上的焊料层焊接在一起,节省了工艺步骤,减小了热预算。
接着,参考图7,将半导体芯片200倒装在引脚103上方,将半导体芯片200上的第二金属凸块203与第一金属凸块107表面的焊料层108焊接在一起。
具体的,首先将半导体芯片200倒装在引脚103上方,使得半导体芯片200上的第二金属凸块203与引脚103上的第一金属凸块107表面的焊料层108相接触;对所述焊料层108进行回流工艺,使得焊料层108熔化将第二金属凸块203和第一金属凸块107焊接在一起;对整个封装结构进行冷却。
本发明实施例中,由于第二金属凸块203的材料与焊料层108的材料相同,在进行回流时第二金属凸块203与焊料层108熔合为一体。在本发明的其他实施例中第二金属凸块203的材料与焊料层108的材料不相同时,第二金属凸块203通过焊料层108与第一金属凸块107焊接在一起。
由于焊料层108与第一金属凸块107两侧的凹槽的底部和侧壁相接触,引脚103的材料为金属,在进行回流时,凹槽的侧壁会对焊料层有牵引作用,使得回流后的焊料层仍会覆盖凹槽的第一金属凸块107两侧的凹槽的侧壁和底部。
将半导体芯片200倒装在引脚103上方,通过第一金属凸块107、焊料层108和第二金属凸块203构成的连接结构将半导体芯片200上的焊盘201与引脚103电连接,相对于现有的将引脚设置在半导体芯片周围然后通过金属导线将半导体芯片上的焊盘与引脚连接的封装结构的形成方法,本发明实施例的封装结构的形成方法形成的封装结构占据的横向的面积减小,整个封装结构的体积较小,并且该封装结构的形成方法能实现引线框结构的晶圆级的封装,提高了封装结构的集成度。
参考图8,形成密封所述半导体芯片200、第一金属凸块107、第二金属凸块203并填充满开口的塑封层204。
所述塑封层204包围所述半导体芯片200、填充半导体芯片200和引脚103的第一表面11之间的区域,塑封层204还填充满引脚103之间的开口(第一开口和第二开口),塑封层204的底部暴露出引脚的远离第一金属凸块107一侧表面(第二表面12)。填充塑封层204时,由于引脚103之间的开口与半导体芯片200之间的空间以及半导体芯片200与引脚103的第一表面11之间的空间是相通的,提高了塑封材料的流动性,从而防止在塑封层208中产生空隙等缺陷。另外对相邻引脚103之间的开口的塑封材料的填充是在将半导体芯片200上的第二金属凸块107和引脚103上的第一金属凸块203焊接之后进行,防止在焊接之前在开口中提前填充塑封材料后,在进行回流工艺时对开口中塑封材料的损伤。
所述塑封层204用于保护和隔离封装结构,所述塑封层204的材料为树脂,所述树脂可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂;所述树脂也可以为为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇;所述塑封层204还可以为其他合适的塑封材料。
所述塑封层204的形成工艺为注塑工艺或转塑工艺(transfer molding)。所述塑封层204的形成工艺还可以为其他合适的工艺。
形成塑封层204后,还包括,采用切割工艺去除塑封层204外多余的引线框金属层(外围区域),释放出各个分立的引脚103。
上述方法形成的封装结构,请参考图8,包括:
若干分立的引脚103,相邻引脚103之间具有开口;
位于所述引脚103的表面上的第一金属凸块107;
覆盖所述第一金属凸块107顶部和侧壁的焊料层108;
半导体芯片200,所述芯片200的表面具有有焊盘201,所述焊盘201上具有第二金属凸块203,半导体芯片203倒装在引脚103上方,半导体芯片200上的第二金属凸块203与引脚上的第一金属凸块107通过焊料层108焊接在一起。
具体的,所述开口包括相互贯穿的第一开口和第二开口,所述第一开口的宽度小于第二开口的宽度,所述第一金属凸块107位于引脚103的远离第二开口的一端表面(第一表面11)上。
所述引脚107的表面(第一表面11)具有凹槽,第一金属凸块107位于凹槽内,所述第一金属凸块107的顶部表面高于引脚103的表面(第一表面11),所述第一金属凸块107的宽度小于凹槽的宽度,所述焊料层108还覆盖第一金属凸块107两侧的凹槽的侧壁和底部表面。
在本发明的其他实施例中,所述焊料层除了覆盖第一金属凸块两侧的凹槽的侧壁和底部表面,所述焊料层还覆盖第一金属凸块两侧的引脚的部分表面。
还包括:密封所述半导体芯片200、第一金属凸块107、第二金属凸块203并填充满开口的塑封层204。
综上,本发明实施例的封装结构及其封装结构的形成方法,将半导体芯片倒装在引脚上方,通过第一金属凸块、焊料层和第二金属凸块构成的连接结构将半导体芯片上的焊盘与引脚电连接,使得整个封装结构的体积较小,并且该封装结构的形成方法能实现引线框结构的晶圆级的封装,提高了封装结构的集成度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种封装结构的形成方法,其特征在于,包括:
提供引线框金属层;
刻蚀所述引线框金属层,形成若干分立的引脚,相邻引脚之间具有开口;
刻蚀引脚的表面,在引脚内形成凹槽,在凹槽内形成第一金属凸块,所述第一金属凸块的顶部表面高于凹槽开口的表面,且所述第一金属凸块的宽度小于凹槽的宽度;
在第一金属凸块的顶部和侧壁表面形成焊料层;
提供半导体芯片,所述半导体芯片的表面形成有焊盘,所述焊盘上形成有第二金属凸块;
将半导体芯片倒装在引脚上方,将半导体芯片上的第二金属凸块与第一金属凸块表面的焊料层焊接在一起。
2.如权利要求1所述的封装结构的形成方法,其特征在于,所述引脚的形成过程为:所述引线框金属层包括第一表面和与第一表面相对的第二表面,刻蚀引线框金属层的第一表面,在引线框金属层内形成若干第一开口;刻蚀引线框金属层的第二表面,在引线框金属层内形成若干第二开口,第一开口和第二开口相互贯穿,第一开口和第二开口构成开口,相邻开口之间为引脚。
3.如权利要求2所述的封装结构的形成方法,其特征在于,在形成第一开口或第二开口之前,还包括:在所述引线框金属层的第一表面形成第一图形化的掩膜层;在所述引线框金属层的第二表面形成第二图形化的掩膜层。
4.如权利要求2所述的封装结构的形成方法,其特征在于,所述第一开口的宽度小于第二开口的宽度,所述第一金属凸块位于引脚的第一表面上。
5.如权利要求1所述的封装结构的形成方法,其特征在于,所述焊料层还覆盖第一金属凸块两侧的凹槽的侧壁和底部表面。
6.如权利要求1所述的封装结构的形成方法,其特征在于,所述焊料层还覆盖第一金属凸块两侧的凹槽的侧壁和底部表面、以及引脚的部分表面。
7.如权利要求5或6所述的封装结构的形成方法,其特征在于,形成所述焊料层的工艺为网板印刷。
8.如权利要求1所述的封装结构的形成方法,其特征在于,还包括:形成密封所述半导体芯片、第一金属凸块、第二金属凸块并填充满开口的塑封层。
CN201310652375.1A 2013-12-05 2013-12-05 封装结构的形成方法 Active CN103730380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310652375.1A CN103730380B (zh) 2013-12-05 2013-12-05 封装结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310652375.1A CN103730380B (zh) 2013-12-05 2013-12-05 封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN103730380A CN103730380A (zh) 2014-04-16
CN103730380B true CN103730380B (zh) 2017-02-15

Family

ID=50454401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310652375.1A Active CN103730380B (zh) 2013-12-05 2013-12-05 封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN103730380B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536851B2 (en) * 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement
CN104392940A (zh) * 2014-10-31 2015-03-04 南通富士通微电子股份有限公司 形成倒装芯片半导体封装的方法
CN110610914A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 封装结构
CN110610915B (zh) * 2018-06-14 2022-01-25 通富微电子股份有限公司 倒装方法
CN110610870A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
CN108847396B (zh) * 2018-06-14 2021-04-27 通富微电子股份有限公司 倒装方法
CN110610916B (zh) * 2018-06-14 2021-12-24 通富微电子股份有限公司 封装结构
KR20200122153A (ko) * 2019-04-17 2020-10-27 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744308A (zh) * 2004-09-04 2006-03-08 三星Techwin株式会社 倒装芯片半导体封装件及其制造方法
CN103066051A (zh) * 2011-10-20 2013-04-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744308A (zh) * 2004-09-04 2006-03-08 三星Techwin株式会社 倒装芯片半导体封装件及其制造方法
CN103066051A (zh) * 2011-10-20 2013-04-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺

Also Published As

Publication number Publication date
CN103730380A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN103730380B (zh) 封装结构的形成方法
CN103730429B (zh) 封装结构
CN103915355B (zh) 封装结构的形成方法
CN103745931B (zh) 引线框架和封装结构的形成方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN103972111B (zh) 引线框架结构的形成方法
CN103730378B (zh) 封装结构的形成方法
CN103972113B (zh) 封装方法
CN103745964A (zh) 封装结构
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN103745933B (zh) 封装结构的形成方法
CN103745967A (zh) 引线框架和封装结构
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN103745939B (zh) 封装结构的形成方法
CN103745965B (zh) 封装结构
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN103824785B (zh) 封装结构的形成方法
CN103730440B (zh) 封装结构
CN202384324U (zh) 一种半导体封装中封装系统结构
CN202495438U (zh) 一种热增强型四边扁平无引脚倒装芯片封装
CN103730428B (zh) 封装结构
CN103972186B (zh) 封装结构
CN202996820U (zh) 一种再布线qfn封装器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant