CN108847396B - 倒装方法 - Google Patents

倒装方法 Download PDF

Info

Publication number
CN108847396B
CN108847396B CN201810613775.4A CN201810613775A CN108847396B CN 108847396 B CN108847396 B CN 108847396B CN 201810613775 A CN201810613775 A CN 201810613775A CN 108847396 B CN108847396 B CN 108847396B
Authority
CN
China
Prior art keywords
solder
barrier layer
forming
column
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810613775.4A
Other languages
English (en)
Other versions
CN108847396A (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201810613775.4A priority Critical patent/CN108847396B/zh
Publication of CN108847396A publication Critical patent/CN108847396A/zh
Priority to US16/235,238 priority patent/US10770425B2/en
Application granted granted Critical
Publication of CN108847396B publication Critical patent/CN108847396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种倒装方法，包括：提供半导体芯片和导电连接柱，所述导电连接柱具有相对的第一面和第二面；将所述导电连接柱固定在所述半导体芯片表面，第一面朝向所述半导体芯片；在所述导电连接柱的侧壁形成第一阻挡层，且所述第一阻挡层暴露出导电连接柱的第二面；提供载板；在所述载板的表面形成焊料柱；形成第二阻挡层，所述第二阻挡层位于焊料柱周围的载板表面；形成第一阻挡层和第二阻挡层后，将所述焊料柱与所述第二面接触，所述导电连接柱位于所述焊料柱上；将所述焊料柱与所述第二面接触后，进行回流焊，且使焊料柱形成焊料层。所述方法提高焊料层的质量，且避免相邻的焊料层连接在一起。

Description

倒装方法
技术领域
本发明涉及封装领域，尤其涉及一种倒装方法。
背景技术
倒装芯片工艺既是一种芯片互联技术，又是一种理想的芯片粘结技术。早在50余年前IBM(国际商业机器公司)已研发使用了这项技术。但是直到近几年来，倒装芯片已成为高端器件及高密度封装领域中经常采用的封装形成。目前，倒装芯片封装技术的应用范围日益广泛，封装形式更趋于多样化，对倒装芯片的要求也随之提高。
然而，现有的倒装方法中，焊料层的质量较差，且相邻的焊料层容易连接在一起。
发明内容
本发明解决的问题是提供一种倒装方法，所述方法提高焊料层的质量，且避免相邻的焊料层连接在一起。
为解决上述问题，本发明提供一种倒装方法，包括：提供半导体芯片和导电连接柱，所述导电连接柱具有相对的第一面和第二面；将所述导电连接柱固定在所述半导体芯片表面，第一面朝向所述半导体芯片；在所述导电连接柱的侧壁形成第一阻挡层，且所述第一阻挡层暴露出导电连接柱的第二面；提供载板；在所述载板的表面形成焊料柱；形成第二阻挡层，所述第二阻挡层位于焊料柱周围的载板表面；形成第一阻挡层和第二阻挡层后，将所述焊料柱与所述第二面接触，所述导电连接柱位于所述焊料柱上；将所述焊料柱与所述第二面接触后，进行回流焊，且使焊料柱形成焊料层。
可选的，形成所述第一阻挡层的方法包括：在所述导电连接柱的第二面和侧壁形成阻挡材料层；去除第二面的阻挡材料层，形成所述第一阻挡层。
可选的，所述第一阻挡层的材料为绝缘胶；形成所述阻挡材料层的方法为刷胶工艺。
可选的，形成所述阻挡材料层的工艺为氧化工艺。
可选的，所述第一阻挡层的厚度为10微米～30微米。
可选的，所述第二阻挡层的材料为绝缘胶；形成所述第二阻挡层的方法为刷胶工艺；在形成所述焊料柱后，形成所述第二阻挡层。
可选的，所述第二阻挡层的材料为塑封材料；形成所述第二阻挡层的工艺为塑封工艺；在形成所述焊料柱之前，形成所述第二阻挡层。
可选的，所述第二阻挡层的厚度小于所述焊料柱的高度。
可选的，所述第二阻挡层的厚度为10微米～30微米。
可选的，所述导电连接柱的数量为若干个，所述焊料柱的数量为若干个，将所述焊料柱与所述第二面接触后，一个焊料柱仅和一个导电连接柱连接；形成所述焊料柱的方法包括：在所述载板的表面形成网板，所述网板中具有若干通孔，相邻的通孔的中心之间的距离等于相邻的导电连接柱的中心之间的距离；采用印刷工艺在所述通孔中分别形成焊料柱；进行所述印刷工艺后，去除所述网板。
可选的，所述焊料柱的径向尺寸小于所述导电连接柱的径向尺寸。
可选的，还包括：进行所述回流焊后，去除所述第一阻挡层和第二阻挡层；去除所述第一阻挡层和第二阻挡层后，在所述载板、半导体芯片、导电连接柱和焊料层上形成塑封层；或者，进行所述回流焊后，在所述载板、半导体芯片、导电连接柱和焊料层上形成塑封层，且所述塑封层覆盖所述第一阻挡层和第二阻挡层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的倒装方法中，在将所述焊料柱与所述第二面接触之前，在所述导电连接柱的侧壁形成第一阻挡层，且在焊料柱周围的载板表面形成第二阻挡层。在进行回流焊的过程中，第一阻挡层能够阻止焊料柱的材料沿着导电连接柱的侧壁向上流动，避免焊料层中形成空洞，从而提高了焊料层的质量。其次，在进行回流焊的过程中，第二阻挡层限制焊料柱材料的流动空间，避免焊料柱的材料沿载板表面水平流动，避免焊料层坍塌，避免相邻的焊料层短路。
附图说明
图1至图2是一种倒装方法的结构示意图；
图3至图13是本发明一实施例中倒装方法的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的倒装方法会导致焊料层的质量较差，且相邻的焊料层容易连接在一起。
图1至图2是一种倒装方法的结构示意图。
参考图1，提供半导体芯片100、导电连接柱110和载板130，所述导电连接柱110具有相对的第一面和第二面；将所述导电连接柱110固定在所述半导体芯片100表面，第一面朝向所述半导体芯片100；在导电连接柱110的第二面固定设置焊球140；之后，将半导体芯片100、导电连接柱110和焊球140放置于载板130表面上，焊球140与载板130表面接触。
参考图2，将半导体芯片100、导电连接柱110和焊球140放置于载板130表面上后，进行回流焊，使焊球140形成焊料层141。
在进行所述回流焊的过程中，焊球140的材料熔化成液体。由于焊球140和导电连接柱110的材料均为金属，焊球140的材料类型和导电连接柱110的材料类型一致，焊球140的材料容易附着在导电连接柱110的材料表面，因此在进行所述回流焊的过程中，焊球140的材料容易沿导电连接柱110的侧壁向上流动，这样导致焊料层141的材料缺失，焊料层141中容易形成空洞，焊料层141的质量下降。其次，焊球140的材料熔化成液体，在重力的作用下，焊球140的材料容易沿载板130表面水平流动，导致焊料层141坍塌，焊料层141的底部径向尺寸较大，相邻的焊料层141容易短路。
在此基础上，本发明提供一种倒装方法，包括：在所述导电连接柱的侧壁形成第一阻挡层，且所述第一阻挡层暴露出导电连接柱的第二面；形成第二阻挡层，所述第二阻挡层位于焊料柱周围的载板表面；形成第一阻挡层和第二阻挡层后，将所述焊料柱与所述第二面接触，所述导电连接柱位于所述焊料柱上；将所述焊料柱与所述第二面接触后，进行回流焊，且使焊料柱形成焊料层。所述方法提高焊料层的质量，且避免相邻的焊料层连接在一起。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图13是本发明一实施例中倒装方法的结构示意图。
参考图3，提供半导体芯片200和导电连接柱210，所述导电连接柱210具有相对的第一面210a和第二面210b；将所述导电连接柱210固定在所述半导体芯片200表面，第一面210a朝向所述半导体芯片200。
本实施例中，所述导电连接柱210的数量为若干个。在其它实施例中，导电连接柱的数量为一个。
本实施例中，所述第一面210a和第二面210b平行于半导体芯片200表面，所述导电连接柱210的侧壁垂直于半导体芯片200表面。
所述导电连接柱210的材料为金属，如所述导电连接柱210为铜柱。
所述导电连接柱210的作用包括：用于电学连接半导体芯片200和后续的载板300。
接着，在所述导电连接柱210的侧壁形成第一阻挡层，且所述第一阻挡层暴露出导电连接柱210的第二面210b。
参考图4，在所述导电连接柱210的第二面210b和侧壁形成阻挡材料层220。
本实施例中，阻挡材料层220的材料为绝缘胶，形成所述阻挡材料层220的方法为刷胶工艺。
本实施例中，由于在导电连接柱210的第二面210b和侧壁均形成阻挡材料层220，刷胶工艺无需严格的控制刷胶的位置，因此使得形成阻挡材料层220的工艺难度降低。
在其它实施例中，所述阻挡材料层220的材料为金属氧化物，形成所述阻挡材料层220的工艺为氧化工艺，包括干法氧化或湿法氧化。例如，当导电连接柱210为铜柱时，阻挡材料层220的材料为氧化铜。
参考图5，去除第二面210b的阻挡材料层220，在所述导电连接柱210的侧壁形成第一阻挡层221。
去除第二面210b的阻挡材料层220的方法为打磨工艺。
所述第一阻挡层221的作用包括：在后续回流焊的过程中，阻止焊料柱的材料沿着导电连接柱210的侧壁向上流动。
本实施例中，第一阻挡层221的材料为绝缘胶，第一阻挡层221的材料类型和后续焊料柱的材料类型相差较大，第一阻挡层221能有效的阻止焊料柱的材料在后续回流焊的过程中沿着导电连接柱的侧壁向上流动，有效的避免焊料层的质量降低。且，由于第一阻挡层221的材料类型和后续焊料柱的材料类型相差较大，因此焊料柱的材料也不会沿第一阻挡层221的侧壁向上流动。
在其它实施例中，所述第一阻挡层的材料为金属氧化物。
在一个实施例中，所述第一阻挡层221的厚度为10微米～30微米，如10微米、15微米、20微米或30微米。所述第一阻挡层221的厚度选择此范围的意义在于：若第一阻挡层221的厚度大于30微米，导致工艺浪费，其次，若第一阻挡层221的厚度过大的话，后续相邻导电连接柱210之间的空间过小，在相邻导电连接柱210之间难以填充塑封层；若第一阻挡层221的厚度小于10微米，导致第一阻挡层221阻挡焊料柱的材料沿着导电连接柱210的侧壁向上流动的能力降低。
需要说明的是，在其它实施例中，采用刷胶工艺直接在所述导电连接柱的侧壁形成第一阻挡层，在此情况下，需要严格控制刷胶的位置，避免将第一阻挡层的材料刷在导电连接柱的第二面。
参考图8，提供载板300；在所述载板300的表面形成焊料柱320。
本实施例中，所述焊料柱320的数量为若干个。所述焊料柱320的数量和所述导电连接柱210的数量相等。在其它实施例中，焊料柱的数量为一个。
后续将所述焊料柱320与所述第二面210b接触后，一个焊料柱320仅和一个导电连接柱210连接。
本实施例中，所述载板300以基板(substrate)作为示例，所述基板例如为PCB板或BT板。
在其它实施例中，所述载板为引线框架(lead frame)。
所述焊料柱320的材料为锡、锡银合金、锡银铜合金或锡铅合金。
形成所述焊料柱320的方法包括：参考图6，在所述载板300的表面形成网板310，所述网板310中具有若干通孔，相邻的通孔的中心之间的距离等于相邻的导电连接柱210的中心之间的距离；参考图7，采用印刷工艺在所述通孔中分别形成焊料柱320；参考图8，进行所述印刷工艺后，去除所述网板310。
上述通过印刷工艺形成焊料柱320的好处包括：使得形成的多个焊料柱320的形状和尺寸较为一致，且能够使得多个焊料柱320的间距较小。
在后续回流焊的过程中，焊料柱320熔化，焊料层321的高度较焊料柱320有所降低，焊料层321的径向尺寸容易变大。本实施例中，设计所述焊料柱320的径向尺寸小于所述导电连接柱210的径向尺寸，这样避免焊料层321的径向尺寸过大，减少相邻焊料层321之间连接在一起的风险，且减少了焊料材料的使用，降低了工艺成本。
在一个实施例中，所述焊料柱320的径向尺寸为所述导电连接柱210的径向尺寸的2/5～3/5，如1/2。
参考图9，形成第二阻挡层340，所述第二阻挡层340位于焊料柱320周围的载板300表面。
本实施例中，去除所述网板310后，在焊料柱320周围的载板300表面形成第二阻挡层340。
本实施例中，所述第二阻挡层340的材料为绝缘胶，形成所述焊料柱320后，形成所述第二阻挡层340。
在其它实施例中，所述第二阻挡层的材料为塑封材料；形成所述第二阻挡层的工艺为塑封工艺；在形成所述焊料柱之前，形成所述第二阻挡层。
第二阻挡层340能在回流焊的过程中阻止焊料柱320的材料沿着载板300表面水平流动，避免焊料层321坍塌，避免相邻的焊料层321之间短路。
所述第二阻挡层340的厚度小于所述焊料柱320的高度，避免将焊料柱320的材料在熔化后的流动空间全部封住，焊料柱320熔化过程中的热量能够及时散发至环境中，后续形成焊料层的表面较为光滑，提高了焊料层的质量。
在一个实施例中，所述第二阻挡层340的厚度为10微米～30微米，如10微米、15微米、20微米或30微米。所述第二阻挡层340的厚度选择此范围的意义在于：若第二阻挡层340的厚度大于30微米，导致第二阻挡层340的材料浪费，且第二阻挡层340过厚的话，对焊料柱320熔化过程中的热量散发不利；若第二阻挡层340的厚度小于10微米，导致第二阻挡层340在后续回流焊的过程中对焊料柱320材料的阻挡作用较差。
参考图10，形成第一阻挡层221和第二阻挡层340后，将所述焊料柱320与所述第二面210b接触，所述导电连接柱210位于所述焊料柱320上。
所述导电连接柱210的中心和焊料柱320的中心对准。
所述导电连接柱210位于所述焊料柱320上的作用为：避免在后续回流焊的过程中，焊料柱320熔化的材料在重力的作用下流向半导体芯片200。
参考图11，将所述焊料柱320与所述第二面210b接触后，进行回流焊，且使焊料柱320形成焊料层321。
在一个实施例中，当所述焊料柱320的高度为20微米～100微米时，焊料层321的高度为5微米～30微米。
本实施例中，沿载板300表面法线方向且自导电连接柱210至载板300的方向，所述焊料层321的宽度逐渐减小。
本实施例中，所述焊料层321包括与第二面接触的焊料顶面；所述焊料顶面的径向尺寸小于等于第一阻挡层221和导电连接柱210的总径向尺寸。
所述第一阻挡层221和导电连接柱210的总径向尺寸等于导电连接柱210的径向尺寸与2倍的第一阻挡层221的厚度之和。
参考图12，进行所述回流焊后，在所述载板300、半导体芯片200、导电连接柱210和焊料层321上形成塑封层330，且所述塑封层330覆盖所述第一阻挡层221和第二阻挡层340。
在其它实施例中，进行所述回流焊后，去除所述第一阻挡层和第二阻挡层；去除所述第一阻挡层和第二阻挡层后，在所述载板、半导体芯片、导电连接柱和焊料层上形成塑封层。
需要说明的是，本实施例中，所述载板300为基板(substrate)，还在载板300背向半导体芯片200的表面进行植球，在载板300背向半导体芯片200的表面形成焊球322(参考图12)。
需要说明的是，在其它实施例中，参考图13，载板301为引线框架(lead frame)，不需要在载板301背向半导体芯片200的表面进行植球。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种倒装方法，其特征在于，包括：
提供半导体芯片和导电连接柱，所述导电连接柱具有相对的第一面和第二面；
将所述导电连接柱固定在所述半导体芯片表面，第一面朝向所述半导体芯片；
在所述导电连接柱的侧壁形成第一阻挡层，且所述第一阻挡层暴露出导电连接柱的第二面；
提供载板；
在所述载板的表面形成焊料柱，所述焊料柱的径向尺寸小于所述导电连接柱的径向尺寸，所述焊料柱的径向尺寸为所述导电连接柱的径向尺寸的2/5～3/5；
形成第二阻挡层，所述第二阻挡层位于焊料柱周围的载板表面，且所述第二阻挡层与所述焊料柱接触，所述第二阻挡层的厚度小于所述焊料柱的高度；
形成第一阻挡层和第二阻挡层后，将所述焊料柱与所述第二面接触，所述导电连接柱位于所述焊料柱上；
将所述焊料柱与所述第二面接触后，进行回流焊，且使焊料柱形成焊料层，沿载板表面法线方向且自导电连接柱至载板的方向，所述焊料层的宽度逐渐减小。
2.根据权利要求1所述的倒装方法，其特征在于，形成所述第一阻挡层的方法包括：在所述导电连接柱的第二面和侧壁形成阻挡材料层；去除第二面的阻挡材料层，形成所述第一阻挡层。
3.根据权利要求2所述的倒装方法，其特征在于，所述第一阻挡层的材料为绝缘胶；形成所述阻挡材料层的方法为刷胶工艺。
4.根据权利要求2所述的倒装方法，其特征在于，形成所述阻挡材料层的工艺为氧化工艺。
5.根据权利要求1所述的倒装方法，其特征在于，所述第一阻挡层的厚度为10微米～30微米。
6.根据权利要求1所述的倒装方法，其特征在于，所述第二阻挡层的材料为绝缘胶；形成所述第二阻挡层的方法为刷胶工艺；在形成所述焊料柱后，形成所述第二阻挡层。
7.根据权利要求1所述的倒装方法，其特征在于，所述第二阻挡层的材料为塑封材料；形成所述第二阻挡层的工艺为塑封工艺；在形成所述焊料柱之前，形成所述第二阻挡层。
8.根据权利要求1所述的倒装方法，其特征在于，所述第二阻挡层的厚度为10微米～30微米。
9.根据权利要求1所述的倒装方法，其特征在于，所述导电连接柱的数量为若干个，所述焊料柱的数量为若干个，将所述焊料柱与所述第二面接触后，一个焊料柱仅和一个导电连接柱连接；形成所述焊料柱的方法包括：在所述载板的表面形成网板，所述网板中具有若干通孔，相邻的通孔的中心之间的距离等于相邻的导电连接柱的中心之间的距离；采用印刷工艺在所述通孔中分别形成焊料柱；进行所述印刷工艺后，去除所述网板。
10.根据权利要求1所述的倒装方法，其特征在于，还包括：进行所述回流焊后，去除所述第一阻挡层和第二阻挡层；去除所述第一阻挡层和第二阻挡层后，在所述载板、半导体芯片、导电连接柱和焊料层上形成塑封层；
或者，进行所述回流焊后，在所述载板、半导体芯片、导电连接柱和焊料层上形成塑封层，且所述塑封层覆盖所述第一阻挡层和第二阻挡层。
CN201810613775.4A 2018-06-14 2018-06-14 倒装方法 Active CN108847396B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810613775.4A CN108847396B (zh) 2018-06-14 2018-06-14 倒装方法
US16/235,238 US10770425B2 (en) 2018-06-14 2018-12-28 Flip-chip method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810613775.4A CN108847396B (zh) 2018-06-14 2018-06-14 倒装方法

Publications (2)

Publication Number Publication Date
CN108847396A CN108847396A (zh) 2018-11-20
CN108847396B true CN108847396B (zh) 2021-04-27

Family

ID=64202216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810613775.4A Active CN108847396B (zh) 2018-06-14 2018-06-14 倒装方法

Country Status (1)

Country Link
CN (1) CN108847396B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437256A (zh) * 2002-02-07 2003-08-20 日本电气株式会社 半导体元件及其制造方法，和半导体器件及其制造方法
CN103730380A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构的形成方法
CN104037143A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有与接触焊盘相重叠的嵌入式金属迹线的衬底的封装件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
EP2840596B1 (en) * 2012-04-17 2017-11-22 Tanigurogumi Corporation Forming method of solder bumps and manufacturing method for substrate having solder bumps
CN105719978B (zh) * 2016-05-09 2018-12-04 中芯长电半导体（江阴）有限公司 一种近间距铜针封装结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437256A (zh) * 2002-02-07 2003-08-20 日本电气株式会社 半导体元件及其制造方法，和半导体器件及其制造方法
CN104037143A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有与接触焊盘相重叠的嵌入式金属迹线的衬底的封装件
CN103730380A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构的形成方法

Also Published As

Publication number Publication date
CN108847396A (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP3069792B2 (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
KR101140518B1 (ko) 배선 기판 및 반도체 장치
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US9437565B2 (en) Semiconductor substrate and semiconductor package structure having the same
JP7560603B2 (ja) 配線基板及び配線基板の製造方法
JP2006080493A (ja) 電極基板
JP5058714B2 (ja) 半導体装置及びその製造方法
CN110610916B (zh) 封装结构
US10553558B2 (en) Semiconductor device
CN108847396B (zh) 倒装方法
CN108598046B (zh) 芯片的封装结构及其封装方法
CN110610915B (zh) 倒装方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN113594119B (zh) 半导体封装及其制造方法
TWI399838B (zh) 柱對柱覆晶結構
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US10770425B2 (en) Flip-chip method
CN110610870A (zh) 倒装方法
TWI569386B (zh) 結構與方法
CN110610914A (zh) 封装结构
KR102494595B1 (ko) 반도체 패키지
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
CN213042906U (zh) 半导体封装结构
CN113241304A (zh) 一种芯片封装方法及芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant