JP5058714B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5058714B2
JP5058714B2 JP2007215189A JP2007215189A JP5058714B2 JP 5058714 B2 JP5058714 B2 JP 5058714B2 JP 2007215189 A JP2007215189 A JP 2007215189A JP 2007215189 A JP2007215189 A JP 2007215189A JP 5058714 B2 JP5058714 B2 JP 5058714B2
Authority
JP
Japan
Prior art keywords
solder
metal
bumps
bump
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007215189A
Other languages
English (en)
Other versions
JP2009049248A (ja
Inventor
淳二 田中
雅彦 原山
正徳 小野寺
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2007215189A priority Critical patent/JP5058714B2/ja
Priority to US12/196,210 priority patent/US7846829B2/en
Publication of JP2009049248A publication Critical patent/JP2009049248A/ja
Application granted granted Critical
Publication of JP5058714B2 publication Critical patent/JP5058714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1025—Metallic discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップを外部と電気的に接続するための半田バンプを備えた半導体装置に関する。
半導体チップを外部の電子回路と電気的に接続するために、半田バンプを備えた半導体装置が多数開発されている。図１は従来例に係る半導体装置９０の構成を示した図である。中継基板３０上に半導体チップ３２が、接着剤３４を介して２つ積層されている。半導体チップ３２の上面には、半導体チップ３２内の集積回路と接続されたチップ電極３７が設けられており、中継基板３０上に設けられた基板電極３６と、ワイヤ３８により電気的に接続されている。中継基板３０の上面には、半導体チップ３２を封止する封止樹脂４０が設けられている。中継基板３０の下面には、基板電極３６と不図示の配線により接続された外部電極４４が設けられ、外部電極４４の表面には半田バンプ１０が設けられている。中継基板３０の下面のうち、半田バンプ１０が設けられていない領域には、ソルダーレジスト４２が設けられている。半導体装置９０は、例えば電子機器の配線基板等に、半田バンプ１０を半田付けすることにより実装される。このとき半導体チップ３２は、半田バンプ１０を介して外部と電気的に接続される。
図２は図１における半導体装置９０を他の半導体装置の上に実装した、いわゆるパッケージ・オン・パッケージ型の半導体装置の構成を示した図である。図１と共通の部材については同一の符号を付し、詳細な説明を省略する。下の半導体装置９２は、半導体チップ３２が中継基板３０の上面にフリップチップボンディングにより実装されている。半導体チップ３２と中継基板３０上の基板電極３６は、バンプ電極５０により接続され、半導体チップ３２と中継基板３０の間にはアンダーフィル材５２が充填されている。半導体装置９０の下面に設けられた半田バンプ１０ａは、半導体装置９２の基板電極３６ｂに半田付けされている。半導体装置９０及び９２は、半田バンプ１０ａにより機械的に固定されると共に、半田バンプ１０ａを介して電気的に接続されている。このようなパッケージ・オン・パッケージ型の半導体装置では、複数の半導体チップを積層することにより実装密度を高めることができるため、半導体装置の小型化、低コスト化を図ることが可能である。
図１及び図２に係る半導体装置は、いずれも半田バンプにより外部の電極と機械的及び電気的に接続されるため、半田バンプの接続信頼性が要求される。特許文献１から特許文献４には、半田バンプの接続信頼性を向上させた半導体装置がそれぞれ示されている。
特開２０００−１５０５７４号公報 特開２０００−１８３０８８号公報 特開平１０−５０７０８号公報 特開平３−５０７３６号公報
例えば図２のように、一の半導体装置の上に他の半導体装置を重ねて実装する場合、半田付けの際に生じる熱により下の半導体装置が変形し、半田バンプを半田付けする実装部の平坦性が損なわれる場合がある。このように、半田バンプの実装部に凹凸がある場合や、半田の実装部に対する濡れ性（なじみやすさ）が低い場合に、半田バンプの接合不良が生じるという課題があった。
本発明は上記課題に鑑みなされたものであり、半田バンプの接続信頼性を向上させた半導体装置及びその製造方法を提供することを目的とする。
本発明は、半導体チップと、前記半導体チップを外部と電気的に接続する複数の半田バンプと、前記複数の半田バンプのうち少なくとも一部である第１半田バンプの表面に設けられ、前記第１半田バンプより融点の高い金属からなる金属バンプと、を具備することを特徴とする半導体装置である。本発明によれば、半田バンプの溶融時に金属バンプが核となることで半田バンプの濡れ性が向上するため、半田バンプの接続信頼性を向上させることができる。
上記構成において、前記複数の半田バンプは、表面に前記金属バンプが設けられていない第２半田バンプを含む構成とすることができる。この構成によれば、半導体装置が実装される実装部に凹凸がある場合であっても、半田バンプを実装部に安定して接合することができる。
上記構成において、前記第１半田バンプのうち少なくとも一部は、表面に前記金属バンプが複数設けられている構成とすることができる。この構成によれば、金属バンプが実装部に接触する面積が大きくなるため、半田バンプの接続信頼性をさらに向上させることができる。
上記構成において、前記第１半田バンプのうち少なくとも一部は、表面に前記金属バンプが複数積層して設けられている構成とすることができる。この構成によれば、金属バンプ全体の高さを高くすることができるため、半田バンプの接続信頼性をさらに向上させることができる。
上記構成において、前記第１半田バンプの一部である第３半田バンプは、表面に１以上の前記金属バンプが積層して設けられ、前記第１半田バンプの他の一部である第４半田バンプは、前記第３半田バンプの表面に設けられた前記金属バンプの数と異なる数の前記金属バンプが、表面に積層して設けられている構成とすることができる。この構成によれば、実装部の凹凸に合わせて金属バンプ全体の高さを調整し、半田バンプを実装部にさらに安定して接合することができる。
上記構成において、前記金属バンプは、スタッドバンプからなる構成とすることができる。この構成によれば、半田バンプの表面に金属バンプを容易に形成することができる。
上記構成において、前記金属バンプは、金からなる構成とすることができる。この構成によれば、金の半田に対する濡れ性が高いことから、半田バンプの接続信頼性をさらに向上させることができる。
本発明は、半導体チップを外部の電極と電気的に接続する複数の半田バンプの少なくとも一部である第１半田バンプの表面に、前記第１半田バンプより融点の高い金属からなる金属バンプを形成する工程と、前記半導体チップを実装する実装部に、前記第１半田バンプを接合する工程と、を具備することを特徴とする半導体装置の製造方法である。本発明によれば、半田バンプの溶融時に金属バンプが核となることで半田バンプの濡れ性が向上するため、半田バンプを実装部に安定して接合することができる。
上記構成において、前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプのうち少なくとも一部の表面に、複数の前記金属バンプを形成する工程を含む構成とすることができる。この構成によれば、金属バンプが実装部に接触する面積が大きくなるため、半田バンプを実装部にさらに安定して接合することができる。
上記構成において、前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプのうち少なくとも一部の表面に、複数の前記金属バンプを積層して形成する工程を含む構成とすることができる。この構成によれば、金属バンプ全体の高さを高くすることができるため、半田バンプを実装部にさらに安定して接合することができる。
上記構成において、前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプの一部である第３半田バンプの表面に、１以上の前記金属バンプを積層して形成し、前記第１半田バンプの他の一部である第４半田バンプの表面に、前記第３半田バンプの表面に形成した前記金属バンプの数と異なる数の前記金属バンプを積層して形成する工程を含む構成とすることができる。
上記構成において、前記第３半田バンプ及び前記第４半田バンプの表面に前記金属バンプを形成する工程は、前記実装部における前記半田バンプが実装される面の凹凸に対応した個数の金属バンプを、前記第３半田バンプ及び前記第４半田バンプの表面に形成する工程を含む構成とすることができる。この構成によれば、実装部の凹凸に合わせて金属バンプ全体の高さを調整することができるため、半田バンプを実装部にさらに安定して接合することができる。
上記構成において、前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプの表面に大きさの異なる前記金属バンプを形成する工程を含む構成とすることができる。
上記構成において、前記第１半田バンプの表面に大きさの異なる前記金属バンプを形成する工程は、前記実装部における前記半田バンプが実装される面の凹凸に対応した大きさの金属バンプを、前記第１半田バンプの表面に形成する工程を含む構成とすることができる。この構成によれば、実装部の凹凸に合わせて金属バンプ全体の高さを調整することができるため、半田バンプを実装部にさらに安定して接合することができる。
本発明は、半導体チップを外部の電極と電気的に接続する半田バンプの表面に、前記半田バンプより融点の高い金属を含むフラックスを塗布する工程と、前記半導体チップを実装する実装部に、前記フラックスが塗布された前記半田バンプを接合する工程と、を具備することを特徴とする半導体装置の製造方法である。本発明によれば、フラックスに半田バンプより融点の高い金属が含まれているため、半田バンプの濡れ性を高めることができ、半田バンプを実装部に安定して接合することができる。
上記構成において、前記実装部は、半導体チップが実装された中継基板である構成とすることができる。この構成によれば、いわゆるパッケージ・オン・パッケージ型の半導体装置を安定して形成することができる。
本発明によれば、半田バンプの溶融時に金属バンプが核となることで半田バンプの濡れ性が向上するため、半田バンプの接続信頼性を向上させることができる。
以下、図面を用い本発明に係る実施例について説明する。
図３は実施例１に係る半導体装置１００の構成を示した図である。エポキシ系樹脂からなる中継基板３０の上面に、シリコンからなる半導体チップ３２が、アクリル系樹脂からなる接着剤３４を介して２つ積層されている。半導体チップ３２の上面には、半導体チップ３２内の集積回路と接続された銅製のチップ電極３７がそれぞれ設けられており、中継基板３０上に設けられた銅製の基板電極３６と、金製のワイヤ３８により電気的に接続されている。中継基板３０の上面には、半導体チップ３２及びワイヤ３８を封止するエポキシ系の封止樹脂４０が設けられている。中継基板３０の下面には、基板電極３６と不図示の配線により接続された銅製の外部電極４４が設けられ、外部電極４４の表面には第１半田バンプ１０が設けられている。第１半田バンプ１０の表面には、金属バンプ２０が設けられている。中継基板３０の下面のうち、第１半田バンプ１０が設けられていない領域には、絶縁性樹脂からなるソルダーレジスト４２が設けられている。
第１半田バンプ１０は、例えば電子機器の配線基板などの実装部（不図示）に、半導体装置１００を半田付けにより固定すると共に、半導体チップ３２を外部と電気的に接続するためのものである。第１半田バンプ１０には、例えばＳｎＡｇ系、ＳｎＡｇＣｕ系の合金を用いることができる。第１半田バンプ１０は、例えばソルダーレジスト４２をマスクにして半田ペーストを印刷し、一括してリフローすることにより形成することができる。半田バンプの直径は、例えば２００μｍ〜３００μｍとすることができる。
金属バンプ２０は、第１半田バンプ１０より融点の高い導電性の金属からなり、第１半田バンプ１０の表面に設けられる。金属バンプ２０は、上記のように第１半田バンプ１０より融点が高く、第１半田バンプ１０の溶融時に第１半田バンプ１０に溶食する金属であれば任意の部材を用いることができるが、半田への濡れ性が高い金属であることが好ましい。以上の条件を満たす金属としては、例えば金が好ましい。また、金属バンプ２０は第１半田バンプ１０に溶食するため、第１半田バンプ１０より体積が小さいことが好ましい。
金属バンプ２０は、例えばワイヤボンディングに使用されるワイヤボンディングツール及び金属細線を用いて、第１半田バンプ１０の表面にスタッドバンプとして形成することができる。例えば直径２５μｍの金属細線を用いて、第１半田バンプ１０の表面に熱圧着方式によりスタッドバンプを形成した場合、高さ約５０μｍの金属バンプ２０を形成することができる。上述のように、金属細線は金製のものを用いることが好ましいが、他にも銅製やアルミニウム製の金属細線を用いることができる。
実施例１に係る半導体装置１００によれば、半導体チップ３２を外部と電気的に接続する第１半田バンプ１０の表面に、第１半田バンプ１０より融点の高い金属からなる金属バンプ２０が設けられている。これにより、半導体装置１００を実装部に実装する際に、第１半田バンプ１０の溶融に伴って金属バンプ２０が第１半田バンプ１０に溶食し、核となって第１半田バンプ１０の濡れ性が向上する。その結果、例えば実装部に多少の凹凸がある場合や、第１半田バンプ１０の実装部に対する濡れ性が高くない場合であっても、第１半田バンプ１０を実装部に安定して半田付けすることができるため、第１半田バンプ１０の接続信頼性が向上する。
図３を参照に、金属バンプ２０は第１半田バンプ１０の先端（第１半田バンプ１０における、中継基板３０と反対側の部分）に設けられていることが好ましい。これにより、半導体装置１００を実装部（不図示）に実装する際に、金属バンプ２０が最初に実装部に接触するため、金属バンプ２０を介して半田を効率よくなじませることができる。
実施例１に係る半導体装置１００は、従来例に係る半導体装置９０（図１参照）の第１半田バンプ１０の表面に、周知のワイヤボンディングツール及び金属細線を使用してスタッドバンプ（金属バンプ２０）を形成することにより製造することができる。このように、既存の半導体装置及びその製造装置を用いることができるため、半導体装置１００を低コストで製造することができる。
実施例１では中継基板３０に半導体チップ３２が２つ積層された半導体装置１００を例に説明したが、中継基板３０に実装される半導体チップの数は１つまたは３つ以上であってもよい。また、中継基板３０、接着剤３４、基板電極３６、チップ電極３７、ワイヤ３８、封止樹脂４０、ソルダーレジスト４２、及び外部電極４４は必須の構成要素ではなく、その一部を部材として用いない構成としてもよい。
実施例２は、金属バンプが設けられている半田バンプと、金属バンプが設けられていない半田バンプの両方を備えた半導体装置の例である。図４は実施例２に係る半導体装置１０１の構成を示した図である。半導体装置１０１は、中継基板３０の下面に設けられた半田バンプのうち、表面に金属バンプ２０が設けられた第１半田バンプ１０と、表面に金属バンプ２０が設けられていない第２半田バンプ１２を有する。その他の構成は実施例１と同じである。
第１半田バンプ１０の高さは、第２半田バンプ１２に比べて金属バンプ２０の分だけ高くなっている。金属バンプ２０は、半導体装置１０１が実装される実装部の凹凸に対応して設けられることが好ましい。以下、これについて説明する。
図５（ａ）〜（ｄ）は実施例１及び実施例２に係る半導体装置の下面図である。図５（ａ）では、全ての半田バンプに金属バンプ２０が設けられており、実施例１に係る半導体装置１００と同一の構成である。すなわち、半田バンプの全てが表面に金属バンプ２０の設けられた第１半田バンプ１０となっており、実装部が平坦である場合に半導体装置１００を安定して実装するのに適している。
図５（ｂ）では、中継基板３０の中央部に第１半田バンプ１０が複数設けられ、中継基板３０の周辺部に第１半田バンプ１０を囲む形で第２半田バンプ１２が設けられている。これによれば、実装部の中央部が周辺部より低い場合に、半導体装置１０１を安定して実装することができる。
図５（ｃ）では、中継基板３０の中央部に第２半田バンプ１２が複数設けられ、中継基板３０の周辺部に第２半田バンプ１２を囲む形で第１半田バンプ１０が設けられており、図５（ｂ）と対照的な構成となっている。これによれば、実装部の中央部が周辺部より高い場合に、半導体装置１０１を安定して実装することができる。
図５（ｄ）では、矩形の中継基板３０の四隅に第１半田バンプ１０がそれぞれ複数設けられ、その他の部分に第２半田バンプ１２が設けられている。これによれば、実装部の四隅がその他の部分より低い場合に、半導体装置１０１を安定して実装することができる。
実施例２に係る半導体装置１０１は、表面に金属バンプ２０が設けられた第１半田バンプ１０と、表面に金属バンプ２０が設けられていない第２半田バンプ１２とを具備する。また、金属バンプ２０を設けるか否かは、半導体装置１０１が実装される実装部の凹凸に対応して決定する。これにより、実装部に凹凸がある場合であっても、半田バンプを実装部に安定して半田付けすることができる。その結果、半田バンプの接続信頼性をさらに向上することができる。また、半導体装置１０１を実装部に対し水平になるように、容易に実装することができる。
実施例３は、１つの半田バンプに対し金属バンプを複数設けた例である。図６は実施例３に係る半導体装置１０２の構成を示した図である。中継基板３０の下面に設けられた第１半田バンプ１０には、金属バンプ２０がそれぞれ複数（図６では２つずつ）設けられている。その他の構成は実施例１と同じである。
実施例３に係る半導体装置１０２は、金属バンプ２０が複数設けられた第１半田バンプ１０を具備する。これによれば、例えば半導体装置１０２を実装部に実装する際に、金属バンプが実装部に接触する面積が大きくなるため、第１半田バンプ１０を実装部にさらに安定して半田付けすることができる。
図６では複数の金属バンプ２０を水平方向に並べて設けたが、複数の金属バンプ２０を垂直方向に積層して設けてもよい。図７は実施例３に係る他の半導体装置１０３の構成を示した図である。中継基板３０の下面に設けられた第１半田バンプ１０には、金属バンプ２０が複数積層して設けられている。その他の構成は実施例１と同じである。
実施例３に係る他の半導体装置１０３は、金属バンプ２０が複数積層して設けられた第１半田バンプ１０を具備する。これによれば、金属バンプ２０全体の高さを高くすることができるため、半導体装置１０２を実装部に実装する際に、金属バンプ２０が実装部にさらに容易に接触し、第１半田バンプ１０の接続信頼性をさらに向上させることができる。
図７に示すように、第１半田バンプ１０の一部である第３半田バンプ１３に金属バンプ２０が１つ設けられ、第１半田バンプ１０の他の一部である第４半田バンプ１４に金属バンプ２０が２つまたは３つ設けられる構成としてもよい。このとき、金属バンプ２０の個数は、半導体装置１０３を実装する実装部６０の凹凸に対応することが好ましい。すなわち、実装部６０のうち高い部分（凸部）に接合される第３半田バンプ１３の表面には、金属バンプを少なく（例えば１つ）積層し、実装部６０のうち低い部分（凹部）に接合される第４半田バンプ１４の表面には、金属バンプを多く（例えば２つないし３つ）積層して設けることが好ましい。例えば、実施例１と同様に直径２５μｍの金属細線を用いて金属バンプ２０を形成する場合、金属バンプが１つであれば金属バンプ全体の高さは約５０μｍ、２つであれば約１００μｍ、３つであれば約１５０μｍとなる。このように、第１半田バンプ１０の表面に積層して設けられた金属バンプ２０の個数を異なるものとすることで、実装部６０の凹凸に合わせて金属バンプ２０全体の高さを調整し、第１半田バンプ１０の接続信頼性をさらに向上させることができる。
図７において、第１半田バンプ１０の表面に設けられた金属バンプの数は１つないし３つであったが、それ以外の数の金属バンプを積層してもよい。ただし、半導体装置１０３においては、第１半田バンプの一部である第３半田バンプ１３に積層された金属バンプ２０の数と、第１半田バンプの他の一部である第４半田バンプ１４に積層された金属バンプ２０の数は異なるものでなくてはならない。
上述のように、第１半田バンプ１０の表面に、高さ（個々の金属バンプではなく、金属バンプ全体の高さ）の異なる金属バンプを形成することができる。また、金属バンプ全体の高さを実装部の凹凸に合わせて形成することで、第１半田バンプ１０の接続信頼性をさらに向上させることができる。図７に示した半導体装置１０３はその一例であり、同じ大きさの金属バンプ２０を複数積層し、全体として高さの異なる金属バンプを形成したものであるが、高さの異なる金属バンプを形成する方法は、これに限定されるものではない。
実施例４は、実施例１に係る半導体装置１００を、他の半導体装置の上に実装した、いわゆるパッケージ・オン・パッケージ型の半導体装置の例である。図８（ａ）及び図８（ｂ）は実施例４に係る半導体装置１１０の製造方法を示した図である。
図８（ａ）を参照に、実施例１に係る半導体装置１００を、実装部である半導体装置６２の上面に実装する。半導体装置６２は、中継基板３０ｂに、半導体チップ３２ｂがフリップチップボンディングにより実装されている。半導体チップ３２ｂと、中継基板３０ｂの上面に設けられた基板電極３６ｂとは金属バンプ５０により電気的に接続されており、半導体チップ３２ｂと中継基板３０ｂとの間の空間にはアンダーフィル材５２が充填されている。
半導体装置１００は、第１半田バンプ１０ａを基板電極３６ｂに半田付けすることにより、実装部である半導体装置６２に固定されると共に電気的に接続される。第１半田バンプ１０ａは加熱により一度溶融して基板電極３６ｂの表面に広がり、冷却により再び固化して接合される。このとき、金属バンプ２０は第１半田バンプ１０ａの溶融に伴い第１半田バンプ１０ａに溶食し、核となる。
図８（ｂ）は、半田付け後の半導体装置１１０を示した図である。半導体装置６２の上面に半導体装置１００が実装され、外部電極４４ａと基板電極３６ｂとは第１半田バンプ１０ａにより電気的に接続されている。金属バンプ２０は第１半田バンプ１０ａに溶食している。
実施例４に係る半導体装置の製造方法によれば、実装部である半導体装置６２に、表面に金属バンプ２０が形成された第１半田バンプ１０ａを接合することにより、半導体装置１００を実装する。これによれば、第１半田バンプ１０ａの溶融時に金属バンプ２０が第１半田場バンプ１０に溶食し、核となることで第１半田バンプ１０ａの接続信頼性が向上する。その結果、半導体装置１００を半導体装置６２に安定して実装することができるため、特にパッケージ・オン・パッケージ型の半導体装置の安定性を向上させることができる。
図８（ａ）及び（ｂ）では実施例１に係る半導体装置１００を実装部に実装する例を説明したが、実施例２及び実施例３に係る半導体装置１０１〜１０３を、半導体装置１００の代わりに実装部に実装してもよい。また、これらの半導体装置を複数組み合わせて実装してもよい。
実施例５は金属バンプの代わりに、金属粒子入りのフラックスを用いた例である。図９（ａ）〜（ｄ）は実施例５に係る半導体装置１１１の製造方法を示した図である。
図９（ａ）を参照に、半導体装置１０５は中継基板３０ａの上面に半導体チップ３２ａが２つ積層され、封止樹脂４０により封止された半導体装置であり、中継基板３０ａの下面には半田バンプ１５が設けられている。半田バンプ１５の先端に金属バンプ２０が設けられていない他は、実施例１に係る半導体装置１００と同じ構造であり、詳細な説明を省略する。
図９（ｂ）を参照に、半田バンプ１５が設けられた面を下にして、半導体装置１０５をフラックス２２の入った容器７０に浸し、半田バンプ１０の表面にフラックス２２を塗布する。フラックス２２は、少なくとも半田バンプ１５の先端部（外部電極４４ａの反対側）を覆うように塗布する。
フラックス２２は、半田バンプ１５の濡れ性を高め、接合性を向上させるためのものであり、例えばロジン（松脂）等の材料からなる。フラックス２２はさらに、半田バンプ１５より融点の高い金属を含む。フラックス２２に含まれる金属としては、半田との濡れ性が高い部材（例えば金）を用いることが好ましい。
図９（ｃ）を参照に、半田バンプ１５の先端にフラックス２２が塗布された半導体装置１０５を、実装部である半導体装置６２に実装する。半導体装置６２は、実施例４で用いたものと同一である。半田バンプ１５は、半導体装置６２の上面に設けられた基板電極３６に接合される。このとき、フラックス２２は半田バンプ１５の溶解に伴い、半田バンプ１５に溶食する。
図９（ｄ）は半田付け後の半導体装置１１１を示した図である。半導体装置６２の上面に半導体装置１０５が実装され、外部電極４４ａと基板電極３６ｂとは半田バンプ１５により電気的に接続されている。フラックス２２は半田バンプ１５に溶食している。
実施例５に係る半導体装置の製造方法によれば、実装部である半導体装置６２に、表面にフラックス２２が塗布された半田バンプ１５を接合することにより、半導体装置１０５を実装する。これによれば、半田バンプ１５の表面にフラックスが塗布されているため、半田バンプ１５の接合性が向上する。また、フラックス２２は半田バンプ１５より融点の高い金属を含むため、半田バンプ１５の接合性をさらに向上させることができる。その結果、半導体装置１００を半導体装置６２に安定して実装することができるため、特にパッケージ・オン・パッケージ型の半導体装置の安定性を向上させることができる。
実施例４及び実施例５では実装部として半導体装置６２を例に説明したが、実装部は半導体チップ３２を直接的または間接的に、半田バンプ１５を介して実装することができるものであれば他の部材を用いてもよい。例えば、実装部として他の中継基板や、電子機器の配線基板を用いることができる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は従来例に係る半導体装置の構成を示した断面図である。 図２は従来例に係る半導体装置の構成を示した断面図（その２）である。 図３は実施例１に係る半導体装置の構成を示した断面図である。 図４は実施例２に係る半導体装置の構成を示した断面図である。 図５は実施例１及び実施例２に係る半導体装置の構成を示した下面図である。 図６は実施例３に係る半導体装置の構成を示した断面図である。 図７は実施例３に係る他の半導体装置の構成を示した断面図である。 図８（ａ）〜（ｄ）は実施例４に係る半導体装置の製造方法を示した図である。 図９（ａ）〜（ｄ）は実施例５に係る半導体装置の製造方法を示した図である。
符号の説明
１０ 半田バンプ
２０ 金属バンプ
２２ フラックス
３０ 中継基板
３２ 半導体チップ
３４ 接着剤
３６ 基板電極
３７ チップ電極
３８ ワイヤ
４０ 封止樹脂
４２ ソルダーレジスト
４４ 外部電極
５０ バンプ電極
５２ アンダーフィル材
６０ 実装部
１００ 半導体装置

Claims (13)

  1. 半導体チップと、
    前記半導体チップを外部と電気的に接続する複数の半田バンプと、
    前記複数の半田バンプのうち少なくとも一部である第１半田バンプの表面に設けられ、 前記第１半田バンプより融点の高い金属からなる金属バンプと、
    を具備し、
    前記第１半田バンプのうち少なくとも一部は、表面に前記金属バンプが複数積層して設けられていることを特徴とする半導体装置。
  2. 半導体チップと、
    前記半導体チップを外部と電気的に接続する複数の半田バンプと、
    前記複数の半田バンプのうち少なくとも一部である第１半田バンプの表面に設けられ、 前記第１半田バンプより融点の高い金属からなる金属バンプと、
    を具備し、
    前記第１半田バンプの一部である第３半田バンプは、表面に１以上の前記金属バンプが積層して設けられ、前記第１半田バンプの他の一部である第４半田バンプは、前記第３半田バンプの表面に設けられた前記金属バンプの数と異なる数の前記金属バンプが、表面に積層して設けられていることを特徴とする半導体装置。
  3. 半導体チップと、
    前記半導体チップを外部と電気的に接続する複数の半田バンプと、
    前記複数の半田バンプのうち少なくとも一部である第１半田バンプの表面に設けられ、 前記第１半田バンプより融点の高い金属からなる金属バンプと、
    を具備し、
    前記金属バンプは、スタッドバンプからなることを特徴とする半導体装置。
  4. 前記第１半田バンプのうち少なくとも一部は、表面に前記金属バンプが複数設けられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記複数の半田バンプは、表面に前記金属バンプが設けられていない第２半田バンプを含むことを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記金属バンプは、金からなることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 半導体チップを外部の電極と電気的に接続する複数の半田バンプの少なくとも一部である第１半田バンプの表面に、前記第１半田バンプより融点の高い金属からなる金属バンプを形成する工程と、
    前記半導体チップを実装する実装部に、前記第１半田バンプを接合する工程と、
    を具備し、
    前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプのうち少なくとも一部の表面に、複数の前記金属バンプを積層して形成する工程を含むことを特徴とする半導体装置の製造方法。
  8. 半導体チップを外部の電極と電気的に接続する複数の半田バンプの少なくとも一部である第１半田バンプの表面に、前記第１半田バンプより融点の高い金属からなる金属バンプを形成する工程と、
    前記半導体チップを実装する実装部に、前記第１半田バンプを接合する工程と、
    を具備し、
    前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプの一部である第３半田バンプの表面に、１以上の前記金属バンプを積層して形成し、前記第１半田バンプの他の一部である第４半田バンプの表面に、前記第３半田バンプの表面に形成した前記金属バンプの数と異なる数の前記金属バンプを積層して形成する工程を含むことを特徴とする半導体装置の製造方法。
  9. 前記第３半田バンプ及び前記第４半田バンプの表面に前記金属バンプを形成する工程は、前記実装部における前記半田バンプが実装される面の凹凸に対応した個数の金属バンプを、前記第３半田バンプ及び前記第４半田バンプの表面に形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 半導体チップを外部の電極と電気的に接続する複数の半田バンプの少なくとも一部である第１半田バンプの表面に、前記第１半田バンプより融点の高い金属からなる金属バンプを形成する工程と、
    前記半導体チップを実装する実装部に、前記第１半田バンプを接合する工程と、
    を具備し、
    前記第１半田バンプの表面に前記金属バンプを形成する工程は、前記第１半田バンプの表面に高さの異なる前記金属バンプを形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記第１半田バンプの表面に高さの異なる前記金属バンプを形成する工程は、前記実装部における前記半田バンプが実装される面の凹凸に対応した高さの金属バンプを、前記第１半田バンプの表面に形成する工程を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 半導体チップを外部の電極と電気的に接続する半田バンプの表面に、前記半田バンプより融点の高い金属を含むフラックスを塗布する工程と、
    前記半導体チップを実装する実装部に、前記フラックスが塗布された前記半田バンプを接合する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  13. 前記実装部は、半導体チップが実装された中継基板であることを特徴とする請求項７から１２のうちいずれか１項に記載の半導体装置の製造方法。
JP2007215189A 2007-08-21 2007-08-21 半導体装置及びその製造方法 Expired - Fee Related JP5058714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007215189A JP5058714B2 (ja) 2007-08-21 2007-08-21 半導体装置及びその製造方法
US12/196,210 US7846829B2 (en) 2007-08-21 2008-08-21 Stacked solder balls for integrated circuit device packaging and assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215189A JP5058714B2 (ja) 2007-08-21 2007-08-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009049248A JP2009049248A (ja) 2009-03-05
JP5058714B2 true JP5058714B2 (ja) 2012-10-24

Family

ID=40501189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215189A Expired - Fee Related JP5058714B2 (ja) 2007-08-21 2007-08-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7846829B2 (ja)
JP (1) JP5058714B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9966341B1 (en) 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
KR20220048532A (ko) 2020-10-12 2022-04-20 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH09275106A (ja) * 1996-04-04 1997-10-21 Nec Corp バンプの構造と形成方法
JPH1126931A (ja) * 1997-07-03 1999-01-29 Fuji Xerox Co Ltd 電子部品実装基板およびその接続検査方法
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP2004253544A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
JP4427298B2 (ja) * 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法
US7223695B2 (en) * 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers

Also Published As

Publication number Publication date
JP2009049248A (ja) 2009-03-05
US20090212423A1 (en) 2009-08-27
US7846829B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
US6551918B2 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP5058714B2 (ja) 半導体装置及びその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4435187B2 (ja) 積層型半導体装置
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP4811437B2 (ja) Ｉｃチップ上への電子部品の実装
TWI399838B (zh) 柱對柱覆晶結構
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP2008270303A (ja) 積層型半導体装置
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2013110188A (ja) 半導体装置及びその製造方法
JP2001291820A (ja) 半導体装置及びその製造方法
JP4723312B2 (ja) 半導体チップおよび半導体装置
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2741611B2 (ja) フリップチップボンディング用基板
KR102527153B1 (ko) 반도체 패키지 및 그 제조 방법
JP5589734B2 (ja) 電子部品及びその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2010278247A (ja) 電子部品内蔵モジュール
JP2009099750A (ja) 半導体パッケージ
JP2008021710A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100819

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees