JP2001291820A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001291820A
JP2001291820A JP2000103870A JP2000103870A JP2001291820A JP 2001291820 A JP2001291820 A JP 2001291820A JP 2000103870 A JP2000103870 A JP 2000103870A JP 2000103870 A JP2000103870 A JP 2000103870A JP 2001291820 A JP2001291820 A JP 2001291820A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
electrode pad
semiconductor device
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000103870A
Other languages
English (en)
Inventor
Kenji Toshida
賢二 利田
Tsuneo Hamaguchi
恒夫 濱口
Junichi Murai
淳一 村井
Hitoshi Arai
等 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000103870A priority Critical patent/JP2001291820A/ja
Publication of JP2001291820A publication Critical patent/JP2001291820A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板の曲げ強度が小さいという課題や電気特
性が悪いという課題があった。 【解決手段】 実装接続体は、入出力電極パッド６上に
配置された、合成樹脂からなる芯ボール１１ａと芯ボー
ル１１ａの表面を覆う金属膜１１ｂとにより構成された
導電性ボール１１であり、導電性ボール１１の直径は、
０．４ｍｍ以下である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、配線層が形成さ
れた基板の上面及び下面に半導体チップが装着された半
導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】電子機器を小型化及び軽量化するため、
電子機器を構成する半導体装置を小型化することが要求
されている。このため、例えば、特開平１０−７９４０
５号公報に示されているように、配線層が形成された基
板の上面及び下面に半導体チップを装着し、半導体装置
を構成する場合がある。
【０００３】図８は特開平１０−７９４０５号公報に示
された従来の半導体装置の構成を示す断面図である。図
において、１０１は半導体装置、１０２は配線層が形成
された基板、１０３は基板１０２の下面に形成された凹
部、１０４は基板１０２の上面に形成され、配線層と接
続された第１のチップ接続用電極パッド、１０５は基板
１０２の下面の凹部１０３に形成され、配線層と接続さ
れた第２のチップ接続用電極パッド、１０６は基板１０
２の下面の凹部１０３の周囲、すなわち基板１０２の下
面の周辺部に形成され、配線層と接続された入出力用電
極パッド、１０７は基板１０２の上面に装着された第１
の半導体チップ、１０８は第１の半導体チップ１０７の
表面に形成され、第１のチップ接続用電極パッド１０４
と接続した第１の電極、１０９は基板１０２の下面の凹
部１０３に装着された第２の半導体チップ、１１０は第
２の半導体チップ１０９の表面に形成され、第２のチッ
プ接続用電極パッド１０５と接続した第２の電極、１１
１は入出力用電極パッド１０６上に形成された、マザー
ボードとの接続用のはんだバンプ、１１２は第１の半導
体チップ１０７と基板１０２との間、及び第２の半導体
チップ１０９と基板１０２との間に充填された樹脂であ
る。
【０００４】この半導体装置１０１では、第１の半導体
チップ１０７は、第１の電極１０８及び第１のチップ接
続用電極パッド１０４を介して基板１０２に形成された
配線層と電気的に接続している。同様に、第２の半導体
チップ１０９は、第２の電極１１０及び第２のチップ接
続用電極パッド１０５を介して基板１０２に形成された
配線層と電気的に接続している。
【０００５】また、この半導体装置１０１では、マザー
ボードに実装する際に、第２の半導体チップ１０９がマ
ザーボードと接触しないように、基板１０２の下面に凹
部１０３を形成し、そこに第２の半導体チップ１０９を
装着している。
【０００６】また、この半導体装置１０１では、マザー
ボードに実装した場合、はんだバンプ１１１がマザーボ
ードの表面に形成された電極パッドと接続する。その結
果、第１の半導体チップ１０７は、第１の電極１０８、
第１のチップ接続用電極パッド１０４、基板１０２に形
成された配線層、入出力用電極パッド１０６及びはんだ
バンプ１１１を介してマザーボードと電気的に接続す
る。同様に、第２の半導体チップ１０９は、第２の電極
１１０、第２のチップ接続用電極パッド１０５、基板１
０２に形成された配線層、入出力用電極パッド１０６及
びはんだバンプ１１１を介してマザーボードと電気的に
接続する。
【０００７】次に、この半導体装置１０１の製造方法に
ついて説明する。先ず、第１の半導体チップ１０７を基
板１０２の上面にフリップチップ接続により装着する。
その後、第１の半導体チップ１０７と基板１０２との間
に樹脂１１２を充填する。その後、基板１０２を裏返
し、第２の半導体チップ１０９を基板１０２の下面の凹
部１０３にフリップチップ接続により装着する。その
後、第２の半導体チップ１０９と基板１０２との間に樹
脂１１２を充填する。フリップチップ接続の方法とし
て、第１及び第２の電極１０８，１１０と、第１及び第
２のチップ接続用電極パッド１０４，１０５とをはんだ
で接続する方法、導電性接着剤で接続する方法などがあ
る。また、上述したフリップチップ接続と樹脂の充填
を、エポキシ接着フィルム中に導電粒子を含有した異方
性導電接着フィルムを用いて同時に行う方法もある。
【０００８】その後、基板１０２に形成された入出力用
電極パッド１０６上にはんだバンプ１１１を形成する。
はんだバンプ１１１の形成方法として、はんだペースト
を入出力用電極パッド１０６上に印刷する方法やはんだ
ボールを入出力用電極パッド１０６上に配置する方法が
ある。
【０００９】このようにして製造した半導体装置１０１
は、はんだバンプ１１１がマザーボードに形成された電
極パッドと接続するように、マザーボードに面実装す
る。
【００１０】なお、半導体装置とマザーボードとの間隔
を確実に確保するために、例えば、特開平１０−１５０
２６３号公報に示されているように、はんだバンプの代
わりに、合成樹脂からなる芯ボールとその表面を覆う金
属膜とにより構成された導電性ボールを用いる場合があ
る。
【００１１】図９は特開平１０−１５０２６３号公報に
示された半導体装置のマザーボードへの実装状態を示す
断面図である。図において、１２１はマザーボード、１
２２はマザーボード１２１の表面に形成された電極パッ
ド、１２３は基板１０２に形成された入出力用電極パッ
ド１０６上に配置された、マザーボード１２１との接続
用の導電性ボール、１２３ａは樹脂からなる芯ボール、
１２３ｂは芯ボール１２３ａの表面を覆う金属膜、１２
４は導電性ボール１２３を入出力用電極パッド１０６上
に固着するはんだ、１２５は導電性ボール１２３と電極
パッド１２２とを接続するはんだである。その他の構成
要素は、図８で同一符号を付して示したものと同一ある
いは同等であるため、その詳細な説明は省略する。
【００１２】この導電性ボール１２３では、金属膜１２
３ｂは、芯ボール１２３ａ上に形成されたニッケル膜
と、ニッケル膜上に形成された金膜とから構成されてい
る。
【００１３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように、基板１０２の下面に凹部１０３を形成し、
そこに第２の半導体チップ１０９を装着するように構成
されているので、凹部１０３の角部１０３ａに応力が集
中し、基板１０２の曲げ強度が小さいという課題や凹部
１０３を形成するためのコストが高いという課題があっ
た。
【００１４】また、はんだバンプ１１１の代わりに導電
性ボール１２３を用いた場合、金属膜１２３ｂが露出す
る導電性ボール１２３の部分で電流が流れる部分の幅が
狭く、入出力用電極パッド１０６と電極パッド１２２と
の間の許容電流量が小さく、電気特性が悪いという課題
があった。
【００１５】また、はんだバンプ１１１や導電性ボール
１２３を多数設けるには、入出力用電極１０６の配置ピ
ッチを小さくするとともに、はんだバンプ１１１や導電
性ボール１２３を小さくする必要がある。しかしなが
ら、その場合、基板１０２の下面の凹部１０３を深くし
ないと、半導体装置１０１をマザーボードに実装する際
に、第２の半導体チップ１０９がマザーボードに接触
し、半導体装置１０１をマザーボードに実装することが
できないという課題が生じる。一方、このような課題を
解決するために、基板１０２の下面の凹部１０３を深く
し、第２の半導体チップ１０９が凹部１０３に収まるよ
うにすると、基板１０２の曲げ強度がさらに小さくなる
という課題や凹部１０３を形成するためのコストがさら
に高くなるという課題が生じる。
【００１６】この発明は上記のような課題を解決するた
めになされたもので、配線が形成された基板の上面及び
下面に半導体チップが装着され、基板の曲げ強度が大き
い半導体装置及びその製造方法を得ることを目的とす
る。
【００１７】また、この発明は上記のような課題を解決
するためになされたもので、配線が形成された基板の上
面及び下面に半導体チップが装着され、電気特性が良好
な半導体装置及びその製造方法を得ることを目的とす
る。
【００１８】また、この発明は配線が形成された基板の
上面及び下面に半導体チップが装着され、実装接続体を
小さくすることなく多数設けることが可能な半導体装置
を得ることを目的とする。
【００１９】
【課題を解決するための手段】この発明に係る半導体装
置は、実装接続体が、電極パッド上に配置された、合成
樹脂からなる芯ボールと芯ボールの表面を覆う金属膜と
により構成された導電性ボールであり、導電性ボールの
直径が、０．４ｍｍ以下であるものである。
【００２０】この発明に係る半導体装置は、基板の下面
に装着された配線板を備え、第２の半導体チップが基板
と配線板とにより形成された凹部に配置され、実装接続
体が配線板の下面に配置されたものである。
【００２１】この発明に係る半導体装置は、配線板が、
その上面に第２の半導体チップを収容する凹部を有する
ものである。
【００２２】この発明に係る半導体装置の製造方法は、
合成樹脂からなる芯ボールと芯ボールの表面を覆う金属
膜とにより構成された導電性ボールをその一部分で保持
し、その保持部分と対向する導電性ボールの一部分には
んだペーストを付着させる工程と、配線板の下面を上に
向けて配置し、はんだペーストが付着した側から、導電
性ボールを、基板の下面に形成され、配線層と接続され
た電極パッド上に配置し、はんだペーストにより電極パ
ッド上に接着させる工程とを有するものである。
【００２３】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置を示す断面図である。図２はこの発明の実施の
形態１による半導体装置のマザーボードへの実装状態を
示す断面図である。図３は図２の部分拡大図である。図
において、１は半導体装置、２は配線層が形成された基
板、４は基板２の上面に形成され、配線層と接続された
第１のチップ接続用電極パッド、５は基板２の下面に形
成され、配線層と接続された第２のチップ接続用電極パ
ッド、６は基板２の下面の周辺部に形成され、配線層と
接続された入出力用電極パッド（電極パッド）、７は基
板２の上面に装着された第１の半導体チップ、８は第１
の半導体チップ７の表面に形成され、第１のチップ接続
用電極パッド４と接続した第１の電極、９は基板２の下
面に装着された第２の半導体チップ、１０は第２の半導
体チップ９の表面に形成され、第２のチップ接続用電極
パッド５と接続した第２の電極、１１は入出力用電極パ
ッド６上に配置された、マザーボードとの接続用の導電
性ボール、１２は第１の半導体チップ７と基板２との
間、及び第２の半導体チップ９と基板２との間に充填さ
れた樹脂、１３は導電性ボール１１を入出力用電極パッ
ド６上に固着するはんだである。
【００２４】また、２１はマザーボード（実装基板）、
２２はマザーボード２１の表面に形成された電極パッ
ド、２３は導電性ボール１１の表面を覆い、入出力用電
極パッド６と電極パッド２２とを接続するはんだであ
る。このように導電性ボール１１の表面がはんだ２３で
覆われている場合、電流が流れる部分の幅が広く、入出
力用電極パッド６と電極パッド２２との間の許容電流量
が大きい。
【００２５】導電性ボール１１において、１１ａは樹脂
からなる芯ボール、１１ｂは芯ボール１１ａの表面を覆
う金属膜である。芯ボール１１ａを形成する材料とし
て、ジビニルベンゼン系の樹脂やエポキシ系の樹脂があ
り、金属膜１１ｂを形成する材料として、金や銅やニッ
ケルがある。ただし、これに限定されない。
【００２６】導電性ボール１１は、半導体装置１のマザ
ーボード２１への実装時の加熱処理中に溶融しないた
め、半導体装置１とマザーボード２１との間隔を確実に
確保することができる。半導体装置１とマザーボード２
１との間隔は、導電性ボール１１の直径により決まり、
この半導体装置１では、導電性ボール１１の直径を第２
の半導体チップ９の厚さより小さくして、第２の半導体
チップ９がマザーボード２１に接触することを防止して
いる。ただし、導電性ボール１１の直径は０．４ｍｍ以
下である。また、導電性ボール１１は、可とう性を有
し、基板２とマザーボード２１の熱膨脹差により生じる
応力が導電性ボール１１により吸収されるため、入出力
用電極パッド６と電極パッド２２との接続を良好に維持
することができる。
【００２７】また、基板２として、プリント配線板、セ
ラミック基板、ポリイミド樹脂フィルムに配線を施した
フレキシブル基板がある。ただし、これに限定されな
い。
【００２８】この半導体装置１では、従来の場合と同様
に、第１の半導体チップ７は、第１の電極８及び第１の
チップ接続用電極パッド４を介して基板２に形成された
配線層と電気的に接続している。第２の半導体チップ９
は、第２の電極１０及び第２のチップ接続用電極パッド
５を介して基板２に形成された配線層と電気的に接続し
ている。
【００２９】また、この半導体装置１では、マザーボー
ド２１に実装した場合、従来の場合と同様に、第１の半
導体チップ７は、第１の電極８、第１のチップ接続用電
極パッド４、基板２に形成された配線層、入出力用電極
パッド６、並びに導電性ボール１１及びはんだ２３を介
してマザーボード２１と電気的に接続する。第２の半導
体チップ９は、第２の電極１０、第２のチップ接続用電
極パッド５、基板２に形成された配線層、入出力用電極
パッド６、並びに導電性ボール１１及びはんだ２３を介
してマザーボード２１と電気的に接続する。
【００３０】この半導体装置１の一例として、入出力用
電極パッド６の配置ピッチが０．５ｍｍ、導電性ボール
１１の直径が０．３ｍｍ、第２の半導体チップ９の厚さ
が０．２ｍｍの場合がある。ただし、これに限定されな
い。この場合、第２の半導体チップ９とマザーボード２
１の間に、０．１ｍｍのギャップが確保される。
【００３１】次に、この半導体装置１の製造方法につい
て説明する。図４はこの発明の実施の形態１による半導
体装置の製造工程を示す断面図である。
【００３２】先ず、第１の半導体チップ７を基板２の上
面にフリップチップ接続により装着する。このとき、第
１の半導体チップ７に形成された第１の電極８が基板２
に形成された第１のチップ接続用電極パッド４と接続す
る。その後、第１の半導体チップ７と基板２との間に樹
脂１２を充填する。その後、基板２を裏返し、第２の半
導体チップ９を基板２の下面にフリップチップ接続によ
り装着する。このとき、第２の半導体チップ９に形成さ
れた第２の電極１０が基板２に形成された第２のチップ
接続用電極パッド５と接続する。その後、第２の半導体
チップ９と基板２との間に樹脂１２を充填する（図４
（Ａ））。フリップチップ接続の方法として、第１及び
第２の電極８，１０と、第１及び第２のチップ接続用電
極パッド４，５とをはんだで接続する方法、導電性接着
剤で接続する方法などがある。また、上述したフリップ
チップ接続と樹脂の充填を、エポキシ接着フィルム中に
導電粒子を含有した異方性導電接着フィルムを用いて同
時に行う方法もある。
【００３３】その後、導電性ボール１１を基板２に形成
された入出力用電極パッド６上に固着する。この場合、
先ず、導電性ボール１１が貯溜された容器（図示せず）
上に吸着ヘッド３１を移動させる。そして、吸着ヘッド
３１を容器内に移動させ、吸着ヘッド３１の吸着孔３１
ａに導電性ボール１１を吸着し、吸着ヘッド３１を容器
外に移動させる。このとき、導電性ボール１１は吸着孔
３１ａに吸着する部分（以下、保持部分という）で保持
される。その後、吸着ヘッド３１を移動させ、保持部分
と対向する導電性ボール１１の部分をはんだペーストに
浸す。そして、吸着ヘッド３１を移動させ、導電性ボー
ル１１をはんだペーストから引き上げる（図４
（Ｂ））。このとき、保持部分と対向する導電性ボール
１１の部分に、はんだペースト３２が付着する。その
後、基板２の下面を上に向けてを配置し、吸着ヘッド３
１を基板２の上側に移動させ、導電性ボール１１を入出
力用電極パッド６と位置合わせする。その後、吸着ヘッ
ド３１を移動させ、はんだペースト３２が付着した側か
ら、導電性ボール１１を入出力用電極パッド６上に配置
し、導電性ボール１１の吸着状態を解除する。このと
き、導電性ボール１１に付着していたはんだペースト３
２により、導電性ボール１１は入出力用電極パッド６上
に接着する。その後、加熱処理して、はんだペースト３
２を溶融・固化し、導電性ボール１１を、はんだ１３に
より入出力用電極パッド６上に固着する（図４
（Ｃ））。
【００３４】このようにして製造した半導体装置１は、
図２及び図３に示すように、マザーボード２１に面実装
する。この場合、先ず、マザーボード２１に形成された
電極パッド２２上にはんだペーストを塗布する。その
後、導電性ボール１１が電極パッド２２上に位置するよ
うに、基板２をマザーボード２１上に配置する。その
後、加熱処理して、電極パッド２２上のはんだペースト
を溶融・固化する。このとき、導電性ボール１１の直径
が０．４ｍｍ以下であるため、導電性ボール１１の表面
がはんだ２３で覆われ、入出力用電極パッド６と電極パ
ッド２２とが、導電性ボール１１を介して、はんだ２３
により接続する。ただし、金属膜１１ｂが汚れていた
り、はんだ２３が酸化している場合、導電性ボール１１
の表面がはんだ２３で完全に覆われない恐れがあるが、
この半導体装置１では、導電性ボール１１がその表面に
金属膜１１ｂを有し、導電性ボール１１の表面がはんだ
２３で完全に覆われていない場合に金属膜１１ｂが露出
するため、導電性ボール１１の表面がはんだ２３で完全
に覆われているか否かの判定を外観検査により容易に行
うことができる。金属膜１１ｂを金などのはんだ２３と
濡れ性の良い材料で形成した場合、導電性ボール１１が
はんだ２３で完全に覆われやすい。
【００３５】導電性ボール１１の直径が０．４ｍｍ以下
である場合、導電性ボール１１の表面がはんだ２３で覆
われる根拠は以下の通りである。
【００３６】基板２に形成された入出力用電極パッド６
とマザーボード２１に形成された電極パッド２２との接
続部が円柱形であると仮定する。円柱形の接続部は導電
性ボール１１とはんだ２３により構成される。導電性ボ
ール１１の半径ｄが円柱形の接続部の底面の半径と等し
いとき、円柱形の接続部の体積は、（πｄ2 ）×２ｄ＝
２πｄ3 であり、導電性ボール１１の体積は４／３・π
ｄ3 である。従って、この場合、円柱形の接続部を形成
するために必要なはんだ２３の量は２πｄ3 −４／３・
πｄ3 ＝２／３・πｄ3 である。一方、電極パッド２２
上に塗布されるはんだペーストの厚さは通常０．１３ｍ
ｍである。ここで、電極パッド２２上の半径ｄの円形領
域に塗布されたはんだペーストを用いて円柱形の接続部
を構成するはんだ２３を形成すると仮定すると、２／３
・πｄ3 ＝πｄ2 ×０．１３であり、ｄ＝０．１９５ｍ
ｍである。従って、導電性ボール１１の直径２ｄが０．
３９ｍｍのとき、導電性ボール１１の表面をはんだ２３
で覆うことが可能であると考えられる。実際には、はん
だ１３により導電性ボール１１を入出力用電極パッド６
上に固着しているため、導電性ボール１１の直径２ｄが
０．３９ｍｍより多少大きい場合でも、導電性ボール１
１の表面をはんだ２３で覆うことが可能であると考えら
れる。
【００３７】以上のように、この実施の形態１によれ
ば、基板２に凹部を形成せずに、導電性ボール１１を用
いて第２の半導体チップ９を配置する空間を確保してい
るので、基板２の曲げ強度が大きいという効果が得られ
る。
【００３８】また、この実施の形態１によれば、導電性
ボール１１の表面がはんだ２３で覆われているので、電
気特性が良好であり、入出力用電極パッド６と電極パッ
ド２２の接続信頼性が高いという効果が得られる。
【００３９】また、この実施の形態１によれば、導電性
ボール１１を吸着ヘッド３１の吸着孔３１ａに吸着した
後、保持部分と対向する導電性ボール１１の部分に、は
んだペースト３２を付着させ、その後、はんだペースト
３２が付着した側から導電性ボール１１を入出力用電極
パッド６上に配置することにより、導電性ボール１１を
入出力用電極パッド６上に接着するので、入出力用電極
パッド６上へ、はんだペーストを塗布する必要がなくな
り、半導体装置の生産性がよいという効果が得られる。
【００４０】なお、この実施の形態１では、導電性ボー
ル１１を用いたが、円柱形のものを用いても同様の効果
が得られる。ただし、その場合、円柱の上下面の直径及
び高さを０．４ｍｍ以下とする。
【００４１】また、半導体装置１を小型化するために
は、入出力用電極パッド６の配置ピッチを小さくすると
ともに、入出力用電極パッド６の大きさを小さくして、
隣接する入出力用電極パッド６間でショートしないよう
にするが、その場合、電極パッド２２上に塗布するはん
だペーストの量を少なくする必要がある。ただし、導電
性ボール１１の表面をはんだ２３で覆うための量は必要
である。
【００４２】実施の形態２．実施の形態２では、導電性
ボールを構成する金属膜が、芯ボールと密着力が強い金
属膜と、はんだと濡れ性の良い金属膜とからなる２層構
成である場合について説明する。
【００４３】図５はこの発明の実施の形態２による半導
体装置のマザーボードへの実装状態を示す断面図であ
り、図３に対応する。図において、４１は入出力用電極
パッド６上に配置された、マザーボード２１との接続用
の導電性ボール、４２は樹脂からなる芯ボール、４３は
芯ボール４２の表面を覆う金属膜である。
【００４４】金属膜４３において、４３ａは芯ボール４
２の表面を覆う、芯ボール４２と密着力が強い第１の金
属膜、４３ｂは第１の金属膜４３ａの表面を覆う、はん
だ２３と濡れ性の良い第２の金属膜である。第１の金属
膜４３ａを形成する材料として、ニッケル、銅があり、
第２の金属膜４３ｂを形成する材料として金がある。
【００４５】その他の構成要素は、図３で同一符号を付
して示したものと同一あるいは同等であるため、その詳
細な説明は省略する。
【００４６】金属膜４３を、芯ボール４２と密着力が強
い第１の金属膜４３ａと、はんだ２３と濡れ性の良い第
２の金属膜４３ｂとの２層構成とした場合、導電性ボー
ル４１の表面がはんだ２３と濡れ性の良い第２の金属膜
４３ｂで形成されているため、導電性ボール１１がはん
だ２３で完全に覆われやすく、入出力用電極パッド６と
電極パッド２２の接続信頼性が高い。また、第２の金属
膜４３ｂは、第１の金属膜４３ａ上に形成するため、薄
くすることができる。
【００４７】なお、この実施の形態２によれば、実施の
形態１と同様の効果が得られる。
【００４８】実施の形態３．図６はこの発明の実施の形
態３による半導体装置を示す断面図である。図におい
て、５１は半導体装置、５２は基板２の下面にフリップ
チップ接続により装着された配線板、５３は配線板５２
の上面に形成され、入出力用電極パッド６と接続した上
面電極パッド、５４は配線板５２の下面に形成された下
面電極パッド、５５は下面電極パッド５４上に形成され
た、マザーボートとの接続用のはんだバンプ（実装接続
体）、５６は配線板５２と基板２との間に充填された樹
脂接着剤である。その他の構成要素は、図１で同一符号
を付して示したものと同一あるいは同等であるため、そ
の詳細な説明は省略する。
【００４９】配線板５２には、上面電極パッド５３と下
面電極パッド５４とを接続する配線層が形成されてい
る。このため、はんだバンプ５５は、下面電極パッド５
４、配線板５２に形成された配線層及び上面電極パッド
５３を介して基板２に形成された入出力用電極パッド６
と電気的に接続している。
【００５０】この半導体装置５１では、基板２と配線板
５２とで形成された凹部５７に第２の半導体チップ９を
配置している。そして、マザーボードに実装する際に、
第２の半導体チップ９がマザーボードと接触しないよう
に、配線板５２を第２の半導体チップ９より厚くしてい
る。
【００５１】以上のように、この実施の形態３によれ
ば、基板２に凹部を形成せずに、基板２と配線板５２と
で凹部５７を形成し、第２の半導体チップ９を配置する
空間を確保しているので、基板２の曲げ強度が大きいと
いう効果が得られる。
【００５２】実施の形態４．図７はこの発明の実施の形
態４による半導体装置を示す断面図である。図におい
て、６１は半導体装置、６２は基板２の下面にフリップ
チップ接続により装着された配線板、６３は配線板６２
の上面に形成された、第２の半導体チップ９を収容する
凹部である。その他の構成要素は、図１及び図６で同一
符号を付して示したものと同一あるいは同等であるた
め、その詳細な説明は省略する。
【００５３】配線板６２には、実施の形態３の場合と同
様に、上面電極パッド５３と下面電極パッド５４とを接
続する配線層が形成されている。このため、はんだバン
プ５５は、下面電極パッド５４、配線板６２に形成され
た配線層及び上面電極パッド５３を介して基板２に形成
された入出力用電極パッド６と電気的に接続している。
【００５４】この半導体装置６１では、配線板６２の上
面に凹部６３を形成し、配線板６２を基板２に装着した
とき、第２の半導体チップ９が凹部６３に収容されるよ
うに構成している。このため、第２の半導体チップ９と
対向する配線板６２の下面にもはんだバンプ５５を形成
するための下面電極パッド５４を形成することができ
る。
【００５５】以上のように、この実施の形態４によれ
ば、基板２に凹部を形成せずに、配線板６２の上面に形
成された凹部６３に第２の半導体チップ９を収容するの
で、基板２の曲げ強度が大きいという効果が得られる。
また、第２の半導体チップ９と対向する配線板６２の下
面にもはんだバンプ５５を形成するための下面電極パッ
ド５４を形成することができるため、はんだバンプ５５
を小さくすることなく多数設けることが可能であるとい
う効果が得られる。
【００５６】なお、上述した各実施の形態では、基板２
の上面及び下面にそれぞれ１つずつ半導体チップを装着
する場合について説明したが、複数の半導体チップを装
着する場合でも同様の効果が得られる。
【００５７】また、上述した各実施の形態では、半導体
チップを、基板２にフリップチップ接続により装着する
場合について説明したが、ワイヤボンディングにより装
着する場合でも同様の効果が得られる。
【００５８】
【発明の効果】以上のように、この発明によれば、実装
接続体が、電極パッド上に配置された、合成樹脂からな
る芯ボールと芯ボールの表面を覆う金属膜とにより構成
された導電性ボールであり、導電性ボールの直径が、
０．４ｍｍ以下であるように半導体装置を構成したの
で、基板に凹部を形成せずに、導電性ボールを用いて第
２の半導体チップを配置する空間を確保でき、基板の曲
げ強度が大きい半導体装置が得られる効果がある。ま
た、導電性ボールの表面がはんだで覆われ、電気特性の
良好な半導体装置が得られる効果がある。
【００５９】この発明によれば、基板の下面に装着され
た配線板を備え、第２の半導体チップを基板と配線板と
により形成された凹部に配置し、実装接続体を配線板の
下面に配置するように半導体装置を構成したので、基板
に凹部を形成せずに、導電性ボールを用いて第２の半導
体チップを配置する空間を確保でき、基板の曲げ強度が
大きい半導体装置が得られる効果がある。
【００６０】この発明によれば、配線板が、その上面に
第２の半導体チップを収容する凹部を有するよう半導体
装置を構成したので、実装接続体を小さくすることなく
多数設けることができる半導体装置が得られる効果があ
る。
【００６１】この発明によれば、合成樹脂からなる芯ボ
ールと芯ボールの表面を覆う金属膜とにより構成された
導電性ボールをその一部分で保持し、その保持部分と対
向する導電性ボールの一部分にはんだペーストを付着さ
せる工程と、配線板の下面を上に向けて配置し、はんだ
ペーストが付着した側から、導電性ボールを、基板の下
面に形成され、配線層と接続された電極パッド上に配置
し、はんだペーストにより電極パッド上に接着させる工
程とを有するように半導体装置の製造方法を構成したの
で、電極パッド上にはんだペーストを塗布する必要がな
く、半導体装置を生産性よく製造することができる効果
がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置を
示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の
マザーボードへの実装状態を示す断面図である。
【図３】 図２の部分拡大図である。
【図４】 この発明の実施の形態１による半導体装置の
製造工程を示す断面図である。
【図５】 この発明の実施の形態２による半導体装置の
マザーボードへの実装状態を示す断面図である。
【図６】 この発明の実施の形態３による半導体装置を
示す断面図である。
【図７】 この発明の実施の形態４による半導体装置を
示す断面図である。
【図８】 従来の半導体装置の構成を示す断面図であ
る。
【図９】 特開平１０−１５０２６３号公報に示された
半導体装置のマザーボードへの実装状態を示す断面図で
ある。
【符号の説明】
１ 半導体装置、２ 基板、４ 第１のチップ接続用電
極パッド、５ 第２のチップ接続用電極パッド、６ 入
出力用電極パッド（電極パッド）、７ 第１の半導体チ
ップ、８ 第１の電極、９ 第２の半導体チップ、１０
第２の電極、１１ 導電性ボール、１１ａ 芯ボー
ル、１１ｂ 金属膜、１２ 樹脂、１３はんだ、２１
マザーボード（実装基板）、２２ 電極パッド、２３
はんだ、３１ 吸着ヘッド、３１ａ 吸着孔、３２ は
んだペースト、４１ 導電性ボール、４２ 芯ボール、
４３ 金属膜、４３ａ 第１の金属膜、４３ｂ 第２の
金属膜、５１ 半導体装置、５２ 配線板、５３ 上面
電極パッド、５４ 下面電極パッド、５５ はんだバン
プ（実装接続体）、５６ 樹脂接着剤、５７ 凹部、６
１ 半導体装置、６２ 配線板、６３ 凹部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村井 淳一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 新井 等 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 配線層が形成された基板と、該基板の上
    面に装着され、上記配線層と電気的に接続された第１の
    半導体チップと、上記基板の下面に装着され、上記配線
    層と電気的に接続された第２の半導体チップと、上記基
    板の下面に形成され、上記配線層と接続された電極パッ
    ドと、該電極パッドと電気的に接続された、実装基板と
    の接続用の実装接続体とを備えた半導体装置において、 上記実装接続体は、上記電極パッド上に配置された、合
    成樹脂からなる芯ボールと該芯ボールの表面を覆う金属
    膜とにより構成された導電性ボールであり、該導電性ボ
    ールの直径は、０．４ｍｍ以下であることを特徴とする
    半導体装置。
  2. 【請求項２】 配線層が形成された基板と、該基板の上
    面に装着され、上記配線層と電気的に接続された第１の
    半導体チップと、上記基板の下面に装着され、上記配線
    層と電気的に接続された第２の半導体チップと、上記基
    板の下面に形成され、上記配線層と接続された電極パッ
    ドと、該電極パッドと電気的に接続された、実装基板と
    の接続用の実装接続体とを備えた半導体装置において、 上記基板の下面に装着された配線板を備え、上記第２の
    半導体チップは上記基板と上記配線板とにより形成され
    た凹部に配置され、上記実装接続体は上記配線板の下面
    に配置されたことを特徴とする半導体装置。
  3. 【請求項３】 配線板は、その上面に第２の半導体チッ
    プを収容する凹部を有することを特徴とする請求項２記
    載の半導体装置。
  4. 【請求項４】 配線層が形成された基板の上面及び下面
    に半導体チップを装着する工程と、 合成樹脂からなる芯ボールと該芯ボールの表面を覆う金
    属膜とにより構成された導電性ボールをその一部分で保
    持し、その保持部分と対向する該導電性ボールの一部分
    にはんだペーストを付着させる工程と、 上記配線板の下面を上に向けて配置し、はんだペースト
    が付着した側から、上記導電性ボールを、上記基板の下
    面に形成され、上記配線層と接続された電極パッド上に
    配置し、はんだペーストにより該電極パッド上に接着さ
    せる工程とを有する半導体装置の製造方法。
JP2000103870A 2000-04-05 2000-04-05 半導体装置及びその製造方法 Pending JP2001291820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000103870A JP2001291820A (ja) 2000-04-05 2000-04-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000103870A JP2001291820A (ja) 2000-04-05 2000-04-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001291820A true JP2001291820A (ja) 2001-10-19

Family

ID=18617503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000103870A Pending JP2001291820A (ja) 2000-04-05 2000-04-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001291820A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387403A3 (en) * 2002-07-30 2006-05-24 Kabushiki Kaisha Toshiba Semiconductor packaging
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009094419A (ja) * 2007-10-12 2009-04-30 Fujitsu Ltd 回路基板および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387403A3 (en) * 2002-07-30 2006-05-24 Kabushiki Kaisha Toshiba Semiconductor packaging
US7087988B2 (en) 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009094419A (ja) * 2007-10-12 2009-04-30 Fujitsu Ltd 回路基板および半導体装置

Similar Documents

Publication Publication Date Title
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20070222053A1 (en) Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
JP4494249B2 (ja) 半導体装置
JP5058714B2 (ja) 半導体装置及びその製造方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2008288490A (ja) チップ内蔵基板の製造方法
JP2001291820A (ja) 半導体装置及びその製造方法
JP2004128356A (ja) 半導体装置
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JP4186055B2 (ja) 電子部品装置及び電子部品の製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2005183868A (ja) 半導体装置およびその実装構造
JPH10233401A (ja) 半導体装置
JP3889311B2 (ja) プリント配線板
JP2005347678A (ja) 半導体チップおよびその製造方法、半導体装置、並びに電子機器
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2005236245A (ja) 半導体装置およびその製造方法、半導体チップおよびその製造方法、並びに電子機器
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP2004342993A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP4017955B2 (ja) 半導体素子の実装方法