JP2006165333A - 半導体素子搭載装置及び半導体素子搭載方法 - Google Patents

Abstract

【課題】高価なリジッドプリント配線基板を使用することなく、高密度化と薄型化とを図り且つ信号の干渉がないようにする。
【解決手段】第１の半導体素子１１を実装したフレキシブルプリント配線基板１０を、この第１の半導体素子１１を配する貫通孔１４を有するリジッドプリント配線基板１２の一面にこの第１の半導体素子１１がこの貫通孔１４内に配される如く接着接続し、この第１の半導体素子１１のアクティブ面と反対の面に第２の半導体素子１７のアクティブ面と反対の面を重ね合わせて載せ、この第２の半導体素子１７の端子をこのリジッドプリント配線基板１２の他面に設けた配線にワイヤーボンデングで接続するようにしたものである。
【選択図】図１

Description

本発明は半導体素子を搭載した実装モジュールの高密度化と薄型化とを図るようにした半導体素子搭載装置及び半導体素子搭載方法に関する。

一般に、半導体素子を搭載した実装モジュールは、半導体素子をパッケージした半導体パッケージの複数と受動部品等から構成されている。ところで、この複数の半導体パッケージは比較的厚く、且つリードの面積を有するため実装面積を広くとってしまう。

そこで、近年、高密度実装を目的として、半導体素子をパッケージすることなく、この半導体素子をそのまま実装すると共にこの半導体素子を重ね合わせて実装するようにしたものが提案されている。

従来、この半導体素子をそのまま実装すると共にこの２個の半導体素子を重ね合わせて実装する方法として図４、図５及び図６に示す如き３通りがある。

第１の方法としては、図４Ａ及びＢに示す如くリジッドプリント配線基板１に凹部（キャビティ）２を形成し、この凹部２内に大型半導体素子３の上に小型半導体素子４を重ねて実装し、大型及び小型半導体素子３及び４の夫々の端子をワイヤーボンデングでリジッドプリント配線基板１の配線に接続するようにしたものである（特許文献１参照）。

第２の方法としては、図５に示す如くリジッドプリント配線基板１上に２個の大型及び小型半導体素子３及び４を重ねてダイボンデングし、半導体素子３及び４の夫々の端子をワイヤーボンデングによりリジッドプリント配線基板１の配線に接続するようにしたものである。

第３の方法としては、図６に示す如くリジッドプリント配線基板１上の所定の配線にフリップチップにて第１の半導体素子５を接続して固定し、その後、この第１の半導体素子５上に第２の半導体素子４をダイボンデングし、その後、この第２の半導体素子４の端子をワイヤーボンデングによりこのリジッドプリント配線基板１の配線に接続するようにしたものである。
特開昭６１−２３２６５１号公報

然しながら、第１の方法では、リジッドプリント配線基板１に凹部２を形成するので、この凹部２の形成方法が複雑であり、このリジッドプリント配線基板１が高価となる不都合がある。

また、この第１の方法では、半導体素子３及び４の夫々の端子とリジッドプリント配線基板１の配線とをワイヤーボンデングするので、このワイヤーの長さが長くなり占有する面積が広くなると共に上下のワイヤー同志で信号の干渉が発生してしまう不都合がある。

また、この第１の方法では、半導体素子の上部周辺に電極パッド（端子）がある場合、上側に配される半導体素子４は、下側の半導体素子３より必ず小さくなくてはならないという形状の制約もある。

第２の方法では、第１の方法同様に半導体素子３及び４の夫々の端子をワイヤーボンデングにより、リジッドプリント配線基板１の配線に接続しているので、このワイヤーの長さが長くなり占有する面積が広くなると共に上下のワイヤー同志で信号の干渉が発生してしまう不都合がある。

また、この第２の方法では、第１の方法と同様に半導体素子の上部周辺に電極パッド（端子）がある場合、上側に配される半導体素子４は下側の半導体素子３より必ず小さくなくてはならないという形状の制約がある。

更に、第２の方法では、この半導体素子搭載装置の厚さは、リジッドプリント配線基板１の厚さと、半導体素子３及び４の厚さと、ワイヤーの高さと、このワイヤー上の封止樹脂６の厚さとの合計した厚さとなり、例えば１．６ｍｍと厚さが第１の方法に比較し厚くなる不都合がある。

この場合、半導体素子３、４を薄く研磨することも考えられるが、例えば１５０μｍ以下に研磨すると半導体素子のチッピング等を引き起こし、歩留りを著しく損なう不都合がある。

第３の方法では、第１の半導体素子５をフリップチップによりリジッドプリント配線基板１の配線に接続するので、このリジッドプリント配線基板１を、一般のワイヤーボンデングで接続する場合に比較し、ファインパターンのリジッドプリント配線基板１を作る必要があり、それだけ高価となる。

また、第３の方法では、第２の半導体素子４の端子をワイヤーボンドによりリジッドプリント配線基板１の配線に接続しているので、このワイヤーボンデングのワイヤーとフリップチップの配線とで信号の干渉が発生する不都合がある。

この為、このフリップチップの配線を第１の半導体素子５の直下の配線層に接続することが考えられるが、この場合リジッドプリント配線基板１としてファインビアを用いたビルドアップ基板が必要となり、高価となる不都合がある。

更に、この第３の方法では、この半導体素子搭載装置の厚さは、第２の方法と同様にリジッドプリント配線基板１の厚さと、半導体素子５及び４の厚さとワイヤーの高さと、このワイヤー上の封止樹脂６の厚さとの合計した厚さとなり、例えば１．６ｍｍと厚さが第１の方法に比較し、厚くなる不都合がある。

また、この第３の方法では、第２の半導体素子４の端子をリジッドプリント配線基板１の配線にワイヤーボンデングにより接続しているので、高価なビルドアップ基板を使用することなくワイヤーボンデングのワイヤーとフリップチップの配線との信号の干渉をなくすようにしたときには、ワイヤーの長さが長くなり、占有する面積が広くなる不都合がある。

本発明は、斯かる点に鑑み、高価なリジッドプリント配線基板を使用することなく、高密度と薄型化とを図り、且つ信号の干渉がないようにすることを目的とする。

本発明半導体素子搭載装置は、第１の半導体素子を実装したフレキシブルプリント配線基板を、この第１の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面にこの第１の半導体素子がこの貫通孔内に配される如く接着接続し、この第１の半導体素子のアクティブ面と反対の面に第２の半導体素子のアクティブ面と反対の面を重ね合わせて載せ、この第２の半導体素子の端子をこのリジッドプリント配線基板の他面に設けた配線にワイヤーボンデングで接続するようにしたものである。

本発明半導体素子搭載装置は、第１の半導体素子を実装した第１のフレキシブルプリント配線基板と、第２の半導体素子を実装した第２のフレキシブルプリント配線基板とを有し、この第１及び第２のフレキシブルプリント配線基板をこの第１及び第２の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面及び他面に、この第１及び第２の半導体素子の夫々のアクティブ面と反対の面が互いに重ね合わせてこの貫通孔内に配される如く接着接続するようにしたものである。

本発明半導体素子搭載方法は、第１の半導体素子を実装したフレキシブルプリント配線基板をこの第１の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面にこの第１の半導体素子がこの貫通孔内に配される如く接着接続し、その後この第１の半導体素子のアクティブ面と反対面に第２の半導体素子のアクティブ面と反対面を重ね合わせて載せて、その後この第２の半導体素子の端子をこのリジッドプリント配線基板の他面に設けた配線にワイヤーボンデングで接続するようにしたものである。

本発明半導体素子搭載方法は、第１の半導体素子を実装した第１のフレキシブルプリント配線基板をこの第１の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面にこの第１の半導体素子がこの貫通孔内に配される如く接着接続し、その後第２の半導体素子を実装した第２のフレキシブルプリント配線基板をこのリジッドプリント配線基板の他面にこの第１及び第２の半導体素子の夫々のアクティブ面と反対の面が互いに重ね合わせて接着接続するようにしたものである。

本発明によれば、リジッドプリント配線基板の貫通孔内に半導体素子を配するようにしたので、高価なリジッドプリント配線基板を使用することなく、半導体素子搭載装置の薄型化を図ることができる。

本発明によれば、第１及び第２の半導体素子を互いのアクティブ面の反対面を互いに重ね合わせるようにしたので、信号の相互作用（干渉）が小さいと共にこの第１及び第２の半導体素子の夫々の端子を、リジッドプリント配線基板の一面及び他面の配線に接続するようにしたので、信号の干渉がなく、プリント配線基板の回路設計も容易である。

この為、本発明によればワイヤーボンデングのワイヤーの長さを短くでき、また本発明によればフレキシブルプリント配線基板を接着接続するようにしたので、半導体素子搭載装置の高密度化を図ることができる。

以下、図１を参照して本発明半導体素子搭載装置及び半導体素子搭載方法を実施するための最良の形態の例を説明する。

図１において、１０は厚さが例えば３７μｍ程度の片面に配線が設けられたフレキシブルプリント配線基板を示し、このフレキシブルプリント配線基板１０は、その一面に後述する第１の半導体素子１１の端子を接続するインナーリードと、後述するリジッドプリント配線基板１２と接続するアウターリードが形成されたものである。

本例においては、先ずこのフレキシブルプリント配線基板１０の一面のインナーリード部に、図１Ａに示す如く、第１の半導体素子１１をフリップチップ実装する。このフリップチップ実装は、例えばこのフレキシブルプリント配線基板１０の一面のインナーリード部にフィルム状より成る異方性導電接着剤１３を貼付し、第１の半導体素子１１を所定位置に置き加熱加圧して接着接続する。

この異方性導電接着剤１３は、例えば接着剤を構成する熱可塑性の合成樹脂中に合成樹脂球の表面に金属メッキした金属メッキ球（金属球でも良い）を混合したものをフィルム状にしたもので、加熱加圧したときに半導体素子の端子とインナーリードの端子に金属メッキ球が挟まれ電気的接続をすると共に、その後接着固定するものである。

また、図１において、１２は厚さが例えば０．６ｍｍ程度のリジッドプリント配線基板を示し、このリジッドプリント配線基板１２は、少なくとも一面及び他面に配線が設けられた多層基板構成とする。

本例においては、このリジッドプリント配線基板１２の所定位置に、この第１の半導体素子１１を貫通する貫通孔１４を形成する。この貫通孔１４は、単なる貫通孔であるので、比較的安価なリジッドプリント配線基板であっても形成することができる。

この場合リジッドプリント配線基板１２の一面及び他面の貫通孔１４の周辺に所定の接続端子を形成しておく如くする。

本例においては、この第１の半導体素子１１を実装したフレキシブルプリント配線基板１０をリジッドプリント配線基板１２に搭載するに図１Ｂ、Ｃに示す如く、フレキシブルプリント配線基板１０の第１の半導体素子１１をリジッドプリント配線基板１２の下面側からこの貫通孔１４内に挿入する如くすると共にこのリジッドプリント配線基板１２の下面の貫通孔１４の周辺の接続端子上にフィルム状の異方性導電接着剤１３ａを貼付し、このフレキシブルプリント配線基板１０の一面のアウターリードを重ね合わせて加熱加圧し、接着接続する如くする。

その後、このリジッドプリント配線基板１２の上面に、図１Ｃに示す如く、ハンダペーストを印刷し、表面実装部品（コンデンサ、インダクタ、抵抗器、水晶等）１５，１５ａをマウントし、リフロー炉にて加熱溶融して実装する。

その後、図１Ｄに示す如くフレキシブルプリント配線基板１０を接合したリジッドプリント配線基板１２の貫通孔１４の中のフレキシブルプリント配線基板１０に実装された第１の半導体素子１１の半導体回路が形成されたアクティブ面とは反対側のサブストレート側の面上にダイボンデング用ペースト１６を塗布し、その上に第２の半導体素子１７のアクティブ面とは反対面を載せ加熱して、図１Ｅに示す如くこの第２の半導体素子１７を第１の半導体素子１１上にダイボンデングする。

その後、図１Ｆに示す如く、この第２の半導体素子１７のアクティブ面の電極パッド（端子）とリジッドプリント配線基板１２の上面の貫通孔１４の周辺の端子とを例えば金線を用いてワイヤーボンデングして接続し、その後図１Ｇに示す如く、第１及び第２の半導体素子１１及び１７とワイヤーボンデングのワイヤーを被う如く液状封止剤１８を注入し真空加熱硬化する。

その後、特性及び外観検査を行い、この半導体搭載装置の製造を完成とする。

以上述べた如く、本例によれば、リジッドプリント配線基板１２の貫通孔１４内に第１及び第２の半導体素子１１及び１７を配するようにしたので、高価なリジッドプリント配線基板を使用することなく、半導体素子搭載装置の厚さを例えば１ｍｍとすることができ、薄型化を図ることができる。

また本例によれば、第１及び第２の半導体素子１１及び１７を互いのアクティブ面の反対側のサブストレート側面を互いに重ね合わせるようにしたので、信号の相互作用（干渉）が小さいと共にこの第１及び第２の半導体素子１１及び１７の夫々の端子を、リジッドプリント配線基板１２の一面及び他面の配線に接続するようにしたので、信号の干渉をなくするようにすることができる。

この為、本例によればワイヤーボンデングのワイヤーの長さを短くでき、また本例によれば異方性導電接着剤を使用してフレキシブルプリント配線基板１０を接着接続するようにしたので、半導体素子搭載装置の高密度化を図ることができる。

また本例によれば、第１及び第２の半導体素子１１及び１７のアクティブ面の反対面を重ね合わせ、夫々の端子とリジッドプリント配線基板１２の一面及び他面の接続端子に接続するようにしているので、半導体素子１１及び１７の大きさの制約がない。

また本例によれば、第１及び第２の半導体素子１１及び１７を別々に実装するので、接合検査合格品の半導体素子だけを用いることができ、歩留りの低下が少ない。

また図２及び図３は夫々本発明を実施するための最良の形態の他の例を示す。この図２及び図３例につき説明するに図１例に対応する部分には同一符号を付し、その詳細説明は省略する。

図２において、１０及び１０ａは夫々厚さが例えば３７μｍ程度の片面に配線が設けられた２種類のフレキシブルプリント配線基板を示し、このフレキシブルプリント配線基板１０及び１０ａは、その一面に夫々第１及び第２の半導体素子１１及び１７の端子を接続するインナーリードと後述するリジッドプリント配線基板１２の一面及び他面に接続するアウターリードが形成されたものである。

図２例においては、先ず、このフレキシブルプリント配線基板１０及び１０ａの夫々の一面のインナーリード部に図２Ａ及びＢに示す如く、第１及び第２の半導体素子１１及び１７を夫々フリップチップ実装する。このフリップチップ実装は例えばこのフレキシブルプリント配線基板１０及び１０ａの夫々の一面のインナーリード部にフィルム状より成る異方性導電接着剤１３を夫々貼付し、第１及び第２の半導体素子１１及び１７を夫々所定位置に置き夫々加熱加圧して接着接続する。

また、図２において、１２は厚さが例えば０．６ｍｍ程度のリジッドプリント配線基板を示し、このリジッドプリント配線基板１２は少なくとも一面及び他面に配線が設けられた多層基板構成とする。

本例においては、このリジッドプリント配線基板１２の所定位置に、この第１及び第２の半導体素子１１及び１７を貫通する貫通孔１４を形成する。この貫通孔１４は単なる貫通孔であるので、比較的安価なリジッドプリント配線基板であっても形成することができる。

この場合、リジッドプリント配線基板１２の一面及び他面の貫通孔１４の周辺に所定の接続端子を形成しておく如くする。

本例においては、先ずこの第１の半導体素子１１を実装したフレキシブルプリント配線基板１０をリジッドプリント配線基板１２に搭載するに図２Ｃ，Ｄに示す如くフレキシブルプリント配線基板１０の第１の半導体素子１１をリジッドプリント配線基板１２の下面側からこの貫通孔１４内に挿入する如くすると共にこのリジッドプリント配線基板１２の下面の貫通孔１４の周辺の接続端子上にフィルム状の異方性導電接着剤１３ａを貼付し、このフレキシブルプリント配線基板１０の一面のアウターリードを重ね合わせて加熱加圧し、接着接続する如くする。

その後、この第２の半導体素子１７を実装したフレキシブルプリント配線基板１０ａをリジッドプリント配線基板１２に搭載するに図２Ｃ，Ｄに示す如く、フレキシブルプリント配線基板１０ａの第２の半導体素子１７をリジッドプリント配線基板１２の上面側からこの貫通孔１４内に挿入する如くすると共にこのリジッドプリント配線基板１２の上面の貫通孔１４の周辺の接続端子上にフィルム状の異方性導電接着剤１３ａを貼付し、このフレキシブルプリント配線基板１０ａの一面のアウターリードを重ね合わせて加熱加圧し、接着接続する。

この場合、第１及び第２の半導体素子１１及び１７のとは、夫々の半導体回路が形成されたアクティブ面と反対側のサブストレート側の面が互に重なり合う如くなる。

その後、このリジッドプリント配線基板１２の上面に図２Ｅに示す如く、ハンダペーストを印刷し、表面実装部分（コンデンサ、インダクタ、抵抗器、水晶等）１５，１５ａをマウントし、リフロー炉にて加熱溶融して実装する。

また図２Ｅに示す如くリジッドプリント配線基板１２の貫通孔１４内の第１及び第２の半導体素子１１及び１７の空間に放熱性の高い樹脂材料１９を充填して、この第１及び第２の半導体素子１１及び１７を固定すると共に放熱性を高める如くする。この樹脂材料に磁性材料を含有するようにすれば電磁シールド効果を持たせることができる。

その後特性及び外観検査を行い、この半導体搭載装置の製造を完成とする。

斯る図２例によれば、リジッドプリント配線基板の貫通孔内に第１及び第２の半導体素子１１及び１７を配するようにしたので、高価なリジッドプリント配線基板を使用することなく、半導体搭載装置の厚さを薄く例えば１ｍｍ以下とすることができ、薄型化を図ることができる。

また本例によれば、第１及び第２の半導体素子を互のアクティブ面の反対面を互に重ね合わせるようにしたので信号の相互作用（干渉）が小さいと共にこの第１及び第２の半導体素子の夫々の端子をリジッドプリント配線基板の一面及び他面の配線に接続するようにしたので信号の干渉がない。

この為、本例によればワイヤーボンデングのワイヤーの長さを小さくでき、また本例によれば異方性導電接着剤を使用してフレキシブルプリント配線基板１０及び１０ａを接着接続するようにしたので半導体素子搭載装置の高密度化を図ることができる。

また本例によれば第１及び第２の半導体素子１１及び１７のアクティブ面の反対面を重ね合わせ、夫々の端子とリジッドプリント配線基板１２の一面及び他面の接続端子に接続するようにしているので半導体素子１１及び１７の大きさの制約がない。

また本例によれば第１及び第２の半導体素子１１及び１７を別々に実装するので、接合検査合格品の半導体素子だけを用いることができ歩留りの低下が少ない。

図３において、１０ｂは厚さが例えば３７μｍ程度の配線が設けられたフレキシブルプリント配線基板を示し、このフレキシブルプリント配線基板１０ｂは、その一面に第１の半導体素子１１の端子を接続するインナーリードとリジッドプリント配線基板１２と接続するアウターリードと後述する高背実装部品１５ａの配線とが形成されたものである。

この図３例においては、図３Ｂ，Ｃに示す如くこのフレキシブルプリント配線基板１０ｂの一面上にハンダペーストを塗布し、所定位置に高背実装部品１５ａと下面に微小ハンダボールのついた第１の半導体素子１１を搭載し、リフロー炉にて加熱溶融接合し、このフレキシブルプリント配線基板１０ｂに第１の半導体素子１１及び高背実装部品１５ａを実装する。

また、図３において、１２は厚さが例えば０．６ｍｍ程度のリジッドプリント配線基板を示し、このリジッドプリント配線基板１２は少なくとも一面及び他面に配線が設けられた多層基板構成とする。

本例においては、このリジッドプリント配線基板１２の所定位置に、図３Ａに示す如く、この第１の半導体素子１１を貫通する貫通孔１４を設けると共にフレキシブルプリント配線基板１０ｂに実装された高背実装部品１５ａの対応する位置にこの高背実装部品１５ａを貫通する貫通孔２０を形成する。この貫通孔１４及び２０は単なる貫通孔であるので、比較的安価なリジッドプリント配線基板であっても形成することができる。

この場合、リジッドプリント配線基板１２の一面及び他面の貫通孔１４の周辺に所定の接続端子を形成しておく如くする。

この図３例においては、図３Ａに示す如く貫通孔１４及び２０を有するリジッドプリント配線基板１２の上面にハンダペーストを塗布して、表面実装部品１５をマウントし、リフロー炉にて加熱溶融接合し、このリジッドプリント配線基板１２上に表面実装部品を実装する。

本例においては、この第１の半導体素子１１及び高背実装部品１５ａを実装したフレキシブルプリント配線基板１０ｂをリジッドプリント配線基板１２に搭載するに図３Ｄに示す如く、フレキシブルプリント配線基板１０の第１の半導体素子１１及び高背実装部品１５ａをリジッドプリント配線基板１２の下面側からこの貫通孔１４及び２０内に挿入する如くすると共にこのリジッドプリント配線基板１２の下面の貫通孔１４及び２０の周辺の接続端子上にフィルム状の異方性導電接着剤１３ａを予め貼付し、このフレキシブルプリント配線基板１０ｂの一面のアウターリード等の配線を重ね合わせて加熱加圧し、接着接続する如くする。

その後、図３Ｅに示す如くフレキシブルプリント配線基板１０ｂを接合したリジッドプリント配線基板１２の貫通孔１４の中のフレキシブルプリント配線基板１０ｂに実装された第１の半導体素子１１の半導体回路が形成されたアクティブ面とは反対側のサブストレート側の面上にダイボンデング用ペースト１６を塗布し、その上に第２の半導体素子１７のアクティブ面とは反対面を載せ加熱して、図３Ｅに示す如くこの第２の半導体素子１７を第１の半導体素子１１上にダイボンデングする。

その後、図３Ｅに示す如くこの第２の半導体素子１７のアクティブ面の電極パッド（端子）とリジッドプリント配線基板１２の上面の貫通孔１４の周辺の端子とを例えば金線を用いてワイヤーボンデングして接続し、その後図３Ｆに示す如く第１及び第２の半導体素子１１及び１７とワイヤーボンデングのワイヤーとを被う如く液状封止剤１８を注入し真空加熱硬化する。

その後、ハンダボール２１を実装して、特性及び外観検査を行い、この半導体搭載装置の製造を完成とする。

斯る図３例においても図１例と同様の作用効果が得られることは容易に理解できよう。更にこの図３例においては高背実装部品１５ａをリジッドプリント配線基板１２の貫通孔２０内に挿入するようにしたので、図１に比較し、その分薄型化できる利益がある。

尚、上述例では接着接続するのに、異方性導電接着剤を用いたが、この代わりに充分な接続と信頼性が保たれれば、導電性ペースト、非導電ペースト等他のものでも良い。

また本発明は上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。

本発明半導体素子搭載方法を実施するための最良の形態の一例を示す工程の断面図である。 本発明半導体素子搭載方法を実施するための最良の形態の他の例を示す工程の断面図である。 本発明半導体素子搭載方法を実施するための最良の形態の他の例を示す工程の断面図である。 従来の半導体素子搭載装置の例を示し、Ａは平面図、Ｂは断面図である。 従来の半導体素子搭載装置の例を示す断面図である。 従来の半導体素子搭載装置の例を示す断面図である。

符号の説明

１０，１０ａ，１０ｂ‥‥フレキシブルプリント配線基板、１１，１７‥‥半導体素子、１２‥‥リジッドプリント配線基板、１３，１３ａ‥‥異方性導電接着剤、１４，２０‥‥貫通孔、１５ａ‥‥高背実装部品

Claims (9)

1. リジッドプリント配線基板の空間内に第１及び第２の半導体素子を前記第１及び第２の半導体素子の夫々のアクティブ面と反対面を重ね合わせて配置し、前記第１及び第２の半導体素子の夫々の端子を前記リジッドプリント配線基板の上下別々の層の配線に接続するようにしたことを特徴とする半導体素子搭載装置。
2. 第１の半導体素子を実装したフレキシブルプリント配線基板を、前記第１の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面に前記第１の半導体素子が前記貫通孔内に配される如く接着接続し、前記第１の半導体素子のアクティブ面と反対の面に第２の半導体素子のアクティブ面と反対の面を重ね合わせて載せ、前記第２の半導体素子の端子を前記リジッドプリント配線基板の他面に設けた配線にワイヤーボンデングで接続するようにしたことを特徴とする半導体素子搭載装置。
3. 第１の半導体素子を実装した第１のフレキシブルプリント配線基板と、第２の半導体素子を実装した第２のフレキシブルプリント配線基板とを有し、前記第１及び第２のフレキシブルプリント配線基板を前記第１及び第２の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面及び他面に、前記第１及び第２の半導体素子の夫々のアクティブ面と反対の面が互いに重ね合わせて前記貫通孔内に配される如く接着接続するようにしたことを特徴とする半導体素子搭載装置。
4. 請求項２又は３記載の半導体素子搭載装置において、
   前記フレキシブルプリント配線基板上に高背部品を搭載すると共に、前記リジッドプリント配線基板の前記高背部品の対応する部分に貫通孔を設けたことを特徴とする半導体素子搭載装置。
5. 請求項２、３又は４記載の半導体素子搭載装置において、
   前記接着接続は、異方性導電接着剤を用いたことを特徴とする半導体素子搭載装置。
6. 第１の半導体素子を実装したフレキシブルプリント配線基板を前記第１の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面に前記第１の半導体素子が前記貫通孔内に配される如く接着接続し、その後前記第１の半導体素子のアクティブ面と反対面に第２の半導体素子のアクティブ面と反対面を重ね合わせて載せて、その後前記第２の半導体素子の端子を前記リジッドプリント配線基板の他面に設けた配線にワイヤーボンデングで接続するようにしたことを特徴とする半導体素子搭載方法。
7. 第１の半導体素子を実装した第１のフレキシブルプリント配線基板を前記第１の半導体素子を貫通する貫通孔を有するリジッドプリント配線基板の一面に前記第１の半導体素子が前記貫通孔内に配される如く接着接続し、その後第２の半導体素子を実装した第２のフレキシブルプリント配線基板を前記リジッドプリント配線基板の他面に前記第１及び第２の半導体素子の夫々のアクティブ面と反対の面が互いに重ね合わせて接着接続するようにしたことを特徴とする半導体素子搭載方法。
8. 請求項６又は７記載の半導体素子搭載方法において、
   前記フレキシブルプリント配線基板上に高背部品を搭載すると共に、前記リジッドプリント配線基板の前記高背部品の対応する部分に貫通孔を設けるようにしたことを特徴とする半導体素子搭載方法。
9. 請求項６、７又は８記載の半導体素子搭載方法において、
   前記接着接続は、異方性導電接着剤を用いたことを特徴とする半導体素子搭載方法。

Images