JPS60245291A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60245291A
JPS60245291A JP10058984A JP10058984A JPS60245291A JP S60245291 A JPS60245291 A JP S60245291A JP 10058984 A JP10058984 A JP 10058984A JP 10058984 A JP10058984 A JP 10058984A JP S60245291 A JPS60245291 A JP S60245291A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor
semiconductor element
semiconductor elements
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10058984A
Other languages
English (en)
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10058984A priority Critical patent/JPS60245291A/ja
Publication of JPS60245291A publication Critical patent/JPS60245291A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、複数の半導体素子を直接回路基板に搭載し
た半導体装置に関する。
（従来技術） この種の半導体装置の従来例を第２図に示す。
この図において、１は配線パターン（図示せず）を形成
した回路基板で、表面および裏面には互いに位置をずら
して凹部２，３が形成される。この凹部２，３内には、
その底面に接着剤（例えばエポキシまたはポリイミド）
６．７により裏面を接着して各々半導体素子４，５が収
容される。この半導体素子４．５は、表面のポンディン
グパッド部が、前記回路基板１表裏面の配線パターンに
ワイヤ８，９により配線される。また１、この配線後に
、前記凹部２，３が樹脂（例えばエポキシ）１０゜１１
で埋められるとともに、前記配線部および半導体素子部
が同樹脂１０．１１で封止される。　。
しかるに、上記従来の装置では、回路基板１の表面およ
び裏面に互いに位置をすらして半導体素子４，５を搭載
するため、基板上の半導体素子および封止樹脂の占有面
積が広くなり、小型化を妨けている。また、凹部を半導
体素子と同数設ける必要かあるため、回路基［１そのも
のの反りが生じやすくなる問題点があり、さらに凹部の
場合は加工が面倒である。
なお、上記従来の装置に関する文献としては、ＩＣ化実
装技術　日本マイクロエレクトロニクス協会　１９８０
年１月１５日発行Ｐ、Ｐ　１４１〜１４２が挙けられる
。
（発明の目的） この発明は上記の点に鑑みなされたもので、その目的は
、半導体素子をより高密度に実装して小型化を図ること
ができ、加工も簡単であり、さらには回路基板に反シが
生じる恐れもない半導体装置を提供することにある。
（発明の概要） この発明の要点は、２つの半導体素子の裏面相互を接着
して重ねた状態でその２つの半導体素子を、回路基板に
開けた貫通孔の部分に搭載することにある。
（実施例〉 以下この発明の一実施例を図面を参照して説明する。こ
の発明の一実施例は、第１図を参照して製造工程順に説
明する。
第１図（ａ）において、２１は表裏面に配線パターン（
図示せず）を形成した回路基板であり、まず、この回路
基板２１の所定位置に貫通孔２２を形成する。次に、回
路基板２１の裏面に、貫通孔２２を塞く形で、接着剤３
１の付いた耐熱性フレキシブルチーｆ（以下粘着テープ
という）２３を貼り付ける。次いで、この粘着チーｆ２
３で底部側が塞がれた前記貫通孔２２に半導体素子２４
を挿入して、この半導体素子２４を前記粘着チー１２３
上に接着固定する。この場合、半導体素子２４は、ポン
ディングパッド部を有する表面を粘着チー１２３側に位
置させて、その粘着テープ２３に接着される。しかる後
、半導体素子２４の裏面上に、裏面相互を接着剤２５に
て接着して半導体素子２６を固定する。その後、半導体
素子２６０表面に位置するざンデイングパツド部を、回
路基板２１０表面の配置ｆＭノ＋ターンにワイヤ２７に
より配線する。
次いで、貫通孔２２を樹脂２８で埋め、さらに半導体素
子２６上およびワイヤ２７による配線部を同樹脂２８で
封止する。（以上第１図（ａ））しかる後、粘着チーｆ
２３を剥離する。すると、半導体素子２４の表面が露出
する。そこで、半導体素子２４表面のポンディングパッ
ド部を、回路基板２１裏面の配線パターンに第１図（ｂ
）（この図は第１図（７ｋ）と上下が逆である）に示す
ようにワイヤ２９で配線する。しかる後、このワイヤ２
９による配線部ならびに半導体素子２４０表面上を同第
１図（ｂ）に示すように樹脂３０で封止する。以上で、
この発明の一実施例の半導体装置が完成する。
なお、以上の方法において、接着剤２５は目的に応じて
導電性と絶縁性を使い分けることができる。また、半導
体素子２４．２６間の絶縁性を上・４゛・・け′る衷め
・には、相互間に絶縁シートなどを介在させてもよい。
さらに、半導体素子２４．２６と回路基板２１間の配線
は、ワイヤ２７．２９による方法以外の方法を用いても
よい。また、上記方法では、半導体素子２４を粘着チー
ｆ２３上に接着固定した後、その半導体素子２４上に半
導体素子２６を重ねるようにしたが、一対の半導体素子
２４゜２６を接着固定した後、それらの半導体素子２４
゜２６を粘着チー１２３上に接着固定してもよい。
（発明の効果） 以上の説明から明らかなように、この発明の半導体装置
では、２つの半導体素子の裏面相互を接着して車ねた状
態でその２つの半導体素子を、回路基板に開けた貫通孔
の部分に搭載する。したがって、この装置によれば、２
つの半導体素子を回路基板の表面と裏面に位置をずらし
て搭載する従来の装置に比較して半導体素子の実装密度
が高くなシ、基板上の占有面積を狭くすることができる
。
その結果、回路基板を小さくして小型化を図ることがで
きるとともに軽量化を図ることもでき、経済的にも有利
となる。
また、この装置において線、素子搭載用に１つの貫通孔
を回路基板に開けるだけでよい。したがって、凹部を半
導体素子と同数設ける必賢のめる従来装置に比較して加
工が簡単になるとともに、回路基板が反る恐れもなくな
る。
さらに、２つの半導体素子が同一位置で亘なるこの装置
によれば、配線が簡単になって、複数の半導体素子の搭
載作業が容易になる。
【図面の簡単な説明】
第１図はこの発明の半導体装置の一実施例を製造工程順
に示す断面図、第２図は従来の半導体装置を示す断面図
である。 ２１・・回路基板、２２・・・貫通孔、２４．２６・・
半導体素子、２７．２９・・・ワイヤ、２８．３０・・
樹脂。 特許出願人　沖電気工業株式会社 、−、’Ｘｊ、、図 第２図

Claims (1)

    【特許請求の範囲】
  1. 素子搭載用貫通孔を形成した回路基板と、裏面相互を接
    着して重ねた状態で前記回路基板の貫通孔部に配置され
    、かつ回路基板表面および裏面で配線が施された一対の
    半導体素子と、前記貫通孔を埋め、かつ前記半導体素子
    部および配線部を覆う樹脂とを具備してなる半導体装置
    。
JP10058984A 1984-05-21 1984-05-21 半導体装置 Pending JPS60245291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10058984A JPS60245291A (ja) 1984-05-21 1984-05-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10058984A JPS60245291A (ja) 1984-05-21 1984-05-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS60245291A true JPS60245291A (ja) 1985-12-05

Family

ID=14278061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10058984A Pending JPS60245291A (ja) 1984-05-21 1984-05-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS60245291A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62107012A (ja) * 1985-11-02 1987-05-18 Nippon Steel Corp 高クロム合金鋼の溶製方法
JPS62291128A (ja) * 1986-06-11 1987-12-17 Nec Corp 混成集積回路装置
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品
JP2002204045A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
US6441472B1 (en) 1999-10-14 2002-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6445594B1 (en) 2000-02-10 2002-09-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having stacked semiconductor elements
US6518655B2 (en) 2000-10-16 2003-02-11 Oki Electric Industry Co., Ltd. Multi-chip package-type semiconductor device
JP2006165333A (ja) * 2004-12-08 2006-06-22 Sony Corp 半導体素子搭載装置及び半導体素子搭載方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62107012A (ja) * 1985-11-02 1987-05-18 Nippon Steel Corp 高クロム合金鋼の溶製方法
JPS62291128A (ja) * 1986-06-11 1987-12-17 Nec Corp 混成集積回路装置
US6441472B1 (en) 1999-10-14 2002-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2002204045A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6445594B1 (en) 2000-02-10 2002-09-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having stacked semiconductor elements
US6518655B2 (en) 2000-10-16 2003-02-11 Oki Electric Industry Co., Ltd. Multi-chip package-type semiconductor device
JP2006165333A (ja) * 2004-12-08 2006-06-22 Sony Corp 半導体素子搭載装置及び半導体素子搭載方法

Similar Documents

Publication Publication Date Title
US4459607A (en) Tape automated wire bonded integrated circuit chip assembly
JPS62216350A (ja) 電子構成要素のパツケ−ジおよびその製造方法
KR20010078712A (ko) 칩 스택 및 그 제조 방법
JP2006527925A (ja) 積層された集積回路を有する集積回路パッケージおよびそのための方法
JPS60245291A (ja) 半導体装置
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
JP2948595B2 (ja) Ｉｃカード用ｉｃモジュールおよびその製造方法
US5728247A (en) Method for mounting a circuit
JPH03116860A (ja) 半導体装置
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JPS6182285A (ja) Ｉｃカ−ド
JPH06216277A (ja) 半導体装置およびその半導体装置を組み込んだｉｃカード
JPH0677392A (ja) 半導体装置とその製造方法
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JPS6220693B2 (ja)
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH06188362A (ja) 半導体素子の実装構造
JP2002043507A (ja) 半導体装置およびその製造方法
JPS6112095A (ja) 混成集積回路装置
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법
JPS61102297A (ja) Ｉｃカ−ド
JPS60129897A (ja) 小型電子機器
JPH10135372A (ja) 半導体装置
JPH0432762Y2 (ja)