JP2948595B2 - Ｉｃカード用ｉｃモジュールおよびその製造方法 - Google Patents
Ｉｃカード用ｉｃモジュールおよびその製造方法Info
- Publication number
- JP2948595B2 JP2948595B2 JP28213188A JP28213188A JP2948595B2 JP 2948595 B2 JP2948595 B2 JP 2948595B2 JP 28213188 A JP28213188 A JP 28213188A JP 28213188 A JP28213188 A JP 28213188A JP 2948595 B2 JP2948595 B2 JP 2948595B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- module
- terminal member
- terminal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はCPUおよびメモリ等の半導体素子を内蔵するI
Cモジュールに関する。
Cモジュールに関する。
＜従来技術＞ 近年半導体デバイスを内蔵したICカードがその機能
性、信頼性の高さから普及が進められ、それに伴い、心
臓部であるICモジュールについても様々なものが発明、
実用化されている。
性、信頼性の高さから普及が進められ、それに伴い、心
臓部であるICモジュールについても様々なものが発明、
実用化されている。
従来より用いられているICモジュールの構造としては
第９図（ａ）、（ｂ）に示すようにCOB（Chip on boar
d）方式がその大半を占めている。これはエポキシ樹脂
やトリアジン樹脂等の耐熱性樹脂をガラス布に含浸させ
た両面銅貼基板に必要な導通用端子、配線、スルーホー
ル等を形成したプリント基板を作成し、これを土台とし
てICチップを直接マウントして基板との配線、封止を行
ったパッケージである。この方式の利点としては土台と
なるプリント基板の形状や配線が自由にできるため、搭
載するICチップのサイズやボンディングパッド位置の変
更に対応しやすくICカードの開発途上においては効果的
な方式である。第９図（ａ）は２層構造のICモジュール
であり、基板（25）上にICチップ（26）を固定し、ICチ
ップ（26）と配線パターン（27）は、ボンディングワイ
ヤ（28）により接続され、さらにスルーホール（30）を
通じて外部接続端子パターン（29）と接続されている。
ICチップの空間はICチップ（26）とボンディングワイヤ
（28）保護のために基板（32）と樹脂（31）により封止
されている。同様にして第９図（ｂ）は３層構造のICモ
ジュールである。また実際にはICチップと基板とのボン
ディングワイヤのチップ面からの高さ（ハープハイト）
を極限に低くしたり、ICの保護回路を内蔵するために５
〜６層もの基板によって構成されるICモジュールもあ
る。
第９図（ａ）、（ｂ）に示すようにCOB（Chip on boar
d）方式がその大半を占めている。これはエポキシ樹脂
やトリアジン樹脂等の耐熱性樹脂をガラス布に含浸させ
た両面銅貼基板に必要な導通用端子、配線、スルーホー
ル等を形成したプリント基板を作成し、これを土台とし
てICチップを直接マウントして基板との配線、封止を行
ったパッケージである。この方式の利点としては土台と
なるプリント基板の形状や配線が自由にできるため、搭
載するICチップのサイズやボンディングパッド位置の変
更に対応しやすくICカードの開発途上においては効果的
な方式である。第９図（ａ）は２層構造のICモジュール
であり、基板（25）上にICチップ（26）を固定し、ICチ
ップ（26）と配線パターン（27）は、ボンディングワイ
ヤ（28）により接続され、さらにスルーホール（30）を
通じて外部接続端子パターン（29）と接続されている。
ICチップの空間はICチップ（26）とボンディングワイヤ
（28）保護のために基板（32）と樹脂（31）により封止
されている。同様にして第９図（ｂ）は３層構造のICモ
ジュールである。また実際にはICチップと基板とのボン
ディングワイヤのチップ面からの高さ（ハープハイト）
を極限に低くしたり、ICの保護回路を内蔵するために５
〜６層もの基板によって構成されるICモジュールもあ
る。
＜発明が解決しようとする課題＞ しかしながら、上記のように多層基板からなるICモジ
ュールでは、ICカード本体の厚さが規格により制約され
るため、ICモジュールの厚さもおのずと制約され、ICモ
ジュールは通常厚さを0.64〜0.67m/mとするため、この
数値の範囲内でICカードが所定の強度を有するためには
少くとも、ICモジュールを構成する各基板は厚さが0.1m
m以下であることが要求され、さらにこれらを配線加工
し、精度良く貼合わせる作業は多大な労力と時間が必要
であり、低コスト化を妨げるものである。
ュールでは、ICカード本体の厚さが規格により制約され
るため、ICモジュールの厚さもおのずと制約され、ICモ
ジュールは通常厚さを0.64〜0.67m/mとするため、この
数値の範囲内でICカードが所定の強度を有するためには
少くとも、ICモジュールを構成する各基板は厚さが0.1m
m以下であることが要求され、さらにこれらを配線加工
し、精度良く貼合わせる作業は多大な労力と時間が必要
であり、低コスト化を妨げるものである。
また、プリント基板は厚さの精度は良いとは言えず、
多層化による厚みの精度は不正確となりカード本体に実
装した場合は、カード表面と端子部が面一にならないた
め、カードの品質上好ましいことは言えない。
多層化による厚みの精度は不正確となりカード本体に実
装した場合は、カード表面と端子部が面一にならないた
め、カードの品質上好ましいことは言えない。
そこで、第10図のように基板（36）上にICチップ（2
6）をマウントし、配線パターン（27）とボンディング
ワイヤ（28）によって接続した状態で成形用金型の中に
装填し、流動性の良い、樹脂を型内に注入し、成形する
トランスファーモールド法により封止する方式がある。
これは両面配線基板（36）一層のみで、しかもICチップ
を封止するモールド部分の厚さ精度が金型の精度とほぼ
同様にコントロールできるため、コストおよび品質両面
で満足する点も多いと思われるが、根本的に問題点がな
くなったわけではない。つまり、両面配線基板が必要で
あること、ICチップを実装する際にはダイスボンディン
グおよびワイヤボンディングの２工程を行う必要がある
こと、また、ボンディングワイヤのループハイトを確保
するためICチップ或は基板が薄型のものが必要であるこ
と、モールド樹脂と基板の接合面やスルーホールからの
水分等の含浸の危険性、モジュールに曲げ応力が加えら
れた際に基板の端子間に露出した部分に応力が集中し、
内部のICが破損しやすい等が問題点としてある。
6）をマウントし、配線パターン（27）とボンディング
ワイヤ（28）によって接続した状態で成形用金型の中に
装填し、流動性の良い、樹脂を型内に注入し、成形する
トランスファーモールド法により封止する方式がある。
これは両面配線基板（36）一層のみで、しかもICチップ
を封止するモールド部分の厚さ精度が金型の精度とほぼ
同様にコントロールできるため、コストおよび品質両面
で満足する点も多いと思われるが、根本的に問題点がな
くなったわけではない。つまり、両面配線基板が必要で
あること、ICチップを実装する際にはダイスボンディン
グおよびワイヤボンディングの２工程を行う必要がある
こと、また、ボンディングワイヤのループハイトを確保
するためICチップ或は基板が薄型のものが必要であるこ
と、モールド樹脂と基板の接合面やスルーホールからの
水分等の含浸の危険性、モジュールに曲げ応力が加えら
れた際に基板の端子間に露出した部分に応力が集中し、
内部のICが破損しやすい等が問題点としてある。
そこで本発明は上記の問題点を解決すべくなされたも
ので、機械的強度に優れ、生産性の向上とコストの低減
が可能なICモジュールの提供を目的とする。
ので、機械的強度に優れ、生産性の向上とコストの低減
が可能なICモジュールの提供を目的とする。
＜課題を解決するための手段＞ 上記課題を解決すべくなされた本発明は、 請求項１に記載の発明は、パターン状端子部材の一方
の面を外部と電気的に接続可能な端子とし、他方の面を
ICチップと接続部材を介して接続してなり、前記ICチッ
プを被覆するとともに、パターン状端子部材の他方の面
と、パターン状端子部材の対向する側面間で形成される
空間を封止する外層部材によりパターン状端子部材とIC
チップを一体化したことを特徴とするICカード用ICモジ
ュールである。
の面を外部と電気的に接続可能な端子とし、他方の面を
ICチップと接続部材を介して接続してなり、前記ICチッ
プを被覆するとともに、パターン状端子部材の他方の面
と、パターン状端子部材の対向する側面間で形成される
空間を封止する外層部材によりパターン状端子部材とIC
チップを一体化したことを特徴とするICカード用ICモジ
ュールである。
請求項２に記載の発明は、パターン状端子部材の一方
の面を外部と電気的に接続可能な端子とし、他方の面を
TAB方式によりリードを配線したICチップとリードを介
して接続してなり、前記ICチップを被覆するとともに、
パターン状端子部材の他方の面と、パターン状端子部材
の対向する側面間で形成される空間を封止する外層部材
によりパターン状端子部材とICチップを一体化したこと
を特徴とするICカード用ICモジュールである。
の面を外部と電気的に接続可能な端子とし、他方の面を
TAB方式によりリードを配線したICチップとリードを介
して接続してなり、前記ICチップを被覆するとともに、
パターン状端子部材の他方の面と、パターン状端子部材
の対向する側面間で形成される空間を封止する外層部材
によりパターン状端子部材とICチップを一体化したこと
を特徴とするICカード用ICモジュールである。
請求項３に記載の発明は、請求項１または２に記載の
ICカード用ICモジュールにおいて、パターン状端子部材
の対向する側面の断面形状がくさび形をしてなることを
特徴とする。
ICカード用ICモジュールにおいて、パターン状端子部材
の対向する側面の断面形状がくさび形をしてなることを
特徴とする。
請求項４に記載の発明は、外部と電気的に接続可能な
パターン状端子部材を形成するリードフレームに、接続
部材を介してICチップを接続或いはTAB方式によりリー
ドを配線したICチップをリードを介して接続してなり、
前記ICチップを接続したリードフレームをモールド金型
内に配置し、モールド樹脂を注入、一体成形し、ICチッ
プを被覆するとともに前記パターン状端子部材の他方の
面と、パターン状端子部材の対向する側面間で形成され
る空間を封止する外層部材によりパターン状端子部材と
ICチップを一体化することを特徴とするである。
パターン状端子部材を形成するリードフレームに、接続
部材を介してICチップを接続或いはTAB方式によりリー
ドを配線したICチップをリードを介して接続してなり、
前記ICチップを接続したリードフレームをモールド金型
内に配置し、モールド樹脂を注入、一体成形し、ICチッ
プを被覆するとともに前記パターン状端子部材の他方の
面と、パターン状端子部材の対向する側面間で形成され
る空間を封止する外層部材によりパターン状端子部材と
ICチップを一体化することを特徴とするである。
＜作用＞ 上述の如く本発明によれば端子部材にICチップを直接
接続することによりプリント配線基板が不要となること
からICモジュールの構造の簡素化と、ボンディング面積
が大きく、ボンディングワイヤが不要であるためICチッ
プのボンディングの簡素化および精度の向上等のボンデ
ィング性の向上が図られ、また端子部材の対向する側面
間で形成される空間にモールド樹脂を充填するため、端
子表面において面一状態となり、さらに端子部材の対向
する側面の断面形状をくさび形とすることによりICモジ
ュールの機械的強度の向上が可能となる。
接続することによりプリント配線基板が不要となること
からICモジュールの構造の簡素化と、ボンディング面積
が大きく、ボンディングワイヤが不要であるためICチッ
プのボンディングの簡素化および精度の向上等のボンデ
ィング性の向上が図られ、また端子部材の対向する側面
間で形成される空間にモールド樹脂を充填するため、端
子表面において面一状態となり、さらに端子部材の対向
する側面の断面形状をくさび形とすることによりICモジ
ュールの機械的強度の向上が可能となる。
＜実施例＞ 以下本発明を図面の実施例に基づき詳細に説明する。
第１図（ａ）、（ｂ）は本発明のICモジュールの断面図
および端子背面側より見た平面図である。図中（１）は
本発明のICモジュールであり、その構成は外部との電気
的な接触を行う端子が形成された端子部材（３）にICチ
ップ（２）を接続部材（４）を介して接続し、樹脂
（５）により固定、封止したものである。
第１図（ａ）、（ｂ）は本発明のICモジュールの断面図
および端子背面側より見た平面図である。図中（１）は
本発明のICモジュールであり、その構成は外部との電気
的な接触を行う端子が形成された端子部材（３）にICチ
ップ（２）を接続部材（４）を介して接続し、樹脂
（５）により固定、封止したものである。
端子部材（３）は導電性を有するとともに機械的な強
度に優れたものであればよく、特に本発明では量産性、
経済性からステンレス材が好ましい。さらに端子部材
（３）は外部端子面側にはNi、Au等の外部端子用メッ
キ、またICチップボンディング面側にはCu、Au等のICチ
ップボンディング用メッキによる表面処理が施されてい
る。ICチップ（２）はボンディングのためのIC回路上の
パッドが端子部材（３）の各端子を接続するAu、Al等に
よる接続部材（４）すなわちバンプがパッド上に形成さ
れている。ボンディング時にはこのバンプを各端子に熱
融着或は超音波融着により固着し、電気的な導通を得
る。さらに樹脂（５）はICチップ（２）を固定、封止、
外部から保護し、モジュールの外形を形成するものであ
り、この樹脂は密封性が高く、機械的強度に優れたもの
であればよく、エポキシ系等の熱硬化性樹脂が好まし
い。
度に優れたものであればよく、特に本発明では量産性、
経済性からステンレス材が好ましい。さらに端子部材
（３）は外部端子面側にはNi、Au等の外部端子用メッ
キ、またICチップボンディング面側にはCu、Au等のICチ
ップボンディング用メッキによる表面処理が施されてい
る。ICチップ（２）はボンディングのためのIC回路上の
パッドが端子部材（３）の各端子を接続するAu、Al等に
よる接続部材（４）すなわちバンプがパッド上に形成さ
れている。ボンディング時にはこのバンプを各端子に熱
融着或は超音波融着により固着し、電気的な導通を得
る。さらに樹脂（５）はICチップ（２）を固定、封止、
外部から保護し、モジュールの外形を形成するものであ
り、この樹脂は密封性が高く、機械的強度に優れたもの
であればよく、エポキシ系等の熱硬化性樹脂が好まし
い。
第２図は本発明の第２のICモジュール断面図であり、
（６）はICモジュールでありその構成はTAB（TapeAutom
ated Bonding）方式により形成されたリード（10）を配
線したICチップ（７）を外部との電気的な接触を行う端
子が形成された端子部材（８）にリード（10）を介して
接続し、樹脂（12）により固定、封止したものである。
（６）はICモジュールでありその構成はTAB（TapeAutom
ated Bonding）方式により形成されたリード（10）を配
線したICチップ（７）を外部との電気的な接触を行う端
子が形成された端子部材（８）にリード（10）を介して
接続し、樹脂（12）により固定、封止したものである。
端子部材（８）は導電性を有するとともに機械的な強
度に優れたものであればよく、特に本発明では量産性、
経済性からステンレス材が好ましい。さらに端子部材
（８）は外部端子面側にはNi,Au等の外部端子用メッ
キ、またはICチップボンディング面側にはCu,Au等のIC
チップボンディング用メッキによる表面処理が施されて
いる。
度に優れたものであればよく、特に本発明では量産性、
経済性からステンレス材が好ましい。さらに端子部材
（８）は外部端子面側にはNi,Au等の外部端子用メッ
キ、またはICチップボンディング面側にはCu,Au等のIC
チップボンディング用メッキによる表面処理が施されて
いる。
TAB方式によりリード（10）が配線されたICチップ
（７）はポリイミド固定テープ（11）上にICチップ
（７）を端子部材（８）の各端子に対応するように配置
したリード（10）と接続部材（９）を介して重ね、接続
し、固定樹脂により封止したものである。このリードを
配線したICチップはリード（10）をハンダ（13）により
端子部材（８）の対応する各端子に固着し、電気的な導
通を得る。さらに樹脂（14）はTAB方式によりリードを
配線したICチップを固定、封止するとともに、外部から
保護し、モジュールの外形を形成するものであり、この
樹脂は密封性が高く、機械的強度に優れたものであれば
よく、エポキシ系等の熱硬化性樹脂が好ましい。また、
第３図は端子部材（３）の対向する側面の断面形状（1
5）がくさび形となるようにした本発明のICモジュール
の断面図であり、端子部材の作成時に同時に作成可能
で、金型による打ち抜き或はエッチングにより形成され
る。
（７）はポリイミド固定テープ（11）上にICチップ
（７）を端子部材（８）の各端子に対応するように配置
したリード（10）と接続部材（９）を介して重ね、接続
し、固定樹脂により封止したものである。このリードを
配線したICチップはリード（10）をハンダ（13）により
端子部材（８）の対応する各端子に固着し、電気的な導
通を得る。さらに樹脂（14）はTAB方式によりリードを
配線したICチップを固定、封止するとともに、外部から
保護し、モジュールの外形を形成するものであり、この
樹脂は密封性が高く、機械的強度に優れたものであれば
よく、エポキシ系等の熱硬化性樹脂が好ましい。また、
第３図は端子部材（３）の対向する側面の断面形状（1
5）がくさび形となるようにした本発明のICモジュール
の断面図であり、端子部材の作成時に同時に作成可能
で、金型による打ち抜き或はエッチングにより形成され
る。
次に本発明のICモジュールの製造方法について説明す
る。
る。
第４図（ａ）、（ｂ）は本発明のICモジュールの製造
過程におけるICモジュールの断面図及び端子面側から見
たICモジュール平面図である。
過程におけるICモジュールの断面図及び端子面側から見
たICモジュール平面図である。
まず厚さ0.1〜0.2mmのステンレス原版を端子パターン
をフォトエッチングにより端子部材であるリードフレー
ム（20）を作成する。リードフレーム（20）には複数の
端子部材がリードフレームの外枠とブリッジ（22）を介
して接続されており、このブリッジ（22）にはハーフエ
ッチングにより分離用のけがき部が設けられている。IC
モジュール完成後はこのけがき部より容易に外枠と分離
される。予めリードフレームの外部端子となるステンレ
ス原版の面にはNi、Au等のメッキを、ICチップボンディ
ング面側にはCu、Au等のメッキによる表面処理を施す。
またリードフレーム（20）は金型による打ち抜き法によ
り形成することも可能であり、非端子部の形状をくさび
型とする場合においてもリードフレーム（20）の作成時
に行なう。さらに後工程に備え端子部分に固定用のポリ
イミドテープを装着してもよい。
をフォトエッチングにより端子部材であるリードフレー
ム（20）を作成する。リードフレーム（20）には複数の
端子部材がリードフレームの外枠とブリッジ（22）を介
して接続されており、このブリッジ（22）にはハーフエ
ッチングにより分離用のけがき部が設けられている。IC
モジュール完成後はこのけがき部より容易に外枠と分離
される。予めリードフレームの外部端子となるステンレ
ス原版の面にはNi、Au等のメッキを、ICチップボンディ
ング面側にはCu、Au等のメッキによる表面処理を施す。
またリードフレーム（20）は金型による打ち抜き法によ
り形成することも可能であり、非端子部の形状をくさび
型とする場合においてもリードフレーム（20）の作成時
に行なう。さらに後工程に備え端子部分に固定用のポリ
イミドテープを装着してもよい。
次にICチップ（19）には第５図に示すように予じめIC
チップ（19）のパッド位置を各端子の所定の位置にくる
ようにレイアウトし、パッドの導通可能部分に熱転写法
等によりAuまたはAl等かなり各端子と接続を行う接続部
材であるバンプ（21）を形成する。これらはウエハーの
状態で設けて、或はICチップをスクライブした後に各IC
チップに設けてもよい。
チップ（19）のパッド位置を各端子の所定の位置にくる
ようにレイアウトし、パッドの導通可能部分に熱転写法
等によりAuまたはAl等かなり各端子と接続を行う接続部
材であるバンプ（21）を形成する。これらはウエハーの
状態で設けて、或はICチップをスクライブした後に各IC
チップに設けてもよい。
このように作成したリードフレーム（20）にICチップ
（19）をバンプ（21）を介して熱融着或は超音波融着に
より接続、固定する、すなわち第６図に示すようにICチ
ップ（19）はリードフレーム（20）に支持された形とな
る。次いで第７図に示したICチップを載置し短冊状に連
なったリードフレームをモールド金型（23）内に配置し
ICチップ、リードフレームの端子部を被覆するようにし
てエポキシ系等の熱硬化性樹脂のモールド樹脂（24）を
充填、硬化させ完了する。このとき端子面と端子間に露
出する樹脂層は面一の状態にある。リードフレームの外
枠をけがき部分離することでICモジュールの製造工程が
終了する。また図示はしないが前述の如くTAB（Tape Au
tomated Bonding）方式によりリードフレーム上の各端
子の所定の位置にリードが配されるようにリードを配線
したICチップをリードフレームの各端子にリードを介し
てハンダにより固着する。以下同様にしてICモジュール
が製造される。
（19）をバンプ（21）を介して熱融着或は超音波融着に
より接続、固定する、すなわち第６図に示すようにICチ
ップ（19）はリードフレーム（20）に支持された形とな
る。次いで第７図に示したICチップを載置し短冊状に連
なったリードフレームをモールド金型（23）内に配置し
ICチップ、リードフレームの端子部を被覆するようにし
てエポキシ系等の熱硬化性樹脂のモールド樹脂（24）を
充填、硬化させ完了する。このとき端子面と端子間に露
出する樹脂層は面一の状態にある。リードフレームの外
枠をけがき部分離することでICモジュールの製造工程が
終了する。また図示はしないが前述の如くTAB（Tape Au
tomated Bonding）方式によりリードフレーム上の各端
子の所定の位置にリードが配されるようにリードを配線
したICチップをリードフレームの各端子にリードを介し
てハンダにより固着する。以下同様にしてICモジュール
が製造される。
第８図はICモジュール側面に露出する端子（35）及び
樹脂（38）の間より水等の含浸を防ぐため、ICモジュー
ル側面に通づる端子面（39）にハーフエッチングによる
溝などを形成する表面加工を施したICモジュールを示
し、水等がIC（36）及びその接続部（37）に達しにくく
し、耐湿性が向上させたものである。
樹脂（38）の間より水等の含浸を防ぐため、ICモジュー
ル側面に通づる端子面（39）にハーフエッチングによる
溝などを形成する表面加工を施したICモジュールを示
し、水等がIC（36）及びその接続部（37）に達しにくく
し、耐湿性が向上させたものである。
＜効果＞ 以上述べたように本発明によれば端子部材にICチップ
を直接接続するためプリント配線基板が不要となるた
め、ICモジュールの部品点数の削減が可能となり、ICモ
ジュールの構造の簡素化ができさらに端子のボンディン
グ面積が大きく、ボンディングワイヤが不要であるた
め、また複数箇所同時にボンディング可能であることか
らICチップのボンディングの簡易化、精度の向上等のボ
ンディング性の向上と、製造工程の簡略化、コストの低
減が可能となる。
を直接接続するためプリント配線基板が不要となるた
め、ICモジュールの部品点数の削減が可能となり、ICモ
ジュールの構造の簡素化ができさらに端子のボンディン
グ面積が大きく、ボンディングワイヤが不要であるた
め、また複数箇所同時にボンディング可能であることか
らICチップのボンディングの簡易化、精度の向上等のボ
ンディング性の向上と、製造工程の簡略化、コストの低
減が可能となる。
また端子部材の対向する側面間で形成される空間をモ
ールド樹脂により封止するため端子表面において面一状
態となり、さらに端子部材の対向する側面の断面形状を
くさび形とすることにより、端子間に曲げ荷重の集中が
防止され曲げ耐性の向上と、ICチップと端子の接続にバ
ンプ方式或はTAB方式によるICの接続方法をとるため、
ワイヤボンディングに比べ接触面の有効面積が大きく、
接続強度、接触安定性が優れ、ボンディングワイヤの高
さが不要である分だけ比較的厚さを有するICチップの利
用が可能となり、ICモジュールの機械的強度の向上を図
ることができる。
ールド樹脂により封止するため端子表面において面一状
態となり、さらに端子部材の対向する側面の断面形状を
くさび形とすることにより、端子間に曲げ荷重の集中が
防止され曲げ耐性の向上と、ICチップと端子の接続にバ
ンプ方式或はTAB方式によるICの接続方法をとるため、
ワイヤボンディングに比べ接触面の有効面積が大きく、
接続強度、接触安定性が優れ、ボンディングワイヤの高
さが不要である分だけ比較的厚さを有するICチップの利
用が可能となり、ICモジュールの機械的強度の向上を図
ることができる。
さらに本発明では製造工程に端子部材をリードフレー
ムとして用いるため、モールドまでの全工程を複数個の
ICモジュールが連なった短冊状態で処理できるという量
産効果を有する。
ムとして用いるため、モールドまでの全工程を複数個の
ICモジュールが連なった短冊状態で処理できるという量
産効果を有する。
またICモジュールは磁気記録部と併設される場合、カ
ードリーダのカード搬送用ローラの通過位置に埋設され
るが本発明では端子部が面一状態となるため従来のICモ
ジュールの端子部に生じていた端子間の段差をローラが
通過する際に搬送がスムーズに行われず、搬送速度の変
動による磁気データの書き込み、読み取り不良の発生が
防止される。
ードリーダのカード搬送用ローラの通過位置に埋設され
るが本発明では端子部が面一状態となるため従来のICモ
ジュールの端子部に生じていた端子間の段差をローラが
通過する際に搬送がスムーズに行われず、搬送速度の変
動による磁気データの書き込み、読み取り不良の発生が
防止される。
第１図（ａ）、（ｂ）は、本発明のICモジュールの断面
図及び外部端子面側から見た平面図であり、第２図は本
発明の第２のICモジュールの断面図であり、第３図は本
発明の他のICモジュールの断面図であり、第４図
（ａ）、（ｂ）は本発明のICモジュールの製造過程にお
けるICモジュールの断面図及び外部端子面側から見たIC
モジュールの平面図であり、第５図はICチップのリード
フレームへの接続部を示した斜視図であり、第６図はIC
チップとリードフレームの接続状態を示す側面図であ
り、第７図はICモジュールを配置したモールド金型の断
面図であり、第８図は本発明のICモジュールの断面図、
第９図および第10図は従来のICモジュールの断面図であ
る。 1,6……ICモジュール、33……第１の基板 2,7,19,26……ICチップ、34……第２の基板 3,8……端子部材、25……第３の基板 4,21……接続部材（バンプ） 5,14,24,31……樹脂 10……リード 20……リードフレーム 22……けがき 23……金型
図及び外部端子面側から見た平面図であり、第２図は本
発明の第２のICモジュールの断面図であり、第３図は本
発明の他のICモジュールの断面図であり、第４図
（ａ）、（ｂ）は本発明のICモジュールの製造過程にお
けるICモジュールの断面図及び外部端子面側から見たIC
モジュールの平面図であり、第５図はICチップのリード
フレームへの接続部を示した斜視図であり、第６図はIC
チップとリードフレームの接続状態を示す側面図であ
り、第７図はICモジュールを配置したモールド金型の断
面図であり、第８図は本発明のICモジュールの断面図、
第９図および第10図は従来のICモジュールの断面図であ
る。 1,6……ICモジュール、33……第１の基板 2,7,19,26……ICチップ、34……第２の基板 3,8……端子部材、25……第３の基板 4,21……接続部材（バンプ） 5,14,24,31……樹脂 10……リード 20……リードフレーム 22……けがき 23……金型
Claims (4)
- 【請求項１】パターン状端子部材の一方の面を外部と電
気的に接続可能な端子とし、他方の面をICチップと接続
部材を介して接続してなり、前記ICチップを被覆すると
ともに、前記パターン状端子部材の他方の面と、前記パ
ターン状端子部材の対向する側面間で形成される空間を
封止する外層部材により前記パターン状端子部材とICチ
ップを一体化したことを特徴とするICカード用ICモジュ
ール。 - 【請求項２】パターン状端子部材の一方の面を外部と電
気的に接続可能な端子とし、他方の面をTAB方式により
リードを配線したICチップとリードを介して接続してな
り、前記ICチップを被覆するとともに、前記パターン状
端子部材の他方の面と、前記パターン状端子部材の対向
する側面間で形成される空間を封止する外層部材により
前記パターン状端子部材とICチップを一体化したことを
特徴とするICカード用ICモジュール。 - 【請求項３】前記パターン状端子部材の対向する側面の
断面形状がくさび形をしてなることを特徴とする請求項
１または２記載のICカード用ICモジュール - 【請求項４】外部と電気的に接続可能なパターン状端子
部材を形成するリードフレームに、接続部材を介してIC
チップを接続或いはTAB方式によりリードを配線したIC
チップをリードを介して接続してなり、前記ICチップを
接続した前記リードフレームをモールド金型内に配置
し、モールド樹脂を注入、一体成形し、前記ICチップを
被覆するとともに前記パターン状端子部材の他方の面
と、前記パターン状端子部材の対向する側面間で形成さ
れる空間を封止する外層部材により前記パターン状端子
部材とICチップを一体化することを特徴とするICカード
用ICモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28213188A JP2948595B2 (ja) | 1988-11-08 | 1988-11-08 | Ｉｃカード用ｉｃモジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28213188A JP2948595B2 (ja) | 1988-11-08 | 1988-11-08 | Ｉｃカード用ｉｃモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02128453A JPH02128453A (ja) | 1990-05-16 |
| JP2948595B2 true JP2948595B2 (ja) | 1999-09-13 |
Family
ID=17648519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28213188A Expired - Lifetime JP2948595B2 (ja) | 1988-11-08 | 1988-11-08 | Ｉｃカード用ｉｃモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948595B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5175612A (en) * | 1989-12-19 | 1992-12-29 | Lsi Logic Corporation | Heat sink for semiconductor device assembly |
| US5399903A (en) * | 1990-08-15 | 1995-03-21 | Lsi Logic Corporation | Semiconductor device having an universal die size inner lead layout |
| US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
| KR940008327B1 (ko) * | 1991-10-10 | 1994-09-12 | 삼성전자 주식회사 | 반도체 패키지 및 그 실장방법 |
| US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
| US5535101A (en) * | 1992-11-03 | 1996-07-09 | Motorola, Inc. | Leadless integrated circuit package |
| US5438477A (en) * | 1993-08-12 | 1995-08-01 | Lsi Logic Corporation | Die-attach technique for flip-chip style mounting of semiconductor dies |
| US5388327A (en) * | 1993-09-15 | 1995-02-14 | Lsi Logic Corporation | Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946873A (ja) * | 1972-09-11 | 1974-05-07 |
-
1988
- 1988-11-08 JP JP28213188A patent/JP2948595B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02128453A (ja) | 1990-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6589817B1 (en) | Semiconductor device, method for manufacturing the same, and method for mounting the same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH01251778A (ja) | Ｉｃカード | |
| JPH03112688A (ja) | Ｉｃカード | |
| KR100379600B1 (ko) | 듀얼 칩 패키지의 제조 방법 | |
| JP2948595B2 (ja) | Ｉｃカード用ｉｃモジュールおよびその製造方法 | |
| JP2893522B2 (ja) | Ｂｇａ半導体パッケージ及びその製造方法 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH081108Y2 (ja) | Ｉｃモジュール | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 | |
| KR19980034119A (ko) | 반도체 칩 적층형 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |