JPH081108Y2 - Ｉｃモジュール - Google Patents
ＩｃモジュールInfo
- Publication number
- JPH081108Y2 JPH081108Y2 JP1987041952U JP4195287U JPH081108Y2 JP H081108 Y2 JPH081108 Y2 JP H081108Y2 JP 1987041952 U JP1987041952 U JP 1987041952U JP 4195287 U JP4195287 U JP 4195287U JP H081108 Y2 JPH081108 Y2 JP H081108Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pattern
- module
- side direction
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はICカード等に適用した場合にカードの曲げに
対して強く、チップクラックの発生を防止することので
きるICモジュールに関するものである。
対して強く、チップクラックの発生を防止することので
きるICモジュールに関するものである。
〔従来の技術〕 先ず、ICモジュールの製造方法および構成について説
明する。
明する。
第５図はICモジュールの断面図で、１は基材、２は電
極パターン、2aはスルーホール、３は回路パターン層、
3bは回路パターン、４は接着材層、５は封止枠層、６は
ICチップ、７はボンディング部、８は導体、９はモール
ド用樹脂である。
極パターン、2aはスルーホール、３は回路パターン層、
3bは回路パターン、４は接着材層、５は封止枠層、６は
ICチップ、７はボンディング部、８は導体、９はモール
ド用樹脂である。
図において、厚さ0.1mm程度のガラスエポキシフィル
ム（ガラス布にエポキシ樹脂を含浸させて硬化させたフ
ィルム）、BPレジンフィルム（ガラス布にビスマレイミ
ドトリアジン樹脂を含浸させて硬化させたフィルム）等
からなるICモジュール基材層１の表面に30μｍの厚さの
接続端子用電極パターン２を形成する。この電極パター
ン２は、ICモジュール基材層１に銅箔がラミネートされ
たフィルムを用いて所望パターンにフォトエッチングし
てパターニングしたのち、Ni及びAuメッキをして形成す
ることができる。
ム（ガラス布にエポキシ樹脂を含浸させて硬化させたフ
ィルム）、BPレジンフィルム（ガラス布にビスマレイミ
ドトリアジン樹脂を含浸させて硬化させたフィルム）等
からなるICモジュール基材層１の表面に30μｍの厚さの
接続端子用電極パターン２を形成する。この電極パター
ン２は、ICモジュール基材層１に銅箔がラミネートされ
たフィルムを用いて所望パターンにフォトエッチングし
てパターニングしたのち、Ni及びAuメッキをして形成す
ることができる。
次に、ICチップを配置するための孔及び回路パターン
が形成された回路パターン層３を用意する。この回路パ
ターン層３は、例えば約18μｍの銅箔がその表面に形成
された絶縁フィルム（例えば、ガラスエポキシフィル
ム）を用いてフォトエッチング法などにより所望の回路
パターンにパターニングして回路パターン3bを形成し、
NiメッキおよびAuメッキを行い、メッキ加工後、ICチッ
プを設置する部分の穴開け加工を行う。
が形成された回路パターン層３を用意する。この回路パ
ターン層３は、例えば約18μｍの銅箔がその表面に形成
された絶縁フィルム（例えば、ガラスエポキシフィル
ム）を用いてフォトエッチング法などにより所望の回路
パターンにパターニングして回路パターン3bを形成し、
NiメッキおよびAuメッキを行い、メッキ加工後、ICチッ
プを設置する部分の穴開け加工を行う。
次に、このようにして準備したICモジュール基材層と
回路パターン層とを位置合わせして各層を接着材層４を
介して貼着して一体化する。この貼着工程は、例えば半
硬化エポキシ樹脂膜を介して熱圧着によって行うことも
できる。
回路パターン層とを位置合わせして各層を接着材層４を
介して貼着して一体化する。この貼着工程は、例えば半
硬化エポキシ樹脂膜を介して熱圧着によって行うことも
できる。
次いで、接続端子用電極パターン２と回路パターン層
３の回路パターン3bとを導通させるために所望箇所にス
ルーホール2aを設ける。スルーホール2aの形成は、スル
ーホール加工部以外をレジストで被覆し、次いでスルー
ホール部の穴開け加工、スルーホール内部のメッキ加工
ならびにレジストの除去の順に行う。
３の回路パターン3bとを導通させるために所望箇所にス
ルーホール2aを設ける。スルーホール2aの形成は、スル
ーホール加工部以外をレジストで被覆し、次いでスルー
ホール部の穴開け加工、スルーホール内部のメッキ加工
ならびにレジストの除去の順に行う。
次いで、ICモジュールを樹脂モールドする際の樹脂の
流出を防止するための封止枠層５を用意する。この封止
枠層５は上記ICモジュール基材層、回路パターン層に用
いたと同様の材質の絶縁基板（厚さ約0.2mm）にICチッ
プ及びこれらを配線するための回路部が露出する最小限
の穴を設けることにより形成する。
流出を防止するための封止枠層５を用意する。この封止
枠層５は上記ICモジュール基材層、回路パターン層に用
いたと同様の材質の絶縁基板（厚さ約0.2mm）にICチッ
プ及びこれらを配線するための回路部が露出する最小限
の穴を設けることにより形成する。
なお、封止枠層５を延出してカード曲げに対して補強
効果のある補強体（第４図57）を構成することもでき
る。
効果のある補強体（第４図57）を構成することもでき
る。
次いで、ICモジュール基材層と回路パターン層との積
層体の回路パターン3bが形成されている面に上記封止枠
層５を接着材層４を介して貼着して一体化する。なお、
補強体を構成する封止枠５の延出部上にも接着材層が形
成されていてもよい。
層体の回路パターン3bが形成されている面に上記封止枠
層５を接着材層４を介して貼着して一体化する。なお、
補強体を構成する封止枠５の延出部上にも接着材層が形
成されていてもよい。
このようにして作成したICモジュール用回路基板に接
着剤４を用いてICチップ６をマウントする。こうしてIC
チップ６は、図示するようにICモジュール基材層１に支
持された形となる。次いで、ICチップのボンディング部
７と回路パターン3bとを導体８によりワイヤボンディン
グ方式等により接続する。なおこの部分は、ワイヤを使
用しないフェイス・ボンディング方式で実施することも
でき、その場合にはより薄いICモジュールを得ることが
できる。ICチップ６と回路パターン3bとの配線を行った
後、ICチップ、配線部を被覆するようにしてエポキシ樹
脂等のモールド用樹脂９を充填してモールドする。モー
ルドする際には、樹脂９の表面が封止枠層５の表面と一
致するようにする。モールドを硬化させてICモジュール
の形成が終了する。
着剤４を用いてICチップ６をマウントする。こうしてIC
チップ６は、図示するようにICモジュール基材層１に支
持された形となる。次いで、ICチップのボンディング部
７と回路パターン3bとを導体８によりワイヤボンディン
グ方式等により接続する。なおこの部分は、ワイヤを使
用しないフェイス・ボンディング方式で実施することも
でき、その場合にはより薄いICモジュールを得ることが
できる。ICチップ６と回路パターン3bとの配線を行った
後、ICチップ、配線部を被覆するようにしてエポキシ樹
脂等のモールド用樹脂９を充填してモールドする。モー
ルドする際には、樹脂９の表面が封止枠層５の表面と一
致するようにする。モールドを硬化させてICモジュール
の形成が終了する。
第６図はこのようなICモジュールの従来の端子パター
ンを示す図で、11a〜11fは外部接続端子電極パターン、
12a〜12fはスルーホール、13a〜13dは長辺方向電極パタ
ーン分離部、14a〜14fは短辺方向電極パターン分離部で
ある。
ンを示す図で、11a〜11fは外部接続端子電極パターン、
12a〜12fはスルーホール、13a〜13dは長辺方向電極パタ
ーン分離部、14a〜14fは短辺方向電極パターン分離部で
ある。
図において、電極パターン分離部13a〜13dは長辺に平
行な直線状に、電極パターン分離部14a〜14fは短辺に平
行な直線状に形成されており、この部分は他の端子と電
気的に絶縁させるため、銅箔をエッチング等により取り
除いている。このようなICモジュールを組み込んだICカ
ードの厚みは0.84mm以下であるためどうしても曲げモー
メントが働くと変形を生じ、特に長辺方向の曲げが生じ
易い。こうしてカードに変形が生じた場合、銅箔を取り
除いて数10μｍ薄くなり、しかも金属の剛性がなくなっ
ている電極パターン分離部には応力集中が生じる。第５
図から分かるように短辺方向の分離部の下方にはICチッ
プ６が存在しており、分離部に応力集中が生じた場合に
はチップクラックが発生し、ICモジュールを破損してし
まう場合も生ずる。しかも、端子位置はISO規格があ
り、カード短辺方向の電極パターン間隔（分離部14a〜1
4cと分離部14d〜14fとの間の間隔）は5.62mm以上広くで
きないため、チップ幅5.62mm以上のものについては分離
部に生じる応力集中の影響でクラックが生じ易い。しか
し実際には、電極パターン幅やダイボンディングなどの
製造マージンを考慮するとチップ幅4.5mm程度でもチッ
プクラックの発生の危険がある。
行な直線状に、電極パターン分離部14a〜14fは短辺に平
行な直線状に形成されており、この部分は他の端子と電
気的に絶縁させるため、銅箔をエッチング等により取り
除いている。このようなICモジュールを組み込んだICカ
ードの厚みは0.84mm以下であるためどうしても曲げモー
メントが働くと変形を生じ、特に長辺方向の曲げが生じ
易い。こうしてカードに変形が生じた場合、銅箔を取り
除いて数10μｍ薄くなり、しかも金属の剛性がなくなっ
ている電極パターン分離部には応力集中が生じる。第５
図から分かるように短辺方向の分離部の下方にはICチッ
プ６が存在しており、分離部に応力集中が生じた場合に
はチップクラックが発生し、ICモジュールを破損してし
まう場合も生ずる。しかも、端子位置はISO規格があ
り、カード短辺方向の電極パターン間隔（分離部14a〜1
4cと分離部14d〜14fとの間の間隔）は5.62mm以上広くで
きないため、チップ幅5.62mm以上のものについては分離
部に生じる応力集中の影響でクラックが生じ易い。しか
し実際には、電極パターン幅やダイボンディングなどの
製造マージンを考慮するとチップ幅4.5mm程度でもチッ
プクラックの発生の危険がある。
なお短辺方向は曲げモーメントが小さい上に、グラン
ド電極パターン11dが切れ目なく連続して存在している
ため、変形が生じにくく、したがってチップクラックも
発生しにくい。
ド電極パターン11dが切れ目なく連続して存在している
ため、変形が生じにくく、したがってチップクラックも
発生しにくい。
本考案は上記問題点を解決するためのもので、カード
の曲げに対してチップクラックの発生を防止することの
できるICモジュールを提供することを目的とする。
の曲げに対してチップクラックの発生を防止することの
できるICモジュールを提供することを目的とする。
そのために本考案は、長辺方向の電極パターン分離部
と短辺方向の電極パターン分離部とにより複数の電極パ
ターンに分割され、電極パターンが左右両側に形成され
た端子部を有するICモジュールにおいて、長辺方向の電
極パターン分離部は直線状であり、繋ぎ合わされる短辺
方向の左右両側の電極パターン分離部のそれぞれは、互
いに対向する側に向かって凸の円弧状であることを特徴
とする。
と短辺方向の電極パターン分離部とにより複数の電極パ
ターンに分割され、電極パターンが左右両側に形成され
た端子部を有するICモジュールにおいて、長辺方向の電
極パターン分離部は直線状であり、繋ぎ合わされる短辺
方向の左右両側の電極パターン分離部のそれぞれは、互
いに対向する側に向かって凸の円弧状であることを特徴
とする。
本考案のICモジュールは、繋ぎ合わされる短辺方向の
左右両側の電極パターン分離部のそれぞれを、互いに対
向する側に向かって凸の円弧状とすることにより短辺方
向の電極パターン分離部を確実にISO規格に沿わせ、か
つ応力集中の発生を緩和してチップクラックの発生を防
止する。
左右両側の電極パターン分離部のそれぞれを、互いに対
向する側に向かって凸の円弧状とすることにより短辺方
向の電極パターン分離部を確実にISO規格に沿わせ、か
つ応力集中の発生を緩和してチップクラックの発生を防
止する。
以下、実施例を図面に基づき説明する。
第１図は本考案のICモジュールの端子パターンを示す
図、第６図と同一番号は同一内容を示している。なお、
21a〜21fは電極パターン分離部である。
図、第６図と同一番号は同一内容を示している。なお、
21a〜21fは電極パターン分離部である。
本実施例においては、短辺方向の電極パターン分離部
21a〜21fは、図示するように円弧状分離部を繋ぎ合わせ
たものになっている。このように、短辺方向の電極パタ
ーン分離部を短辺に平行な直線状にならないようにする
ことにより、長辺方向の曲げによる分離部21a〜21fにお
ける応力集中の発生を緩和ないし防止することができ、
その結果チップクラックの発生を防止することができ
る。この場合、分離部21a〜21fは図のようにすべて円弧
状である必要はなく、一部のみ円弧状とし、他は直線状
であってもよい。
21a〜21fは、図示するように円弧状分離部を繋ぎ合わせ
たものになっている。このように、短辺方向の電極パタ
ーン分離部を短辺に平行な直線状にならないようにする
ことにより、長辺方向の曲げによる分離部21a〜21fにお
ける応力集中の発生を緩和ないし防止することができ、
その結果チップクラックの発生を防止することができ
る。この場合、分離部21a〜21fは図のようにすべて円弧
状である必要はなく、一部のみ円弧状とし、他は直線状
であってもよい。
また、上記実施例においては６端子の例について述べ
たが、これ以外にも、例えば第２図に示すように８端子
の場合でもよいことは言うまでもない。
たが、これ以外にも、例えば第２図に示すように８端子
の場合でもよいことは言うまでもない。
次に本考案によるICモジュールを用いてICカードを作
成する方法について説明する。
成する方法について説明する。
第３図は本考案によるICモジュールを組み込んだICカ
ードを示す図、第４図は第３図のＸ−Ｘ断面図である。
図中、41はICモジュール、42は磁気記録部、51、52はセ
ンターコア、53、54はオーバーシート、55は接着剤層、
56は電極パターン、57は補強体、58は補強シートであ
る。
ードを示す図、第４図は第３図のＸ−Ｘ断面図である。
図中、41はICモジュール、42は磁気記録部、51、52はセ
ンターコア、53、54はオーバーシート、55は接着剤層、
56は電極パターン、57は補強体、58は補強シートであ
る。
まず、所望の印刷が施され、両面に積層用ウレタン系
接着剤がコーティングされたセンターコア51、52とオー
バーシート53の所定部分にICモジュール埋め込み用穴を
形成する。ここで、センターコア52に設けられる穴は補
強体57の形状に合わせて形成される。次に、オーバーシ
ート53、センターコア51、52をこの順序で重ね合わせる
と共に、接着剤層55が形成されたICモジュール41を補強
シート58を介して配置し、オーバーシート54を重ね、こ
の状態で熱プレス（例えば、110℃、15分間、25kg/c
m2）を行う。さらにカードサイズに打ち抜いたICカード
が完成する。なお、オーバーシート53、54には必要に応
じて磁気記録層を形成することもできる。
接着剤がコーティングされたセンターコア51、52とオー
バーシート53の所定部分にICモジュール埋め込み用穴を
形成する。ここで、センターコア52に設けられる穴は補
強体57の形状に合わせて形成される。次に、オーバーシ
ート53、センターコア51、52をこの順序で重ね合わせる
と共に、接着剤層55が形成されたICモジュール41を補強
シート58を介して配置し、オーバーシート54を重ね、こ
の状態で熱プレス（例えば、110℃、15分間、25kg/c
m2）を行う。さらにカードサイズに打ち抜いたICカード
が完成する。なお、オーバーシート53、54には必要に応
じて磁気記録層を形成することもできる。
以上のように本考案によれば、カード長辺方向の曲げ
による短辺方向の電極パターン分離部における応力集中
の発生緩和ないし防止し、チップクラックの発生を防止
することが可能となる。
による短辺方向の電極パターン分離部における応力集中
の発生緩和ないし防止し、チップクラックの発生を防止
することが可能となる。
第１図は本考案のICモジュールの端子部を示す図、第２
図は本考案のICモジュールを８端子に適用した実施例を
示す図、第３図は本考案によるICモジュールを組み込ん
だICカードを示す図、第４図は第３図のＸ−Ｘ断面図、
第５図はICモジュールの断面図、第６図はICモジュール
の従来の端子部を示す図である。 11a〜11f……外部接続端子電極パターン、12a〜12f……
スルーホール、13a〜13d……長辺方向電極パターン分離
部、14a〜14f……短辺方向電極パターン分離部、22、23
……補強用電極パターン、31a、31b、31c……電極パタ
ーンの分離部、41……ICモジュール、42……磁気記録
部、51、52……センターコア、53、54……オーバーシー
ト、55……接着剤層、56……電極パターン。
図は本考案のICモジュールを８端子に適用した実施例を
示す図、第３図は本考案によるICモジュールを組み込ん
だICカードを示す図、第４図は第３図のＸ−Ｘ断面図、
第５図はICモジュールの断面図、第６図はICモジュール
の従来の端子部を示す図である。 11a〜11f……外部接続端子電極パターン、12a〜12f……
スルーホール、13a〜13d……長辺方向電極パターン分離
部、14a〜14f……短辺方向電極パターン分離部、22、23
……補強用電極パターン、31a、31b、31c……電極パタ
ーンの分離部、41……ICモジュール、42……磁気記録
部、51、52……センターコア、53、54……オーバーシー
ト、55……接着剤層、56……電極パターン。
Claims (1)
- 【請求項１】長辺方向の電極パターン分離部と短辺方向
の電極パターン分離部とにより複数の電極パターンに分
割され、電極パターンが左右両側に形成された端子部を
有するICモジュールにおいて、長辺方向の電極パターン
分離部は直線状であり、繋ぎ合わされる短辺方向の左右
両側の電極パターン分離部のそれぞれは、互いに対向す
る側に向かって凸の円弧状であることを特徴とするICモ
ジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987041952U JPH081108Y2 (ja) | 1987-03-20 | 1987-03-20 | Ｉｃモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987041952U JPH081108Y2 (ja) | 1987-03-20 | 1987-03-20 | Ｉｃモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63148466U JPS63148466U (ja) | 1988-09-29 |
| JPH081108Y2 true JPH081108Y2 (ja) | 1996-01-17 |
Family
ID=30857423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987041952U Expired - Lifetime JPH081108Y2 (ja) | 1987-03-20 | 1987-03-20 | Ｉｃモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081108Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121633B2 (ja) * | 1988-04-28 | 1995-12-25 | 松下電器産業株式会社 | Ｉｃカード用モジュールとそれを用いたｉｃカード |
| JP2005293460A (ja) * | 2004-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 非接触ｉｃカード用インレットおよび非接触ｉｃカード |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0517269Y2 (ja) * | 1986-05-15 | 1993-05-10 |
-
1987
- 1987-03-20 JP JP1987041952U patent/JPH081108Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63148466U (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01251778A (ja) | Ｉｃカード | |
| JP2953899B2 (ja) | 半導体装置 | |
| JP2948595B2 (ja) | Ｉｃカード用ｉｃモジュールおよびその製造方法 | |
| JPH081108Y2 (ja) | Ｉｃモジュール | |
| JPH081109Y2 (ja) | 複数チップ内蔵のｉｃモジュール | |
| JPH11317472A (ja) | 半導体装置およびその製造方法 | |
| JP2526592Y2 (ja) | Ｉｃモジュール | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP3115802B2 (ja) | 半導体装置 | |
| CN101740410B (zh) | 芯片封装结构的制程 | |
| JPH0439026Y2 (ja) | ||
| JP2510520B2 (ja) | Ｉｃカ−ドおよびｉｃカ−ド用ｉｃモジユ−ル | |
| JPH08264706A (ja) | 半導体装置およびその製造方法 | |
| US20030205793A1 (en) | Wire-bonded chip on board package | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPS61239693A (ja) | 多層配線板とその製法 | |
| JPH064580Y2 (ja) | 電子回路装置 | |
| JPH0721820B2 (ja) | Ｉｃカード |